CN111009489B - 一种金属衬底的制备方法 - Google Patents
一种金属衬底的制备方法 Download PDFInfo
- Publication number
- CN111009489B CN111009489B CN201911354444.4A CN201911354444A CN111009489B CN 111009489 B CN111009489 B CN 111009489B CN 201911354444 A CN201911354444 A CN 201911354444A CN 111009489 B CN111009489 B CN 111009489B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal
- layer
- metal substrate
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种金属衬底的制备方法,包括:在具有原子级光滑表面的母板上设置牺牲层;在牺牲层远离所述母板的一侧设置金属层;从所述牺牲层上分离出所述金属层,形成金属衬底。通过在具有原子级光滑表面的母板上设置牺牲层,再在牺牲层上设置金属层,然后反向分离得到表面为原子级光滑的金属层,形成金属衬底。有效解决了采用热轧工艺所存在的金属衬底表面粗糙度大的问题,有助于后续在金属衬底上进行的生长工艺。并且可灵活、准确地调节金属衬底的层数、厚度、材料、形状、尺寸和表面形貌等,进而控制其应力、热膨胀系数、热导率等参数。
Description
技术领域
本发明涉及半导体芯片制造领域,尤其涉及一种金属衬底的制备方法。
背景技术
由于金属衬底具有良好的机械性能、导电性能、导热性能、抗热冲击等特性,在制备高性能、大功率、高可靠性微电子芯片(如高电子迁移率晶体管、薄膜晶体管等)或者光电子芯片(如发光二极管、激光二极管阵列、太阳能电池等)时,常常需要将芯片功能层制备在金属衬底上或转移于金属衬底上,形成具有金属衬底的芯片结构。
目前金属衬底的制备主要采用热轧成型的方法,热轧成型主要是利用金属及其合金良好的压延特性,对金属材料进行重复的滚压,使得金属薄膜达到预定的厚度和均匀性。热轧过程中需要对金属薄膜进行一定温度下的退火,以改变高温热轧时在金属膜产生的应力。热轧结束后还需要对金属膜进行表面抛光、表面清洁、保护层处理等,然后将金属衬底切割成特定晶圆形状完成金属衬底的制备。限于加工工件和抛光工艺,热轧成型的金属衬底表面粗糙度比较大,而且高温下对单一材质的金属材料进行热轧,冷却后膜内会存在较大的热应力,通过退火工艺很难实现对金属膜内应力的消除,因而与后续功能材料的应力匹配和热适配难以调节。在热轧制成的金属衬底上进行材料生长时,会因表面粗糙度过大引起各层材料的界面性较差,导致层与层之间出现导通点、击穿点等失效。以及采用表面不平坦的金属衬底在高温高压下进行键合时易出现破片的问题。而且由于金属衬底与外延层之间存在热膨胀系数的差异,在键合或器件功能层生长后,会造成晶圆的翘曲,影响后续的制程。
发明内容
有鉴于此,本发明的目的为:提供一种金属衬底的制备方法,能够有效解决现有热轧工艺中金属衬底表面粗糙度的问题,并且能灵活调节应力和热膨胀系数。
一种金属衬底的制备方法,包括:
在具有原子级光滑表面的母板上设置牺牲层;
在牺牲层远离所述母板的一侧设置金属层;
从所述牺牲层上分离出所述金属层,形成金属衬底。
进一步的,所述金属层为多层堆叠结构。
进一步的,所述多层堆叠结构的制备方法包括电子束蒸发、磁控溅射、电化学沉积、热蒸发和热轧中的一种或多种。
进一步的,所述母板具有图形结构。
进一步的,在具有原子级光滑表面的母板上设置牺牲层具体包括:
在具有原子级光滑表面的母板上制作图形结构;
在所述母板上具有图形结构的一侧设置牺牲层,所述牺牲层具有与所述母板相同的图形结构;
分离出所述金属层形成的金属衬底具有与所述母板上的图形结构互补的图形结构。
进一步的,在具有原子级光滑表面的母板上制作图形结构具体包括:在具有原子级光滑表面的母板上制作多个凸起或凹陷。
进一步的,分离所述牺牲层和所述金属层的方法包括刻蚀移除母板、湿法腐蚀牺牲层和激光剥离中的一种或多种。
进一步的,所述母板包括蓝宝石衬底、Si衬底、GaAs衬底、InP衬底、GaP衬底或石英基板。
进一步的,在具有原子级光滑表面的母板上设置牺牲层之前,先将母板调整成目标形状。
进一步的,设置金属层之前,先将母板划分出多个目标区域,所述金属层对应所述目标区域设置。
从上述描述可知,本发明的有益效果在于:通过在具有原子级光滑表面的母板上设置牺牲层,再在牺牲层上设置金属层,然后反向分离得到表面为原子级光滑的金属层,该表面为原子级光滑的金属层即为金属衬底。有效解决了采用热轧工艺所存在的金属衬底表面粗糙度大的问题,有助于后续在金属衬底上进行的生长工艺。并且可灵活、准确地调节金属衬底的层数、厚度、材料、形状、尺寸和表面形貌等,进而控制其应力、热膨胀系数、热导率等参数。另外,剥离出金属衬底之后,母板通过清洗、烘干等表面处理后,可以继续设置牺牲层和金属层来制备金属衬底,实现母板的重复使用,有效节省成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1-图4为本发明实施例的金属衬底的制备方法中各步骤对应的结构示意图;
图5-图8为本发明实施例的金属衬底的制备方法中各步骤对应的结构示意图。
图标说明:
1、母板;11、图形结构;2、牺牲层;3、金属层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1-图4,本发明实施例提供一种金属衬底的制备方法,包括:
在具有原子级光滑表面的母板1上设置牺牲层2;
在牺牲层2远离所述母板1的一侧设置金属层3;
从所述牺牲层2上分离出所述金属层3,分离出的金属层3即为制得的金属衬底。
所述母板可以是现有的常规衬底,如蓝宝石衬底、Si衬底、GaAs衬底、InP衬底、GaP衬底或石英基板,可以理解的是,母板不限于前述所列举的衬底。
上述设置牺牲层的方式可以采用PECVD生长一层SiO2或者SiNx层,或者采用蒸发或者溅射设备沉积一层Ti层、Al层、Ni层等,或者通过旋涂或者喷涂的方式制备一层光刻胶等有机层,等等。
在一可选实施方式中,所述金属层为多层堆叠结构。
进一步的,所述多层堆叠结构的制备方法包括但不限于电子束蒸发、磁控溅射、电化学沉积、热蒸发和热轧中的一种或多种。
本发明不限于单一材料,可采用不同金属堆叠而成,通过对金属层中各层的材料和厚度的控制,调节金属衬底内部的应力、热膨胀系数等参数,以与后续工艺匹配,实现改善翘曲的效果。例如制备CuMu合金金属衬底,在母板上设置完成二氧化硅牺牲层之后,首次沉积保护层Au层,然后交替沉积Cu层和Mo层,或者直接沉积CuMo合金层以调节金属衬底内部的应力以及热膨胀系数,最后再沉积保护层Au等,具体的,沉积金属层各层可采用电子束蒸发、热蒸发、磁控溅射、电化学沉积、热蒸发、热轧等多种方式之一或任选几种方式相互结合。
请参考图5-图8,在一可选实施方式中,所述母板具有图形结构。
进一步的,在具有原子级光滑表面的母板1上设置牺牲层2具体包括:
在具有原子级光滑表面的母板1上制作图形结构11;
在所述母板1上具有图形结构11的一侧设置牺牲层2,所述牺牲层2具有与所述母板1相同的图形结构;
从所述牺牲层2上分离出的金属层3,即金属衬底,具有与所述母板上的图形结构互补的图形结构。
进一步的,在具有原子级光滑表面的母板上制作图形结构具体包括:在具有原子级光滑表面的母板上制作多个凸起或凹陷。具体的,该凸起或凹陷包括但不限于锥形和半球形的一种或多种组合。可以理解的是,上述凸起和凹陷只是本发明的一种具体实施方式,而非对本发明的限制,根据后续工艺需要,可以在母板上设置各种定制化的图形,如芯片隔离槽、电路布线阵列等。
可通过对母板进行图形设置,以制得具有特定图形结构的金属衬底,从而满足后续制程需求。如当金属衬底应用于LED、LD等分立器件时,金属衬底相对于目前主要采用的导电半导体衬底而言,切割具有较大的挑战性,特别是金属衬底越厚,切割难度越大。采用本发明,预先在母板上制作分离器件的凸起,这些凸起对应分立器件的边界切割道区域,使得最终制得的金属衬底在凸起对应处上具有较薄厚度,甚至实现自然分离。又如在金属衬底上制备介质膜材料时,如果金属衬底表面是光滑的,常规沉积方法容易得到厚度较为均匀的介质膜。而采用本发明,在母板上制作倒锥阵列图形,反转得到的金属衬底表面则具有正锥阵列图形,在介质膜衬底后尖端区域介质膜厚度就会较底部薄,可以实现介质膜厚度的渐变,在介质膜两侧施加电压时,会先从锥形简短击穿,随着电压的增加,击穿区域逐渐变大,如此可以应用于非线性电子器件的制备。
具体的,采用剥离的方式将所述金属层从所述牺牲层上分离出来。
在一可选实施方式中,从所述牺牲层上分离出所述金属层的方法包括刻蚀移除母板、湿法腐蚀牺牲层和激光剥离中的一种或多种。具体的,可采用化学腐蚀液腐蚀牺牲层,比如采用HF溶液腐蚀SiO2层、SiNx层或Ti层,盐酸溶液腐蚀Al层、Ni层等,有机溶剂去除光刻胶等有机牺牲层,或者采用激光剥离有机物牺牲层,激光吸收分解牺牲层等,将金属层从牺牲层上剥离出来得到金属衬底,剥离出的金属衬底表面与牺牲层表面以及母板表面具有对应的形貌,继而可以实现超级光滑的金属表面,同时可以灵活选择反向剥离后表层金属的材料种类。采用湿法腐蚀牺牲层或激光剥离的方式,可以实现母板的重复利用,有效节省成本。可以理解的是,上述分离方式并非对本发明的限制,现实运用中可根据实际需求选用其他分离方式。
在一可选实施方式中,在具有原子级光滑表面的母板上设置牺牲层之前,先将母板调整成目标形状和目标尺寸。或者,设置金属层之前,先将母板划分出多个目标区域,所述金属层对应所述目标区域设置。例如,先在母板上采用光刻或者丝网印刷的方法在母板上划分出多个目标区域,再在所述目标区域设置牺牲层;或是在母板上设置牺牲层后,在牺牲层上划分出多个目标区域,再在该目标区域进行后续设置金属层等操作。从而控制金属衬底的尺寸和形状,实现成品免切割。
下面是具体实施例:
实施例一
一种金属衬底的制备方法,包括以下步骤:
S11、提供一具有原子级光滑上表面的母板1,如图1所示;
S12、在所述母板1的上表面设置牺牲层2,如图2所示;
S13、在所述牺牲层2的上表面设置多层堆叠结构的金属层3,如图3所示;
S14、将所述金属层3从所述牺牲层1上剥离出来,得到表面光滑的金属层3,剥离得到的金属层3即为制备出的金属衬底,如图4所示。
实施例二
一种金属衬底的制备方法,包括以下步骤:
S21、提供一具有原子级光滑表面的母板1,将所述母板1调整成目标形状和目标尺寸,然后在所述母板1的上表面制作图形结构11,如图5所示;
S22、在所述母板1的上表面设置牺牲层2,如图6所示;
S23、在所述牺牲层2的上表面设置金属层3,如图7所示;
S24、将所述金属层3从所述牺牲层2上剥离出来,得到表面光滑的金属衬底,该金属衬底具有与所述母板1上的图形结构互补的图形结构,如图8所示。
上述实施例一和实施例二中,母板的选择和设置、牺牲层的设置、金属层的设置以及分离牺牲层和金属层的方法等具体参考上述可选实施方式,此处不再赘述。
综上所述,针对目前热轧成型的金属衬底具有表面粗糙度较大、材料结构单一,以及由于材料应力以及热膨胀系数的差异而造成的薄膜生长或键合后出现晶圆翘曲,不利于完成后续工艺问题,本发明利用现有常规衬底原子级光滑的表面,通过增设牺牲层,然后在牺牲层上设置金属层,最后反向剥离得到具有原子级光滑表面的金属衬底。并且金属衬底可以采用多种金属堆叠的结构,各层金属可以采用不同的制备方式,从而能够灵活调节金属衬底的应力和热膨胀系数,有效改善后续薄膜生长和键合造成的晶圆翘曲问题。金属衬底制备过程中母板表面可以制备出特定的图形结构,使得剥离后的金属衬底表面具有互补的图形结构。金属衬底的形状可以灵活调节、厚度可以精确控制,厚度的均匀性也可以得到保证,进而更有效地制备出符合使用要求的金属衬底。
可以理解的,本发明中所述的“上”、“下”等指示的方位或位置关系是基于附图所示的方位或位置关系,其仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此上述术语不能理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种金属衬底的制备方法,其特征在于,包括:
在具有原子级光滑表面的母板上设置牺牲层,且所述母板上设有倒锥阵列图形;
在牺牲层远离所述母板的一侧设置金属层;
从所述牺牲层上分离出所述金属层,形成具有正锥阵列图形的金属衬底,以实现在非线性电子器件两侧施加电压时从锥形尖端击穿。
2.根据权利要求1所述的金属衬底的制备方法,其特征在于,所述金属层为多层堆叠结构。
3.根据权利要求2所述的金属衬底的制备方法,其特征在于,所述多层堆叠结构的制备方法包括电子束蒸发、磁控溅射、电化学沉积、热蒸发和热轧中的一种或多种。
4.根据权利要求1所述的金属衬底的制备方法,其特征在于,所述母板具有图形结构。
5.根据权利要求1所述的金属衬底的制备方法,其特征在于,在具有原子级光滑表面的母板上设置牺牲层具体包括:
在具有原子级光滑表面的母板上制作图形结构;
在所述母板上具有图形结构的一侧设置牺牲层,所述牺牲层具有与所述母板相同的图形结构;
分离出所述金属层形成的金属衬底具有与所述母板上的图形结构互补的图形结构。
6.根据权利要求5所述的金属衬底的制备方法,其特征在于,在具有原子级光滑表面的母板上制作图形结构具体包括:在具有原子级光滑表面的母板上制作多个凸起或凹陷。
7.根据权利要求1所述的金属衬底的制备方法,其特征在于,分离出所述金属层的方法包括刻蚀移除母板、湿法腐蚀牺牲层和激光剥离中的一种或多种。
8.根据权利要求1所述的金属衬底的制备方法,其特征在于,所述母板包括蓝宝石衬底、Si衬底、GaAs衬底、InP衬底、GaP衬底或石英基板。
9.根据权利要求1所述的金属衬底的制备方法,其特征在于,在具有原子级光滑表面的母板上设置牺牲层之前,先将母板调整成目标形状。
10.根据权利要求1所述的金属衬底的制备方法,其特征在于,设置金属层之前,先将母板划分出多个目标区域,所述金属层对应所述目标区域设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911354444.4A CN111009489B (zh) | 2019-12-25 | 2019-12-25 | 一种金属衬底的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911354444.4A CN111009489B (zh) | 2019-12-25 | 2019-12-25 | 一种金属衬底的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111009489A CN111009489A (zh) | 2020-04-14 |
CN111009489B true CN111009489B (zh) | 2022-08-02 |
Family
ID=70117996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911354444.4A Active CN111009489B (zh) | 2019-12-25 | 2019-12-25 | 一种金属衬底的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111009489B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022141239A1 (zh) * | 2020-12-30 | 2022-07-07 | 深圳清华大学研究院 | 基于倒序工艺的原子级粗糙表面制备工艺 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107622832A (zh) * | 2017-09-05 | 2018-01-23 | 河南理工大学 | 一种金属纳米网的制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101221898B (zh) * | 2007-01-08 | 2011-05-11 | 晶能光电(江西)有限公司 | 用于制造具有高质量表面的金属衬底的方法 |
JP2010006010A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Maxell Ltd | パターン転写用金型の表面処理方法、複製パターン転写用金型の製造方法及び複製パターン転写用金型 |
CN105177502B (zh) * | 2015-08-13 | 2017-12-15 | 西安交通大学 | 一种超光滑金属薄膜表面的制备方法 |
CN110004404A (zh) * | 2019-05-07 | 2019-07-12 | 晏梦雨 | 一种自支撑微米铜箔的制备方法 |
-
2019
- 2019-12-25 CN CN201911354444.4A patent/CN111009489B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107622832A (zh) * | 2017-09-05 | 2018-01-23 | 河南理工大学 | 一种金属纳米网的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111009489A (zh) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9577147B2 (en) | Light emitting device package and manufacturing method thereof | |
CA1201537A (en) | Semiconductor structures and manufacturing methods | |
US20070221927A1 (en) | Light-emitting diode and method for manufacturing the same | |
US8198198B2 (en) | Method for forming electrode pattern of ceramic substrate | |
CN111009489B (zh) | 一种金属衬底的制备方法 | |
TW202005006A (zh) | 在撓性或剛性載具上的單分電子基板及相關方法 | |
CN104319260A (zh) | 铜互连线间空气隙的形成方法 | |
JP2009212357A (ja) | 窒化物系半導体発光素子とその製造方法 | |
KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
TW201939580A (zh) | 藉由多色圖案化技術的線切方法 | |
JP2015126188A (ja) | 半導体装置の製造方法、半導体装置、及び半導体複合装置 | |
EP4305679A1 (en) | Indium-gallium-nitride light emitting diodes with light reflecting mirrors | |
CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 | |
US10141408B2 (en) | Method and arrangement for reducing contact resistance of two-dimensional crystal material | |
Tsutsumi et al. | Wafer-level backside process technology for forming high-density vias and backside metal patterning for 50-μm-thick InP substrate | |
CN107438893B (zh) | 借助印刷技术制作含有肖特基二极管器件的方法 | |
KR101304248B1 (ko) | 필름형 열전소자의 제조방법 | |
US9755104B2 (en) | Method of manufacturing optoelectronic element having rough surface | |
KR100585032B1 (ko) | 플라즈마 처리장치의 전극구조 및 제조방법 | |
KR100975628B1 (ko) | 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법 | |
US20140311911A1 (en) | Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby | |
KR100490843B1 (ko) | 반도체 소자의 제조방법 | |
US10070536B2 (en) | Manufacturing method of circuit board structure | |
TW202322203A (zh) | 鈧摻雜的氮化鋁之選擇性蝕刻 | |
TW200515851A (en) | Patterned circuit layer of semiconductor package substrate and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |