KR100967256B1 - Cu electrochemical plating apparatus and plating method - Google Patents

Cu electrochemical plating apparatus and plating method Download PDF

Info

Publication number
KR100967256B1
KR100967256B1 KR1020070127891A KR20070127891A KR100967256B1 KR 100967256 B1 KR100967256 B1 KR 100967256B1 KR 1020070127891 A KR1020070127891 A KR 1020070127891A KR 20070127891 A KR20070127891 A KR 20070127891A KR 100967256 B1 KR100967256 B1 KR 100967256B1
Authority
KR
South Korea
Prior art keywords
copper
electroplating
forming
membrane
chamber
Prior art date
Application number
KR1020070127891A
Other languages
Korean (ko)
Other versions
KR20090060903A (en
Inventor
김종국
이경식
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070127891A priority Critical patent/KR100967256B1/en
Publication of KR20090060903A publication Critical patent/KR20090060903A/en
Application granted granted Critical
Publication of KR100967256B1 publication Critical patent/KR100967256B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/20—Electroplating using ultrasonics, vibrations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C25D17/08—Supporting racks, i.e. not for suspending
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/04—Removal of gases or vapours ; Gas or pressure control
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 초음파를 진동시켜 멤브레인에 발생된 버블을 제거함으로써 수율 저하를 방지함과 동시에 시간적 손실을 줄이도록 한 구리 전기도금 장치 및 구리 도금방법에 관한 것으로, 구리의 증착공정이 이루어지고 황산구리 용액이 담겨진 전기도금 챔버와, 상기 챔버 내부에 구성되고 구리를 증착하기 위한 소스 물질이 형성된 애노드 전극과, 상기 전기도금 챔버 내부에 구성되고 상기 애노드 전극과 일정한 간격을 갖고 웨이퍼가 증착되는 멤브레인과, 및 상기 전기도금 챔버의 내측면에 구성되고 초음파를 진동하여 상기 멤브레인에 발생된 버블 트랩을 제거하는 초음파 진동부를 포함하여 구성됨을 특징으로 한다. The present invention relates to a copper electroplating apparatus and a copper plating method for preventing a decrease in yield and time loss by vibrating ultrasonic waves to remove bubbles generated in the membrane. An embedded electroplating chamber, an anode electrode formed in the chamber and formed with a source material for depositing copper, a membrane formed inside the electroplating chamber and having a predetermined thickness spaced apart from the anode electrode; and It is configured on the inner surface of the electroplating chamber and is characterized in that it comprises an ultrasonic vibration unit for removing the bubble trap generated in the membrane by vibrating the ultrasonic waves.

전기도금, 구리, 초음파, 멤브레인, 챔버 Electroplating, copper, ultrasonic, membrane, chamber

Description

구리 전기도금 장치 및 구리 도금방법{Cu electrochemical plating apparatus and plating method}Copper electroplating apparatus and copper plating method

본 발명은 반도체 제조 장치 및 그 제조방법에 관한 것으로, 특히 구리 도금시 발생하는 버블(bubble)을 효과적으로 제거하도록 한 구리 전기도금 장치 및 구리 도금방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus and a method for manufacturing the same, and more particularly, to a copper electroplating apparatus and a copper plating method for effectively removing bubbles generated during copper plating.

일반적으로 금속배선의 재료로서는 알루미늄(Al)이 주로 이용되어 왔다. 이것은 알루미늄이 전기전도도가 양호할 뿐만 아니라, 가공성이 우수하고, 그 리고, 비교적 가격이 저렴하기 때문이다. 그런데, 반도체 소자의 고집적 및 고성능화가 진행되면서, 상기한 알루미늄 재질의 금속배선으로는 고속 소자에서 요구되는 배선 저항을 구현하는데 한계를 보이고 있다. In general, aluminum (Al) has been mainly used as a material for metal wiring. This is because aluminum is not only good in electrical conductivity, but also excellent in workability and relatively inexpensive. However, as the integration and performance of semiconductor devices are advanced, the aluminum metal wiring has a limit in implementing wiring resistance required in high speed devices.

따라서, 최근의 금속배선 공정은 배선 재료로서 알루미늄(Al)을 대신하여 구리(Cu)를 이용하려는 노력이 진행되고 있으며, 실지로 반도체 제조 공정에 일부 적용하고 있다. Accordingly, in recent years, efforts have been made to use copper (Cu) in place of aluminum (Al) as the wiring material, and some of the metallization processes are actually applied to semiconductor manufacturing processes.

한편, 구리 배선을 형성함에 있어서, 구리막의 증착은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition), 또는, 전기도금(Electroplating) 방식으로 증착할 수 있으며, 이 중에서 전기도금 방식은 CVD 및 PVD 방식에 비해 공정상의 이점이 있고, 그리고, CVD 방식에 비해 비용측면에서 유리하기 때문에 상기 CVD 및 PVD 방식에 비해 많이 이용되고 있다. Meanwhile, in forming the copper wiring, the deposition of the copper film may be deposited by chemical vapor deposition (CVD), physical vapor deposition (PVD), or electroplating (electroplating) method, among which the electroplating method is CVD and PVD. There are advantages in the process compared to the method, and because it is advantageous in terms of cost compared to the CVD method, it is being used more than the CVD and PVD method.

이와 같이 구리 전기도금법은 도금액을 이용하기 때문에 기존의 스퍼터(sputter) 방식과는 다른 문제점이 발생한다. As described above, the copper electroplating method uses a plating solution, which causes a problem different from that of the conventional sputter method.

도 1은 종래 기술에 의한 구리 전기도금 장치를 나타낸 모식도이고, 도 2는 종래 기술에서 버블 트랩된 구리 전기도금 장치를 나타낸 모식도이다. 1 is a schematic diagram showing a copper electroplating apparatus according to the prior art, Figure 2 is a schematic diagram showing a copper electroplating apparatus bubble trapped in the prior art.

종래의 구리 전기도금 장치는 도 1에 도시된 바와 같이, 구리의 증착공정이 이루어지고 황산구리 용액이 담겨진 챔버(10)와, 상기 챔버(10) 내부에 구성되고 구리를 증착하기 위한 소스 물질이 형성된 애노드 전극(20)과, 상기 챔버(10) 내부에 구성되고 상기 애노드 전극(20)과 일정한 간격을 갖고 웨이퍼가 증착되는 멤브레인(membrane)(30)으로 나누어져 있다. In the conventional copper electroplating apparatus, as shown in FIG. 1, a deposition process of copper is performed and a chamber 10 in which a copper sulfate solution is contained, and a source material for depositing copper is formed in the chamber 10. It is divided into an anode electrode 20 and a membrane 30 which is arranged inside the chamber 10 and at which the wafer is deposited at regular intervals from the anode electrode 20.

여기서, 상기 멤브레인(30)은 애노드 전극(20)이 황산구리 용액에 녹으면서 불순물이 발생하는데 이를 웨이퍼 증착영역으로 들어가지 못하도록 하는 필터(filter) 역할을 한다. 이로 인해서 고순도 구리를 증착 할 수 있지만 멤브레인(30)의 국부영역이 이물질 또는 버블(bubble)에 의해서 막혔을 때는 웨이퍼 내에 구리가 비정상적으로 성장하여 버블에 의한 구리 미싱(Cu missing), 트렌치 구리 보이드(trench Cu void)를 형성하여 수율을 감소시킨다. Here, the membrane 30 serves as a filter to prevent the anode electrode 20 from being dissolved in the copper sulfate solution and causing impurities to enter the wafer deposition region. Due to this, high purity copper can be deposited, but when the local region of the membrane 30 is clogged by foreign matter or bubbles, copper grows abnormally in the wafer, causing copper missing and trench copper voids due to bubbles. Cu void) is formed to reduce the yield.

도 2에 도시된 바와 같이, 멤브레인(30)의 국부영역이 버블 트랩(bubble trap)(40)에 의해서 막히고, 기포 존재시 웨이퍼 내의 구리 성장이 불균일하게 이 루어져 후속 공정 진행시 구리 잔류(residue)가 남아 금속배선을 숏트(short)시킨다. As shown in FIG. 2, the localized region of the membrane 30 is blocked by a bubble trap 40, and in the presence of bubbles, copper growth in the wafer becomes non-uniform, resulting in copper residue during subsequent processing. ) Remains to short the metallization.

이와 같은 발생된 버블 트랩(40)을 제거하기 위한 종래의 방법으로 도금액 플로우(flow)를 강하게 하여 보블의 제거를 시도 하지만 제거율이 낮아 엔지니어가 직접 멤브레인(30)을 툭툭 치면서 제거해주기 때문에 시간적 손실(loss)이가 발생한다. The conventional method for removing the generated bubble trap 40 is to remove the bobble by strengthening the plating liquid flow, but the removal rate is low, so the engineer directly removes the membrane 30 by tapping and removing time. loss)

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 초음파를 진동시켜 멤브레인에 발생된 버블을 제거함으로써 수율 저하를 방지함과 동시에 시간적 손실을 줄이도록 한 구리 전기도금 장치 및 구리 도금방법을 제공하는데 그 목적이 있다. The present invention is to solve the conventional problems as described above to provide a copper electroplating apparatus and a copper plating method to reduce the time loss and at the same time to prevent yield decrease by vibrating ultrasonic waves to remove bubbles generated in the membrane. The purpose is.

상기와 같은 목적을 달성하기 위한 본 발명에 구리 전기도금 장치는 구리의 증착공정이 이루어지고 황산구리 용액이 담겨진 전기도금 챔버와, 상기 전기도금 챔버 내부에 구성되고 구리를 증착하기 위한 소스 물질이 형성된 애노드 전극과, 상기 전기도금 챔버 내부에 구성되고 상기 애노드 전극과 일정한 간격을 갖고 웨이퍼가 증착되는 멤브레인과, 및 상기 전기도금 챔버의 내측면에 구성되고 초음파를 진동하여 상기 멤브레인에 발생된 버블 트랩을 제거하는 초음파 진동부를 포함하여 구성됨을 특징으로 한다. Copper electroplating apparatus according to the present invention for achieving the above object is an electroplating chamber made of a copper deposition process and the copper sulfate solution is contained, and an anode formed in the electroplating chamber and formed with a source material for depositing copper An electrode, a membrane configured inside the electroplating chamber and spaced apart from the anode electrode, and a membrane deposited on the inner surface of the electroplating chamber, and ultrasonically vibrated to remove bubble traps generated in the membrane. Characterized in that it comprises an ultrasonic vibration unit.

또한, 본 발명에 의한 구리 전기도금 방법은 전기도금 챔버의 내측 또는 외측면에 초음파 진동부를 장착하는 단계; 상기 전기도금 챔버 내로 웨이퍼를 로딩하기 전에 초음파 진동부로부터 초음파를 진동하여 멤브레인에 형성된 버블 트랩을 제거하는 단계; 및 상기 전기도금 챔버 내부에 웨이퍼를 로딩하고 상기 웨이퍼 위에 구리를 성장하는 단계를 포함하여 제조하는 것을 특징으로 한다. In addition, the copper electroplating method according to the present invention comprises the steps of mounting an ultrasonic vibration unit on the inner or outer surface of the electroplating chamber; Vibrating the ultrasonic waves from the ultrasonic vibrator prior to loading the wafer into the electroplating chamber to remove bubble traps formed on the membrane; And loading a wafer into the electroplating chamber and growing copper on the wafer.

본 발명에 의한 구리 전기도금 장치 및 구리 도금방법은 다음과 같은 효과가 있다. Copper electroplating apparatus and copper plating method according to the present invention has the following effects.

첫째, 구리 전기도금 장치를 이용하여 구리막을 성장시키면, 버블 트랩에 인한 트랜치내의 구리 보이드 및 구리 미싱을 제거할 수가 있다. First, by growing a copper film using a copper electroplating apparatus, it is possible to remove copper voids and copper missings in the trench due to bubble traps.

둘째, 트랜치 영역에 구리를 성장할 때 구리 보이드의 생성을 억제함으로써로 구리의 전자이동(electomigration)을 억제하여 소자의 신뢰성을 향상시킬 수 있다. Second, by suppressing the formation of copper voids when growing copper in the trench region, it is possible to suppress the electromigration of copper to improve the reliability of the device.

셋째, 별도의 버블 트랩을 제거하는 작업의 필요없이 버블 트랩 제거와 구리 성장을 연속적으로 진행할 수 있으므로 생산성을 향상시킬 수 있다. Third, since the bubble trap removal and the copper growth can proceed continuously without the need of removing the separate bubble trap, productivity can be improved.

이하, 첨부된 도면을 참고하여 본 발명에 의한 구리 전기도금 장치 및 구리 도금방법을 보다 상세히 설명하면 다음과 같다. Hereinafter, a copper electroplating apparatus and a copper plating method according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 구리 전기도금 장치를 나타낸 모식도이다. 3 is a schematic diagram showing a copper electroplating apparatus according to the present invention.

본 발명에 의한 구리 전기도금 장치는 도 3에 도시된 바와 같이, 구리의 증착공정이 이루어지고 황산구리 용액이 담겨진 전기도금 챔버(110)와, 상기 전기도금 챔버(110) 내부에 구성되고 구리를 증착하기 위한 소스 물질이 형성된 애노드 전극(120)과, 상기 전기도금 챔버(110) 내부에 구성되고 상기 애노드 전극(120)과 일정한 간격을 갖고 웨이퍼가 증착되는 멤브레인(membrane)(130)과, 상기 전기도금 챔버(110)의 내측면에 구성되고 상기 멤브레인(130)에 발생된 버블 트랩을 제거하는 초음파를 진동하는 초음파 진동부(140)를 포함하여 구성되어 있다. Copper electroplating apparatus according to the present invention, as shown in Figure 3, the deposition process of the copper is made and the electroplating chamber 110, the copper sulfate solution is contained, and the inside of the electroplating chamber 110 and deposited copper An anode electrode 120 having a source material formed thereon, a membrane 130 formed in the electroplating chamber 110 and having a predetermined distance from the anode electrode 120, and a wafer deposited thereon; It is configured on the inner surface of the plating chamber 110 and comprises an ultrasonic vibration unit 140 for vibrating the ultrasonic wave to remove the bubble trap generated in the membrane (130).

여기서, 상기 멤브레인(130)은 애노드 전극(120)이 황산구리 용액에 녹으면서 불순물이 발생하는데 이를 웨이퍼 증착영역으로 들어가지 못하도록 하는 필터(filter) 역할을 한다. Here, the membrane 130 serves as a filter to prevent impurities from being melted in the copper sulfate solution while the anode electrode 120 enters the wafer deposition region.

한편, 본 발명은 구리 전기도금 장치로 구리를 성장시키는 전기도금 챔버(110)의 오염 및 버블에 의해 유발할 수 있는 비정상적인 구리의 성장을 방지하는데 있다. On the other hand, the present invention is to prevent abnormal growth of copper which may be caused by contamination and bubbles of the electroplating chamber 110 for growing copper with a copper electroplating apparatus.

상기 전기도금 챔버(110)에서 구리 성장공정을 진행할 때 발생하여 멤브레인(130)에 버블 트랩이 되어 있는 기포를 공정 진행 전 초음파 진동부(140)로부터 초음파를 진동하여 버블 트랩을 제거하여 기포 형성으로 인한 디펙트(defect) 및 구리 잔류를 방지할 수 있고, 버블 제거와 전기 도금방법에 의한 구리 성정을 거의 동시에 진행함으로써 버블 제거를 엔지니어의 별도 작업이 필요없어 시간적 손실을 줄일 수 있다. When the copper growth process is performed in the electroplating chamber 110, bubbles generated as bubble traps in the membrane 130 are vibrated by ultrasonic waves from the ultrasonic vibration unit 140 before the process to remove bubble traps, thereby forming bubbles. Defects and copper residues can be prevented, and the bubble removal can be performed at the same time as the copper removal by the bubble removal and the electroplating method, thereby eliminating the time required for the bubble removal without the need for an engineer.

또한, 주기적으로 세정 및 교체를 해야 하는 멤브레인(130)을 초음파 진동부(140)의 초음파 진동에 의해 셀프(self) 세정을 할 수 있기 때문에 교체 주기를 늘려 생산성을 향상시킬 수 있다. In addition, since the membrane 130, which should be periodically cleaned and replaced, may be self-cleaned by the ultrasonic vibration of the ultrasonic vibrator 140, the replacement cycle may be increased to improve productivity.

도 4는 본 발명의 다른 실시예에 의한 구리 전기도금 장치를 나타낸 모식도이다. 4 is a schematic diagram showing a copper electroplating apparatus according to another embodiment of the present invention.

본 발명의 다른 실시예에 의한 구리 전기도금 장치는 도 4에 도시된 바와 같이, 구리의 증착공정이 이루어지고 황산구리 용액이 담겨진 전기도금 챔버(210)와, 상기 전기도금 챔버(210) 내부에 구성되고 구리를 증착하기 위한 소스 물질이 형성 된 애노드 전극(220)과, 상기 전기도금 챔버(210) 내부에 구성되고 상기 애노드 전극(220)과 일정한 간격을 갖고 웨이퍼가 증착되는 멤브레인(membrane)(230)과, 상기 전기도금 챔버(210)의 외측면에 구성되고 상기 멤브레인(230)에 발생된 버블 트랩을 제거하는는 초음파를 진동하는 초음파 진동부(240)를 포함하여 구성되어 있다. Copper electroplating apparatus according to another embodiment of the present invention, as shown in Figure 4, the electroplating chamber 210 is a copper deposition process is contained and the copper sulfate solution is contained, and the inside of the electroplating chamber 210 And an anode electrode 220 having a source material for depositing copper, and a membrane 230 disposed inside the electroplating chamber 210 and having a predetermined distance from the anode electrode 220. And an ultrasonic vibration unit 240 configured to be disposed on the outer surface of the electroplating chamber 210 and to remove the bubble trap generated in the membrane 230 to vibrate ultrasonic waves.

한편, 본 발명의 다른 실시예에 의한 구리 전기도금 장치는 도 3에 기재된 구리 전기도금 장치와 동일한 동작을 하게 되고, 상기 전기도금 챔버(210)에 구성되는 초음파 진동부(240)가 외측면에 구성되는 것에 차이만 있다. Meanwhile, the copper electroplating apparatus according to another embodiment of the present invention performs the same operation as the copper electroplating apparatus of FIG. 3, and the ultrasonic vibration unit 240 configured in the electroplating chamber 210 is disposed on the outer surface thereof. The only difference is what is constructed.

도 5a 및 도 5b는 종래와 본 발명에서 각각 버블 트랩의 유무의 차이점을 나타낸 모식도이다. 5a and 5b is a schematic diagram showing the difference between the presence or absence of a bubble trap, respectively in the prior art and the present invention.

도 5a에 도시된 바와 같이, 버블 트랩(40)을 제거하기 위한 종래의 방법으로 도금액 플로우(flow)를 강하게 하여 보블의 제거를 시도 하지만, 상기 버블 트랩(40)이 완전히 제거되지 못하고 잔류하여 수율의 저하를 초래한다. As shown in FIG. 5A, attempting to remove the bauble by strengthening the plating liquid flow in the conventional method for removing the bubble trap 40, but the bubble trap 40 is not completely removed and remains in yield Results in degradation.

반면에 본 발명은 도 5b에서와 같이, 초음파를 진동시켜 멤브레인(140)에 발생된 버블 트랩이 완전히 제거됨을 알 수 있다. On the other hand, the present invention as shown in Figure 5b, it can be seen that the bubble trap generated in the membrane 140 is completely removed by vibrating the ultrasonic wave.

도 6은 본 발명에 의한 구리 도금방법을 설명하기 위한 순서도이다. 6 is a flowchart illustrating a copper plating method according to the present invention.

먼저, 도 6에서와 같이, 초음파 진동부(140)를 전기도금 챔버(110)의 내측 또는 외측에 장착한다(S100). First, as shown in FIG. 6, the ultrasonic vibrator 140 is mounted inside or outside the electroplating chamber 110 (S100).

이어서, 상기 전기도금 챔버(110)내로 웨이퍼를 로딩하기 전에 초음파 진동부(140)를 진동시켜 멤브레인(130) 내의 버블 트랩을 제거한다(S200). Subsequently, before the wafer is loaded into the electroplating chamber 110, the ultrasonic vibrator 140 is vibrated to remove bubble traps in the membrane 130 (S200).

그리고 웨이퍼를 멤브레인(130)에 로딩하고 웨이퍼 위에 구리를 증착한다(S300). Then, the wafer is loaded on the membrane 130 and copper is deposited on the wafer (S300).

도 7a 내지 도 7d는 본 발명에 의한 구리 전기도금 장치를 이용한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다. 7A to 7D are cross-sectional views illustrating a method of forming metal wirings of a semiconductor device using a copper electroplating apparatus according to the present invention.

도 7a에 도시한 바와 같이, 반도체 기판(111)(또는 유전체막)상에 제 1 구리 박막을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 구리 박막을 선택적으로 제거하여 제 1 구리배선(112)을 형성한다. As shown in FIG. 7A, a first copper thin film is formed on a semiconductor substrate 111 (or a dielectric film), and the first copper thin film is selectively removed through a photolithography and etching process. ).

이어, 상기 제 1 구리배선(112)을 포함한 반도체 기판(111)의 전면에 질화막(113)을 형성하고, 상기 질화막(113)상에 층간 절연막(114)을 형성한다. Next, a nitride film 113 is formed on the entire surface of the semiconductor substrate 111 including the first copper wiring 112, and an interlayer insulating film 114 is formed on the nitride film 113.

여기서, 상기 질화막(113)은 식각 정지막으로 사용되고, 상기 층간 절연막(113)은 FSG로 이루어져 있다. The nitride layer 113 is used as an etch stop layer, and the interlayer insulating layer 113 is made of FSG.

이어, 상기 층간 절연막(114)상에 제 1 포토레지스트(115)를 도포한 후, 노광 및 현상 공정으로 상기 제 1 포토레지스트(115)를 패터닝하여 콘택 영역을 정의한다. Subsequently, after the first photoresist 115 is coated on the interlayer insulating layer 114, the first photoresist 115 is patterned by an exposure and development process to define a contact region.

그리고 상기 패터닝된 제 1 포토레지스트(115)를 마스크로 이용하여 상기 질화막(113)을 식각 앤드 포인트로하여 상기 층간 절연막(114)을 선택적으로 제거하여 비아홀(116)을 형성한다. In addition, the via layer 116 is formed by selectively removing the interlayer insulating layer 114 using the patterned first photoresist 115 as a mask and using the nitride layer 113 as an etching end point.

도 7b에 도시한 바와 같이, 상기 제 1 포토레지스트(115)를 제거하고, 상기 비아홀(116)을 포함한 반도체 기판(111)의 전면에 제 2 포토레지스트(117)를 도포한 후 노광 및 현상 공정으로 상기 제 2 포토레지스트(117)를 패터닝한다. As shown in FIG. 7B, the first photoresist 115 is removed and the second photoresist 117 is coated on the entire surface of the semiconductor substrate 111 including the via holes 116. The second photoresist 117 is patterned.

이어, 상기 패터닝된 제 2 포토레지스트(117)를 마스크로 이용하여 상기 층간 절연막(114)을 표면으로부터 소정두께만큼 선택적으로 제거하여 트렌치(118)를 형성한다. Next, the trench 118 is formed by selectively removing the interlayer insulating layer 114 from the surface by a predetermined thickness using the patterned second photoresist 117 as a mask.

도 7c에 도시한 바와 같이, 상기 제 2 포토레지스트(117)를 제거하고, 상기 비아홀(116)의 하부에 잔류하는 질화막(113)을 에치 오프(etch off)시킨다. As shown in FIG. 7C, the second photoresist 117 is removed, and the nitride film 113 remaining under the via hole 116 is etched off.

여기서, 상기 질화막(113)을 에치 오프할 때 상기 제 2 포토레지스트(117)를 마스크로 이용하여 에치 오프하거나, 상기 층간 절연막(114)을 마스크로 이용하여 에치 오프한다. In this case, when the nitride film 113 is etched off, the second photoresist 117 is etched off using a mask, or the interlayer insulating film 114 is etched off using a mask.

이어서, 상기 트렌치(118) 및 비아홀(116)을 포함한 반도체 기판(111)의 전면에 전도성 물질로 금속확산 방지막(119)을 형성한다. Subsequently, a metal diffusion barrier 119 is formed of a conductive material on the entire surface of the semiconductor substrate 111 including the trench 118 and the via hole 116.

여기서, 상기 금속확산 방지막(119)은 물리기상증착법이나 화학기상증착법으로 TiN, Ta, TaN, WNX, TiAl(N) 등을 10 내지 1000Å의 두께로 증착하여 형성하며, 상기 금속확산 방지막(119)은 후에 형성되는 구리 박막으로부터의 구리 원자가 층간 절연막(34)으로 확산하는 것을 방지하는 역할을 한다. Here, the metal diffusion barrier 119 is formed by depositing TiN, Ta, TaN, WNX, TiAl (N), etc. in a thickness of 10 to 1000 kPa by physical vapor deposition or chemical vapor deposition, and the metal diffusion barrier 119 The copper atom from the copper thin film formed after the silver serves to prevent diffusion into the interlayer insulating film 34.

이어, 상기 금속확산 방지막(119)이 형성된 반도체 기판(111)을 도 3 또는 도 4에 기재된 구리 전기도금 장치를 이용하여 제 2 구리 박막(120a)을 성장한다. Next, the second copper thin film 120a is grown on the semiconductor substrate 111 on which the metal diffusion prevention film 119 is formed by using the copper electroplating apparatus of FIG. 3 or 4.

여기서, 상기 구리 전기도금법으로 구리 박막을 성장할 경우, 구리 시드층을 형성한 후에 진공파괴 없이 -20 내지 150℃의 저온에서 구리를 증착한다. Herein, when the copper thin film is grown by the copper electroplating method, copper is deposited at a low temperature of −20 to 150 ° C. without vacuum destruction after forming the copper seed layer.

도 7d에 도시한 바와 같이, 상기 제 2 구리 박막(120a)의 전면에 상기 층간 절연막(114)의 상부 표면을 폴리싱 스톱으로 하여 CMP 공정을 실시하여 상기 제 2 구리 박막(120a) 및 금속확산 방지막(119)을 선택적으로 연마하여 상기 트렌치(118) 및 비아홀(116)의 내부에 제 2 구리배선(120)을 형성한다. As shown in FIG. 7D, a CMP process is performed on the entire surface of the second copper thin film 120a with the upper surface of the interlayer insulating film 114 as a polishing stop, thereby performing the second copper thin film 120a and the metal diffusion preventing film. 119 is selectively polished to form a second copper wiring 120 in the trench 118 and the via hole 116.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1은 종래 기술에 의한 구리 전기도금 장치를 나타낸 모식도 1 is a schematic diagram showing a copper electroplating apparatus according to the prior art.

도 2는 종래 기술에서 버블 트랩된 구리 전기도금 장치를 나타낸 모식도 Figure 2 is a schematic diagram showing a bubble trapped copper electroplating apparatus in the prior art

도 3은 본 발명에 의한 구리 전기도금 장치를 나타낸 모식도 3 is a schematic diagram showing a copper electroplating apparatus according to the present invention.

도 4는 본 발명의 다른 실시예에 의한 구리 전기도금 장치를 나타낸 모식도 Figure 4 is a schematic diagram showing a copper electroplating apparatus according to another embodiment of the present invention

도 5a 및 도 5b는 종래와 본 발명에서 각각 버블 트랩의 유무의 차이점을 나타낸 모식도 5a and 5b is a schematic diagram showing the difference between the presence or absence of a bubble trap, respectively in the prior art and the present invention

도 6은 본 발명에 의한 구리 도금방법을 설명하기 위한 순서도 6 is a flowchart illustrating a copper plating method according to the present invention.

도 7a 내지 도 7d는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정 단면도 7A to 7D are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device according to the present invention.

도면의 주요 부분에 대한 부호의 설명 Explanation of symbols for the main parts of the drawings

110 : 전기도금 챔버　　　　　　　　　　　　　　　 120 : 애노드 전극 110: electroplating chamber # 120: anode electrode

130 : 멤브레인　　　　　　　　　　　　　　　　　　　　 140 : 초음파 진동부 130: membrane 140: ultrasonic vibration unit

Claims (3)

반도체 기판상에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 증간 절연막을 선택적으로 제거하여 듀얼 다마신 구조를 갖는 비아홀 및 트렌치를 각각 형성하는 단계;Selectively removing the intermediate insulation layer to form via holes and trenches having a dual damascene structure, respectively; 상기 트렌치 및 비아홀을 포함하는 반도체 기판의 전면에 금속확산 방지막을 형성하는 단계;Forming a metal diffusion barrier on an entire surface of the semiconductor substrate including the trench and the via hole; 상기 금속확산 방지막위에 구리막을 형성하는 단계; 및Forming a copper film on the metal diffusion prevention film; And 상기 층간 절연막을 폴리싱 스톱으로 하여 전면에 폴리싱 공정을 실시하여 트렌치 및 비아홀 내부에 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법으로서,A method of forming metal wirings in a semiconductor device, the method comprising: forming a metal wiring inside a trench and a via hole by performing a polishing process on the entire surface using the interlayer insulating film as a polishing stop, 상기 구리막을 형성하는 단계는,Forming the copper film, 전기도금 챔버의 내측 또는 외측면에 초음파 진동부를 장착하는 단계; Mounting an ultrasonic vibration unit on an inner side or an outer side of the electroplating chamber; 상기 전기도금 챔버 내로 웨이퍼를 로딩하기 전에 초음파 진동부로부터 초음파를 진동하여 멤브레인에 형성된 버블 트랩을 제거하는 단계; Vibrating the ultrasonic waves from the ultrasonic vibrator prior to loading the wafer into the electroplating chamber to remove bubble traps formed on the membrane; 상기 전기도금 챔버 내부에 웨이퍼를 로딩하는 단계; 및 Loading a wafer into the electroplating chamber; And 상기 웨이퍼 위에 구리 시드층을 형성한 후, 구리막을 성장시키는 단계를 포함하는 구리 전기도금 방법을 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Forming a copper seed layer on the wafer, and then using a copper electroplating method comprising growing a copper film. 삭제delete 삭제delete
KR1020070127891A 2007-12-10 2007-12-10 Cu electrochemical plating apparatus and plating method KR100967256B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127891A KR100967256B1 (en) 2007-12-10 2007-12-10 Cu electrochemical plating apparatus and plating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127891A KR100967256B1 (en) 2007-12-10 2007-12-10 Cu electrochemical plating apparatus and plating method

Publications (2)

Publication Number Publication Date
KR20090060903A KR20090060903A (en) 2009-06-15
KR100967256B1 true KR100967256B1 (en) 2010-07-01

Family

ID=40990565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127891A KR100967256B1 (en) 2007-12-10 2007-12-10 Cu electrochemical plating apparatus and plating method

Country Status (1)

Country Link
KR (1) KR100967256B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381632B1 (en) * 2012-03-15 2014-04-07 주식회사 케이씨텍 Apparatus to plate substrate
KR101381633B1 (en) * 2012-03-15 2014-04-04 주식회사 케이씨텍 system to plate substrate and method to transport substrate thereof
US8968533B2 (en) * 2012-05-10 2015-03-03 Applied Materials, Inc Electroplating processor with geometric electrolyte flow path
CN110552048B (en) * 2019-09-30 2021-10-15 上海华力集成电路制造有限公司 Electroplating cavity and ECP (electron cyclotron resonance) equipment comprising same
CN112239878A (en) * 2020-10-23 2021-01-19 华虹半导体(无锡)有限公司 Defoaming electroplating equipment
US11697887B2 (en) * 2020-10-23 2023-07-11 Applied Materials, Inc. Multi-compartment electrochemical replenishment cell
CN114540929B (en) * 2020-11-26 2023-09-08 长鑫存储技术有限公司 Electroplating method and electroplating device
US11959186B2 (en) 2020-11-26 2024-04-16 Changxin Memory Technologies, Inc. Electroplating method and electroplating apparatus
CN115852464A (en) * 2022-12-28 2023-03-28 河北中瓷电子科技股份有限公司 Device and method for eliminating bubbles of electroplated workpiece
CN116536736B (en) * 2023-05-16 2024-03-22 广东捷盟智能装备股份有限公司 Reverse plating preventing device for conductive roller
CN117721511A (en) * 2024-02-07 2024-03-19 苏州智程半导体科技股份有限公司 Semiconductor wafer electrochemical deposition equipment capable of rapidly supplementing metal ions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010041073A (en) * 1998-12-21 2001-05-15 히가시 데쓰로 Plating apparatus, plating system, method for plating using the same
JP2004250747A (en) * 2003-02-20 2004-09-09 Renesas Technology Corp Production method of semiconductor device
KR100744417B1 (en) * 2006-08-11 2007-07-30 동부일렉트로닉스 주식회사 Apparatus for fabricating semiconductor device
KR20080018383A (en) * 2006-08-24 2008-02-28 동부일렉트로닉스 주식회사 Apparatus for plating a semiconductor wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010041073A (en) * 1998-12-21 2001-05-15 히가시 데쓰로 Plating apparatus, plating system, method for plating using the same
JP2004250747A (en) * 2003-02-20 2004-09-09 Renesas Technology Corp Production method of semiconductor device
KR100744417B1 (en) * 2006-08-11 2007-07-30 동부일렉트로닉스 주식회사 Apparatus for fabricating semiconductor device
KR20080018383A (en) * 2006-08-24 2008-02-28 동부일렉트로닉스 주식회사 Apparatus for plating a semiconductor wafer

Also Published As

Publication number Publication date
KR20090060903A (en) 2009-06-15

Similar Documents

Publication Publication Date Title
KR100967256B1 (en) Cu electrochemical plating apparatus and plating method
TW200903702A (en) Substrate placing table, substrate processing apparatus and method for machining surface of substrate placing table
JP4783261B2 (en) Manufacturing method of semiconductor device
KR100640979B1 (en) Method for forming metal line of semiconductor device
JP3741682B2 (en) Plating method, plating apparatus, and electronic device manufacturing method
KR100567379B1 (en) Apparatus and method for cleaning a semiconductor device
KR20050038722A (en) Method of forming metal pattern for semiconductor device
KR100672726B1 (en) Method for forming metal line of semiconductor device
KR100875167B1 (en) Metal line for semiconductor device and method for forming the same
US7256120B2 (en) Method to eliminate plating copper defect
US7795131B2 (en) Method of fabricating metal interconnects and inter-metal dielectric layer thereof
KR100702796B1 (en) Method for removing circle defect on the metal layer of semiconductor device
JP2002025991A (en) Plasma cleaning method and method of manufacturing semiconductor device
JP4228770B2 (en) Manufacturing method of semiconductor device
US10079177B1 (en) Method for forming copper material over substrate
KR100492914B1 (en) Fabrication method of metal interconnection for semiconductor
KR100628213B1 (en) method for forming metal line of semiconductor device
KR100672724B1 (en) Method for forming metal line of semiconductor device
KR100660344B1 (en) Method for forming metal line of semiconductor device
KR100691483B1 (en) Method for fabricating semiconductor device
KR100652300B1 (en) Method for manufacturing metal line of semiconductor device by using damascene
KR100842668B1 (en) Method for fabricating metal line of semiconductor device
CN114695252A (en) Method for forming metal layer
KR100859951B1 (en) Metal line of semiconductor device and method for fabricating the same
JP2007208142A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee