KR100691483B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100691483B1 KR100691483B1 KR1020010038665A KR20010038665A KR100691483B1 KR 100691483 B1 KR100691483 B1 KR 100691483B1 KR 1020010038665 A KR1020010038665 A KR 1020010038665A KR 20010038665 A KR20010038665 A KR 20010038665A KR 100691483 B1 KR100691483 B1 KR 100691483B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- layer
- semiconductor device
- forming
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Abstract
본 발명은 반도체 금속 배선 형성 방법중 비아 플러그형성하는 공정중에 접착층 및 확산장벽을 증착하기 전에, 비아 바닥에 있는 AlOx를 제거하는 식각시에 발생하는 문제를 해결하기 위해, 반도체 소자의 금속 배선의 라이너 형성 방법에 있어서, 트랜지스터 형성이 완료된 반도체 기판 상에 콘택, 금속배선 및 층간 절연막을 형성하는 단계; 상기 반도체 기판 상에 비아홀을 형성하는 단계; 상기 비아홀의 바닥에 있는 알루미늄 옥사이드층 위에 Hf박막을 증착하는 단계; 상기 Hf이 AlOx층의 산소를 게더링하여 환원시켜 Al/Hf의 메탈 계면을 형성하는 단계; 상기 메탈 계면 위에 텅스텐 플러그를 형성하는 단계를 포함하여 이루어진다.
The present invention is to solve the problem that occurs during the etching of removing AlOx at the bottom of the via prior to depositing the adhesive layer and the diffusion barrier during the via plug forming process of the semiconductor metal wiring forming liner. A method of forming a semiconductor device, comprising: forming a contact, a metal wiring, and an interlayer insulating film on a semiconductor substrate on which transistor formation is completed; Forming via holes on the semiconductor substrate; Depositing a Hf thin film on the aluminum oxide layer at the bottom of the via hole; The Hf gathers and reduces oxygen in the AlOx layer to form a metal interface of Al / Hf; And forming a tungsten plug on the metal interface.
반도체, 금속배선, 라이너형성,비아,Semiconductors, metallization, liner formation, vias,
Description
도1a 내지 도1c는 종래 발명을 보여주는 단면도Figures 1a to 1c is a cross-sectional view showing a conventional invention
도2a 내지 도2c는 본 발명을 보여주는 단면도
2A to 2C are cross-sectional views showing the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 알루미늄 배선 21 : 알루미늄 옥사이드층20: aluminum wiring 21: aluminum oxide layer
22 : 층간 절연막 23 : 비아홀22: interlayer insulating film 23: via hole
24 : Hf 25 : 텅스텐 플러그
24: Hf 25: Tungsten Plug
본 발명은 고집적 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 금속 배선 형성 방법중 비아 플러그(Via plug)기술에 관련된 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a highly integrated semiconductor device, and more particularly, to a via plug technology among semiconductor metal wiring forming methods.
일반적으로 하부 알루미늄(Al)배선과 상부 배선을 연결하는 비아를 플러그하는데는 TiN/Ti 장벽과 텅스텐 플러그 또는 알루미늄 플러그 기술로서 이루어진다. 이때 Ti는 접착층으로, TiN은 텅스텐 증착시 확산 장벽으로 쓰인다. 그러나 이들 TiN/Ti 증착전 하부 메탈 라인의 상부에 형성되어 있는 알루미늄 옥사이드(Al Oxide, 이하 AlOx)를 제거하기 위해 세정이 필요한다.In general, plugging vias connecting the lower aluminum (Al) wiring and the upper wiring consists of a TiN / Ti barrier and a tungsten plug or aluminum plug technology. At this time, Ti is used as an adhesive layer and TiN is used as a diffusion barrier during tungsten deposition. However, cleaning is required to remove aluminum oxide (AlOx) formed on top of the lower metal line before the TiN / Ti deposition.
이들 AlOx를 제거하기위해, 플라즈마에 의한 건식 세정(dry cleaning)또는 용액(solution)에 의한 습식 세정이 쓰여진다. 이는 얇게 형성되어 있는 AlOx층이 높은 비아 저항을 유발하기 때문이다. To remove these AlOxes, dry cleaning by plasma or wet cleaning by solution is used. This is because a thin AlOx layer causes high via resistance.
AlOx층의 높은 비아 저항을 없애기 위해 종래에는 대표적으로 건식 또는 습식 식각방식으로 비아와 하부 알루미늄 배선의 계면에 형성되어 있는 AlOx을 제거한 후 확산장벽으로 TiN/Ti를 증착하고 이후 텅스텐 또는 알루미늄을 증착한다. 따라서 장벽층 증착 말고도 AlOx를 제거하는 한 단계의 공정이 추가되는 문제점을 가지고 있다. In order to eliminate the high via resistance of the AlOx layer, conventionally, dry or wet etching method removes AlOx formed at the interface between the via and the lower aluminum wiring, and then deposits TiN / Ti as a diffusion barrier and then deposits tungsten or aluminum. . Therefore, there is a problem in that a step of removing AlOx is added in addition to barrier layer deposition.
이는 현재 텅스텐 플러그의 경우에는, 텅스텐 플러그후 에치백 공정을 거치게 되면, 비아 플러그로 남아있는 텅스텐 표면에는 텅스텐 옥사이드층이 형성되는데 알루미늄 증착전 고주파 전세정 식각 공정없이, Ti을 먼저 증착하고 진공 브레이크(break)없이 알루미늄 증착을 하게 되면 Ti가 텅스텐 옥사이드의 산소를 게더링하는 효과를 보여 계면간 접촉저항을 감소 시키는 역활을 하게된다. 이 때 텅스텐의 깁스 에너지 -146kJ/mol, Ti의 깁스 에너지는 -250kJ/mol으로 더 낮다. 따라서 텅스텐 옥사이드위에 증착된 Ti은 쉽게 산소를 게더링 하면 텅스텐 옥사이드을 환원하며, Ti에 게더링 된 산소는 산화막 형태가 아니므로 저항 증가 기인으로 나타나지 않게 되는 것이다. In the case of tungsten plugs, the etch-back process after tungsten plugs forms a tungsten oxide layer on the surface of the tungsten remaining as via plugs. If aluminum is deposited without a break, Ti has the effect of gathering the oxygen of tungsten oxide, thereby reducing the interfacial contact resistance. At this time, the cast energy of tungsten is -146kJ / mol and the cast energy of Ti is lower, -250kJ / mol. Therefore, Ti deposited on the tungsten oxide reduces tungsten oxide when easily gathered with oxygen, and oxygen gathered on Ti does not appear as an increase in resistance because it is not in the form of an oxide film.
반면에, AlOx의 경우에는 Ti의 깁스에너지가 -256kJ/mol이고, Al의 깁스 에너지가 -316kJ/mol보다 더 높아 AlOx에 대한 환원 작용이 힘들어 물리적으로 AlOx을 Ar으로 스퍼터링(sputtering) 하는 등 AlOx를 제거하기 위해 추가의 공정이 필수적이다. On the other hand, in the case of AlOx, the Gibbs energy of Ti is -256kJ / mol and Al's Gibbs energy is higher than -316kJ / mol, making it difficult to reduce AlOx and physically sputtering AlOx to Ar. An additional process is necessary to remove it.
도1a내지 도1c는 종래기술에 의한 공정을 나타내는 도면이다.1a to 1c show a process according to the prior art.
도1a 살펴보면, 통상의 공정으로 형성된 반도체 기판위에 알루미늄배선(10)을 형성하고 층간절연막(12)을 증착하고 비아홀(13)을 패터닝한다. 이때 비아 플러그를 형성하기 전에 AlOx(11)를 세정하기 위해 건식 또는 습식 식각 공정을 한다.Referring to FIG. 1A, an
이어 도1b를 참조하여 살펴보면, 건식 식각으로 세정하는 경우 경우, 직진성을 가진 Ar 이온으로 스퍼터(sputter)시킴으로써 비아 입구가 식각되어 넓어져서 이웃한 비아와 붙어 버리거나, 이후 알루미늄 배선을 디파인(define)한 후 알루미늄 배선과 비아가 서로 보더리스 지역(boderless region)을 형성하는 문제점을 가지고 있으며, 바닥지역에 식각된 옥사이드가 주변 비아의 측벽쪽으로 재 증착(re-deposition)되어(도1b의 A 부분) 이후 공정에서 장벽 증착시 단차 피복성(step coverage)확보에 어려움을 줄 수 있다. Subsequently, referring to FIG. 1B, in the case of cleaning by dry etching, the inlet of the via is etched and widened by sputtering with Ar ions having a straightness, thereby adhering to neighboring vias, or subsequently defining aluminum wiring. After that, the aluminum wiring and the via have a problem of forming a borderless region with each other, and oxide etched in the bottom region is re-depositioned toward the sidewall of the surrounding via (part A of FIG. 1B). It may be difficult to secure step coverage during barrier deposition in the process.
이어 도1c를 참조하여 살펴보면, 습식 식각으로 세정하는 경우는 옥사이드를 제거시키는 용액을 쓰게 되므로, 도1c에 나타나 있는 것처럼 비아를 구성하고 있는 절연 옥사이드층도 어느정도 식각되어 전체적인 비아 CD(critical demension) 크기의 확대를 가져오거나(도1c의 B 부분), 비아 바닥에 용액의 집중으로 비아 프로파일(profile)(도1c의 C 부분)자체의 변형을 가져오기 쉽다.Subsequently, referring to FIG. 1C, when the wet etching is performed, a solution for removing an oxide is used. As shown in FIG. 1C, the insulating oxide layer constituting the via is also etched to some extent so that the overall size of the via CD is critical. It is easy to bring about an enlargement of (B part of FIG. 1C) or a deformation of the via profile (part C of FIG. 1C) by concentration of the solution at the bottom of the via.
본 발명은 반도체 금속 배선 형성 방법중 비아 플러그를 형성하는 공정에서 비아 바닥에 있는 AlOx를 제거하는 식각시에 발생하는 문제를 해결하기 위해 Hf를 이용해서 AlOx를 제거하는 금속 배선 형성 방법을 제공함을 목적으로 한다.
An object of the present invention is to provide a metal wiring forming method for removing AlOx using Hf to solve the problem that occurs during the etching of removing the AlOx on the bottom of the via in the process of forming the via plug of the semiconductor metal wiring forming method. It is done.
본 발명은, 반도체 소자의 금속 배선의 라이너 형성 방법에 있어서, 트랜지스터 형성이 완료된 반도체 기판 상에 콘택, 금속배선 및 층간 절연막을 형성하는 단계; 상기 반도체 기판 상에 비아홀을 형성하는 단계; 상기 비아홀의 바닥에 있는 알루미늄 옥사이드층 위에 Hf박막을 증착하는 단계; 상기 Hf이 AlOx층의 산소를 게더링하여 환원시켜 Al/Hf의 메탈 계면을 형성하는 단계; 상기 메탈 계면 위에 텅스텐 플러그를 형성하는 단계를 포함하여 이루어진다.A method of forming a liner of metal wiring of a semiconductor device, the method comprising: forming a contact, a metal wiring, and an interlayer insulating film on a semiconductor substrate on which transistor formation is completed; Forming via holes on the semiconductor substrate; Depositing a Hf thin film on the aluminum oxide layer at the bottom of the via hole; The Hf gathers and reduces oxygen in the AlOx layer to form a metal interface of Al / Hf; And forming a tungsten plug on the metal interface.
본 발명은 반도체 소자 제조 공정중 금속 배선 형성 방법에 관한 것으로 비아에서 고주파 전세정 식각(RF etch pre-clean) 공정 없이, 비아 바닥 부분의 알루미늄 배선층에 형성된 자연 산화막인 AlOx층을 제거하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming metal wirings in a semiconductor device manufacturing process, and to a method of removing an AlOx layer, which is a natural oxide film formed on an aluminum wiring layer in a bottom portion of a via, without an RF etch pre-clean process in a via. will be.
일반적인 방법인 고주파 전세정 식각(RF etch preclean) 공정을 사용하는 것 대신에 Hf(hafnium)를 증착해서 AlOx의 산소를 환원시키며, Hf내에 산소의 산화막은 형성되지 않고, Al/Hf의 메탈 계면을 형성시킴으로서 양호한 비아 저항을 확보 할 수 있는 비아에서의 금속배선 라이너(Liner) 증착 기술에 관한 것이다.Instead of using the RF etch preclean process, which is a common method, Hf (hafnium) is deposited to reduce oxygen of AlOx, and an oxide film of oxygen is not formed in Hf, and the metal interface of Al / Hf is formed. The present invention relates to a metallization liner deposition technique in vias that can form a good via resistance by forming.
또한 본 발명은 접착제 및 장벽 메탈로 Hf을 이용하는 것을 특징으로 한다. Hf은 산소(oxygen)와 반응성이 매우 뛰어난 금속으로 비아 식각후 비아 바닥과 하부 알루미늄 배선 사이에 존재하는 옥사이드층을 기존의 고주파 전세정 식각 공정없이 AlOx의 산소를 환원하여 클린(clean)한 알루미늄 계면을 형성하여 양호한 비아 저항 확보가 가능하게 할 수 있는 물질이다.The invention also features the use of Hf as the adhesive and barrier metal. Hf is a metal that is highly reactive with oxygen. The aluminum interface cleans the oxide layer between the bottom of the via and the bottom aluminum wiring after the via etching by reducing oxygen of AlOx without the conventional high frequency pre-clean etching process. It is a material capable of forming a good via resistance by forming a.
Hf의 AlOx의 환원의 근거는 Hf의 깁스 에너지(Gibbs energy)는 298K에서 -352kJ이나 알루미늄은 -310kJ이다. 따라서 Al의 자연 산화막인 AlOx는 그 위에 증착된 Hf층에 의해 산소가 Hf 박막내로 게더링(gettering) 되면서, 클린한 알루미늄 표면을 가지게 된다. The basis for the reduction of Hf's AlOx is that the Gibbs energy of Hf is -352kJ at 298K but -310kJ for aluminum. Therefore, AlOx, a natural oxide film of Al, has a clean aluminum surface as oxygen is gathered into the Hf thin film by the Hf layer deposited thereon.
그러므로 Hf을 증착하게 되면 고주파 식각 공정 적용에 따른 비아 프로파일의 변형이나 CD의 넓어짐 현상없이 비아 식각 프로파일을 그대로 유지하면서도 효과적으로 비아 바닥과 하부 알루미늄 배선이 이루는 계면의 AlOx를 제거하여 낮은 비아 저항을 확보할 수 있다. 이는 바닥 지역에 약 50Å미만의 얇은 두께가 증착되어도 충분한 저항 확보가 가능하다.
Therefore, if Hf is deposited, the via etch profile can be maintained without distortion of via profile or CD widening without high frequency etch process, but effectively removes AlOx at the interface between the bottom of the via and the bottom aluminum wiring to ensure low via resistance. Can be. This ensures sufficient resistance even if a thin thickness of less than about 50 microns is deposited on the floor area.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
도2a 내지 도2c는 본 발명에 의한 실시예를 보여주는 공정 단면도이다.2A to 2C are cross-sectional views showing an embodiment according to the present invention.
도2a를 살펴보면, 소정공정이 완료된 반도체기판상에 일련의 포토 및 식각공정을 거쳐, 하부배선(20), 절연층(23)을 패터닝하여 비아홀(23)을 형성한다. 이때 비아 플러그를 형성하기 전에 비아홀 바닥에 있는 AlOx(21)을 제거하는 공정이 필요하다. Referring to FIG. 2A, a
이어 도2b에서와 같이, 종래의 습식 또는 건식으로 전세정 공정을 사용하는 대신 알루미늄 옥사이드층의 산소를 환원시키는 Hf물질을 물리기상증착 또는 화학기상증착 방식으로 50 ~ 500 Å 두께로 증착한다. 여기서 증착된 Hf이 자연 산화막인 AlOx층보다 열역학적으로 더 안정하고 AlOx를 알루미늄으로 환원시키며 게더링된 산소는 Hf 박막내로 고용되고 추가 산화막등을 형성하지 않아 Al/Hf 계면에 의한 양호한 비아 저항을 얻을 수 있다.Then, as shown in Figure 2b, instead of using a conventional wet or dry pre-cleaning process, Hf material for reducing the oxygen of the aluminum oxide layer is deposited to a thickness of 50 ~ 500 kPa by physical vapor deposition or chemical vapor deposition. Here, the deposited Hf is thermodynamically more stable than the AlOx layer, which is a natural oxide film, and the AlOx is reduced to aluminum, and the gathered oxygen is dissolved into the Hf thin film and does not form an additional oxide film, thereby obtaining good via resistance due to the Al / Hf interface. have.
그다음, 상기 라이너로 증착된 Hf에 급속열처리(RTP) 또는 반응로(Furnace) 열처리로 Hf표면을 HfNx 층으로 형성시켜, 접착층 및 장벽층으로 Hf/HfNx(24)를 형성한다. The Hf surface is then formed as a HfNx layer by rapid heat treatment (RTP) or Furnace heat treatment on Hf deposited with the liner, thereby forming Hf /
도2c에서와 같이, 열처리에 의해 형성된 Hf/HfNx(24)층에서 HfNx 층이 확산방지막 역활을 하여 화학기상증착으로 텅스텐 플러그(25)를 형성한다.As shown in Fig. 2C, in the Hf /
여기서 Hf층 증착후 상기 열처리 공정 대신에, HfNx층을 물리기상증착 또는 화학기상증착 방식으로 인시츄(in-situ)로 고진공에서 증착하거나, 또는 진공(Vacuum break)후 익스시츄(ex-situ)로 다른 챔버나 장비에서 증착하여 텅스텐 플러그 공정시 확산 방지막으로 사용할 수도 있다.Here, instead of the heat treatment process after the Hf layer deposition, the HfNx layer is deposited in-situ in a high vacuum by physical vapor deposition or chemical vapor deposition, or by vacuum (ex-situ) after vacuum break. It can also be deposited in other chambers or equipment and used as a diffusion barrier in tungsten plug processes.
또한 Hf층 증착후, 확산 방지막으로 TiN을 증착하여 Hf/TiN의 구조로 형성할 수도 있다. Hf 증착시 상온에서 400℃ 정도까지의 증착 온도가 모두 가능하며 증착후 열공정에 의해 AlOx의 산소를 환원시키는 공정을 활성화 시키실 수 있다, In addition, after deposition of the Hf layer, TiN may be deposited using a diffusion barrier to form a Hf / TiN structure. At the time of Hf deposition, the deposition temperature from room temperature to about 400 ° C is possible, and the process of reducing oxygen of AlOx by thermal process after deposition can be activated.
또한, Hf의 물리기상증착시 Hf를 이온화 시켜, 가속화 및 직진성을 높이는, 이른바 이온화된 물리기상증착(Ionized PVD) 방식으로 알루미늄 옥사이드 층위에 증착시 물리적 층격등에 의해 알루미늄 옥사이드 막의 산소환원을 위한 활성화 특성을 얻을 수 있는 방법도 있다 In addition, activation characteristics for oxygen reduction of the aluminum oxide film by physical layer separation when deposited on the aluminum oxide layer by the so-called ionized PVD method, which ionizes Hf and accelerates and advances the physical vapor deposition of Hf. There is also a way to get
또한 Hf 증착전에, 고주파 전세정 식각 공정을 적용한 다음, Hf 증착을 수행할 수 있으며, 이때 고주파 식각시 Ar+ 이온에 의한 비아 프로파일 변형등의 최소화하기 위해 고주파 식각을 최소화 한후 Hf를 증착하는 방법을 사용할 수도 있다. In addition, before Hf deposition, after applying a high frequency pre-clean etching process, Hf deposition may be performed, in which case Hf is minimized after minimizing high frequency etching to minimize via profile deformation caused by Ar + ions during high frequency etching. It may be.
즉 Ar+ 이온에 의한 알루미늄 옥사이드층 활성화를 시킨후 Hf층의 환원 특성을 향상시킬 수 있다. 여기서 고주파 식각시 제거 정도는 열적 실리콘 옥사이드(Thermal SiOx) 기준으로 제거 정도가 10 ~ 100Å 정도로 최소화 하여 비아 프로파일 변형을 최소화 하면서 AlOx층을 물리적으로 충격을 주어 Hf 막에 의한 환원시 활성화를 충분히 시킨다.That is, after activating the aluminum oxide layer by Ar + ions, it is possible to improve the reduction characteristics of the Hf layer. In this case, the degree of removal during the high frequency etching is minimized to 10 ~ 100Å based on the thermal silicon oxide (Thermal SiOx) to minimize the via profile deformation while physically impacting the AlOx layer to fully activate the reduction by the Hf film.
이상에서 설명한 본 발명은, 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the spirit and scope of the present invention. It will be apparent to those who have knowledge.
본 발명은 비아 플러그 형성하기 전 AlOx를 제거하는데 전세정 식각공정을 하지 않고, Hf라는 물질을 층착하여 알루미늄 옥사이드의 산소를 환원 시킴으로서, 건식 전세정 식각에 의해 비아전체의 CD가 넓어지는 것을 방지하여, 원래의 디자인대로 비아 CD를 유지 할 수 있고, 또한 습식 시각시 용액 집중에 의한 비아 바닥 지역이 넒어지는 현상을 방지 하며, 또한 베리어 공정의 스텝 커버리지 확보에 용이 하다. 또한 간단한 스테퍼 장비에 의한 Hf 증착이 가능함으로 건식 전세정에 사용되는 플라즈마를 위한 복잡한 장비가 필요없이 공정 단순화 및 제조 단가 감소의 장점이 있다.The present invention does not perform a pre-clean etching process to remove AlOx before forming a via plug, and reduces the oxygen of aluminum oxide by depositing a material called Hf, thereby preventing the spread of the entire via CD by dry pre-clean etching. It can maintain the via CD as the original design, and also prevent the bottom area of the via from squeezing by the solution concentration during the wet vision, and it is easy to secure the step coverage of the barrier process. In addition, Hf deposition by simple stepper equipment has the advantage of simplifying the process and reducing the manufacturing cost without the need for complicated equipment for the plasma used for dry pre-cleaning.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010038665A KR100691483B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010038665A KR100691483B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabricating semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030003342A KR20030003342A (en) | 2003-01-10 |
KR100691483B1 true KR100691483B1 (en) | 2007-03-09 |
Family
ID=27712594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010038665A KR100691483B1 (en) | 2001-06-30 | 2001-06-30 | Method for fabricating semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100691483B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960005952A (en) * | 1994-07-28 | 1996-02-23 | 이데이 노브유끼 | Formation method of multilayer wiring |
KR19980060584A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Metal wiring formation method |
KR100256271B1 (en) * | 1992-12-30 | 2000-05-15 | 김영환 | Metal wiring method of semiconductor device |
-
2001
- 2001-06-30 KR KR1020010038665A patent/KR100691483B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100256271B1 (en) * | 1992-12-30 | 2000-05-15 | 김영환 | Metal wiring method of semiconductor device |
KR960005952A (en) * | 1994-07-28 | 1996-02-23 | 이데이 노브유끼 | Formation method of multilayer wiring |
KR19980060584A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Metal wiring formation method |
Also Published As
Publication number | Publication date |
---|---|
KR20030003342A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
JP2000332112A (en) | Plasma washing method for opening part formed in more than one small relative permittivity insulating layer on copper metal coating of integrated circuit structure | |
KR100815186B1 (en) | Method of fabricating semiconductor device with protrusion type w plug | |
JP2005142369A (en) | Method for manufacturing semiconductor device | |
US6221772B1 (en) | Method of cleaning the polymer from within holes on a semiconductor wafer | |
US6872652B2 (en) | Method of cleaning an inter-level dielectric interconnect | |
TWI235452B (en) | Manufacturing method of semiconductor device | |
JP2001060672A (en) | Etching method and etching mask | |
KR100502673B1 (en) | METHOD FOR FORMING Ti LAYER AND BARRIER METAL LAYER OF SEMICONDUCTOR DEVICE | |
KR100691483B1 (en) | Method for fabricating semiconductor device | |
KR100567379B1 (en) | Apparatus and method for cleaning a semiconductor device | |
KR100573897B1 (en) | Method for fabricating semiconductor | |
KR101180977B1 (en) | Method for preventing an increase in contact hole width during contact formation | |
KR100538444B1 (en) | Method for fabricating via hole and trench | |
US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
KR100641916B1 (en) | Method for forming storage node of semiconductor devices | |
JP4237008B2 (en) | Manufacturing method of semiconductor device | |
KR100701779B1 (en) | Method for fabricating contact of semiconductor device | |
JP2002025991A (en) | Plasma cleaning method and method of manufacturing semiconductor device | |
KR0154190B1 (en) | Formation method of tungsten plug in semiconductor device | |
KR100328694B1 (en) | Method of manufacturing semiconductor device | |
JP3353490B2 (en) | Patterning method for laminated wiring | |
JP4082673B2 (en) | Manufacturing method of semiconductor device | |
KR100520140B1 (en) | Method for forming capacitor of semiconductor device | |
JP2004031637A (en) | Method of forming wiring structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |