KR100954115B1 - Method of fabricating semiconductor memory device - Google Patents

Method of fabricating semiconductor memory device Download PDF

Info

Publication number
KR100954115B1
KR100954115B1 KR1020030043149A KR20030043149A KR100954115B1 KR 100954115 B1 KR100954115 B1 KR 100954115B1 KR 1020030043149 A KR1020030043149 A KR 1020030043149A KR 20030043149 A KR20030043149 A KR 20030043149A KR 100954115 B1 KR100954115 B1 KR 100954115B1
Authority
KR
South Korea
Prior art keywords
film
forming
iridium
lower electrode
nitride film
Prior art date
Application number
KR1020030043149A
Other languages
Korean (ko)
Other versions
KR20050003023A (en
Inventor
김남경
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043149A priority Critical patent/KR100954115B1/en
Publication of KR20050003023A publication Critical patent/KR20050003023A/en
Application granted granted Critical
Publication of KR100954115B1 publication Critical patent/KR100954115B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 소정의 하부구조가 형성된 반도체기판 상에 질화막을 형성하는 단계; 하부전극형성영역이 노출되도록 상기 질화막을 패터닝하는 단계; 상기 질화막을 포함한 기판 전면에 상기 질화막의 스트레스를 완화시키기 위한 알루미나 박막을 형성하는 단계; 상기 알루미나 박막 상에 하부전극 형성용 이리듐을 증착하는 단계; 상기 하부전극형성영역에만 남도록 상기 이리듐을 에치백하는 단계; 플라즈마 상태에서 산화처리를 행하여 상기 이리듐막 상에 이리듐 산화막을 형성하는 단계; 상기 이리듐 산화막 상에 하부전극 형성용 백금을 증착하는 단계; 상기 하부전극 형성영역에만 남도록 상기 백금을 에치백하는 단계; 상기 반도체기판의 전면에 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 반도체 메모리소자의 제조방법을 제공한다. 본 발명에 의하면, CMP에 의한 평탄화 문제를 해결할 수 있으며, 질화막을 사용하여 안정된 플러그를 유지할 수 있고, 깨끗한 백금전극 표면을 형성하여 기생 커패시터의 발생을 방지할 수 있다. 또한, 인접한 하부전극끼리 연결되는 현상을 방지할 수 있다. The present invention includes forming a nitride film on a semiconductor substrate on which a predetermined substructure is formed; Patterning the nitride film to expose a lower electrode formation region; Forming an alumina thin film on the entire surface of the substrate including the nitride film to relieve stress of the nitride film; Depositing iridium for forming a lower electrode on the alumina thin film; Etching back the iridium so as to remain only in the lower electrode forming region; Performing an oxidation treatment in a plasma state to form an iridium oxide film on the iridium film; Depositing platinum for forming a lower electrode on the iridium oxide film; Etching back the platinum so as to remain only in the lower electrode formation region; Forming a ferroelectric film on the entire surface of the semiconductor substrate; And forming an upper electrode on the ferroelectric film. According to the present invention, the problem of planarization due to CMP can be solved, a stable plug can be maintained using a nitride film, and a clean platinum electrode surface can be formed to prevent generation of parasitic capacitors. In addition, the phenomenon in which adjacent lower electrodes are connected to each other can be prevented.

비휘발성 메모리, 질화막, 이리듐, 층간절연막, 플러그Nonvolatile Memory, Nitride, Iridium, Interlayer, Plug

Description

반도체 메모리소자의 제조방법{Method of fabricating semiconductor memory device} Method of fabricating semiconductor memory device             

도1a 내지 도1i는 본 발명에 의한 반도체 메모리소자의 제조방법을 도시한 공정순서 단면도.
1A to 1I are cross-sectional views of a process sequence showing a method for manufacturing a semiconductor memory device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

1 : 소자분리층 2 : 게이트1: device isolation layer 2: gate

3 : 게이트 스페이서 4 : 제1층간절연막3: gate spacer 4: first interlayer insulating film

5 : 비트라인 6 : 제2층간절연막5 bit line 6 second interlayer insulating film

7 : 텅스텐 플러그 8 : 베리어 메탈층 7: tungsten plug 8: barrier metal layer

9 : 질화막 10 : 접촉층9 nitride film 10 contact layer

11 : 이리듐막 12 : 이리듐 산화막11: iridium film 12: iridium oxide film

13 : 백금막 14 : 강유전체막13: platinum film 14: ferroelectric film

15 : 상부전극 16,18 : 층간절연막15: upper electrode 16, 18: interlayer insulating film

17,19 : 금속배선
17,19: metal wiring

본 발명은 반도체 메모리소자의 제조방법에 관한 것으로, 특히 질화막 증착과 식각을 통해 층간절연막을 형성하고, 이리듐, 이리듐 산화막 및 백금막을 증착하고 에치백하여 우수한 하부전극을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming an interlayer insulating film through deposition and etching of a nitride film, and depositing and etching back an iridium, an iridium oxide film, and a platinum film to form an excellent lower electrode.

현재 개발중인 비휘발성 메모리 소자의 제조방법에서 MTP(merged top plate)구조는 제4층 층간절연막의 평탄화가 필요하다. 이 층간절연막의 평탄화를 위해 CMP(chemical mechanical polishing)를 적용할 때 많은 문제점이 발생한다. 우선, 하부전극인 백금 박막이 무르기(soft) 때문에 CMP패드가 닿는 부위에 결정립계면이 찢겨져 나가는 현상이 발생하고, 백금 표면에 스크래치 등 많은 손상을 유발시킨다. 둘째로, 하부전극 패터닝 과정에서 백금전극위에 증착된 타이나이트라이드 제거과정에서 백금이 급격하게 손실된다. 세째로, 층간절연막으로 산화막을 사용하기 때문에 백금전극 표면에 매우 얇게 산화막이 존재하여 기생 커패시터를 형성하여 강유전체 박막의 전기적 특성을 열화시킨다. 네째로, 노블(noble) 금속은 식각이 잘 되지 않으므로 하부전극 패터닝 과정에서 식각 기울기가 완만해져 하부전극 밑바닥이 인접한 셀과 붙게 되어 페일(fail)을 유발한다.
In a method of manufacturing a nonvolatile memory device currently under development, a merged top plate (MTP) structure requires planarization of a fourth interlayer insulating film. Many problems arise when applying CMP (chemical mechanical polishing) to planarize this interlayer insulating film. First, because the platinum thin film, which is a lower electrode, is soft, the grain boundary is torn off at the portion where the CMP pad touches, causing a lot of damage such as scratches on the platinum surface. Second, platinum is drastically lost during the nitride removal process deposited on the platinum electrode in the lower electrode patterning process. Thirdly, since the oxide film is used as the interlayer insulating film, the oxide film is very thin on the surface of the platinum electrode to form a parasitic capacitor, thereby deteriorating the electrical characteristics of the ferroelectric thin film. Fourthly, since the noble metal is not etched well, the etch slope becomes slow during the lower electrode patterning process, and the bottom of the lower electrode adheres to the adjacent cells, causing a fail.

본 발명은 상기 문제점을 해결하기 위한 것으로써, CMP에 의한 평탄화 문제 를 해결하고, 질화막을 사용하여 안정된 플러그를 유지할 수 있도록 하며, 깨끗한 백금전극 표면을 형성하여 기생 커패시터의 발생을 방지하고, 인접한 하부전극끼리 연결되는 현상을 없앨 수 있도록 한 반도체 메모리소자의 제조방법을 제공하는 것을 그 목적으로 한다.
The present invention is to solve the above problems, to solve the problem of planarization by CMP, to maintain a stable plug using a nitride film, to form a clean platinum electrode surface to prevent the occurrence of parasitic capacitors, adjacent lower It is an object of the present invention to provide a method for manufacturing a semiconductor memory device capable of eliminating the phenomenon of connecting electrodes.

상기 목적을 달성하기 위한 본 발명은, 소정의 하부구조가 형성된 반도체기판 상에 질화막을 형성하는 단계; 하부전극형성영역이 노출되도록 상기 질화막을 패터닝하는 단계; 상기 질화막을 포함한 기판 전면에 상기 질화막의 스트레스를 완화시키기 위한 알루미나 박막을 형성하는 단계; 상기 알루미나 박막 상에 하부전극 형성용 이리듐을 증착하는 단계; 상기 하부전극형성영역에만 남도록 상기 이리듐을 에치백하는 단계; 플라즈마 상태에서 산화처리를 행하여 상기 이리듐막 상에 이리듐 산화막을 형성하는 단계; 상기 이리듐 산화막 상에 하부전극 형성용 백금을 증착하는 단계; 상기 하부전극 형성영역에만 남도록 상기 백금을 에치백하는 단계; 상기 반도체기판의 전면에 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.The present invention for achieving the above object, the step of forming a nitride film on a semiconductor substrate having a predetermined substructure; Patterning the nitride film to expose a lower electrode formation region; Forming an alumina thin film on the entire surface of the substrate including the nitride film to relieve stress of the nitride film; Depositing iridium for forming a lower electrode on the alumina thin film; Etching back the iridium so as to remain only in the lower electrode forming region; Performing an oxidation treatment in a plasma state to form an iridium oxide film on the iridium film; Depositing platinum for forming a lower electrode on the iridium oxide film; Etching back the platinum so as to remain only in the lower electrode formation region; Forming a ferroelectric film on the entire surface of the semiconductor substrate; And forming an upper electrode on the ferroelectric film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도1a 내지 도1i를 참조하여 본 발명에 의한 반도체 메모리소자의 제조방법을 설명하면 다음과 같다.A method of manufacturing a semiconductor memory device according to the present invention will be described with reference to FIGS. 1A to 1I as follows.

먼저, 도1a는 플러그까지 형성한 구조를 나타낸 단면도로서, 통상적인 반도체 메모리소자 제조공정을 통해 소자분리층(1), 게이트(2), 게이트 스페이서(3), 제1층간절연막(4), 비트라인(5), 제2층간절연막(6), 텅스텐 플러그(7) 및 TiN 베리어 메탈층(8)을 형성한 것이다. First, FIG. 1A is a cross-sectional view showing a structure formed up to a plug. The device isolation layer 1, the gate 2, the gate spacer 3, the first interlayer insulating film 4, The bit line 5, the second interlayer insulating film 6, the tungsten plug 7 and the TiN barrier metal layer 8 are formed.

다음에 도1b를 참조하면, 상기 형성된 제2층간절연막(6) 및 텅스텐 플러그 상부에 질화막(9)을 일정 두께 (~250nm)로 형성하고 소정의 하부전극 패턴으로 패터닝한다. 이때, 질화막 패턴의 기울기를 급격하게(steep) 식각한다. 질화막으로는 Si3N4를 사용할 수 있다.Next, referring to FIG. 1B, a nitride film 9 is formed on the formed second interlayer insulating film 6 and the tungsten plug to a predetermined thickness (˜250 nm) and patterned to a predetermined lower electrode pattern. At this time, the slope of the nitride film pattern is steeply etched. Si 3 N 4 may be used as the nitride film.

이어서 도1c에 나타낸 바와 같이 질화막의 스트레스 완화 및 접착력을 향상시키기 위해 알루미나 등과 같은 접촉층(10)을 상기 질화막 패턴(9)을 포함한 기판 전면에 형성한다. 알루미나 박막은 1~500Å 두께로 형성하는 것이 바람직하다. 알루미나 박막 형성시 O2, N2O, H2O, H2O2 등의 산화가스를 이용할 수 있다. Subsequently, as shown in FIG. 1C, a contact layer 10 such as alumina or the like is formed on the entire surface of the substrate including the nitride film pattern 9 to reduce stress and improve adhesion of the nitride film. The alumina thin film is preferably formed to a thickness of 1 ~ 500Å. Oxide gas such as O 2 , N 2 O, H 2 O, H 2 O 2 may be used when forming the alumina thin film.

다음에 도1d에 나타낸 바와 같이 하부전극 형성용 이리듐(11)을 증착한 후, 하부전극 형성부위에만 남도록 에치백한다.Next, as shown in FIG. 1D, the iridium 11 for forming the lower electrode is deposited, and then etched back so as to remain only at the lower electrode forming portion.

이어서 도1e에 나타낸 바와 같이 이리듐과 후에 증착될 백금과의 접착력을 향상시키기 위해 플라즈마 상태에서 산화처리를 행하여 이리듐막(11)상에 이리듐 산화막(12)을 1~500Å 두께로 형성한다. 상기 이리듐 산화막 형성시 반응가스로는 O2, N2O, H2O, H2O2 등의 산화가스를 이용할 수 있으며, 플라즈마 에너지는 10~2000watt로 하는 것이 바람직하다. 반응온도는 100~700℃ 범위로 한다. Subsequently, as shown in Fig. 1E, to improve adhesion between iridium and platinum to be deposited later, an oxidizing treatment is performed in a plasma state to form an iridium oxide film 12 on the iridium film 11 with a thickness of 1 to 500 Å. When the iridium oxide film is formed, an oxidizing gas such as O 2 , N 2 O, H 2 O, or H 2 O 2 may be used as the reaction gas, and the plasma energy is preferably 10 to 2000 watts. The reaction temperature is in the range of 100 to 700 ° C.

다음에 도1f에 나타낸 바와 같이 하부전극 형성용 백금(13)을 증착하고 하부전극 형성부위에만 남도록 에치백한다.Next, as shown in FIG. 1F, platinum 13 for lower electrode formation is deposited and etched back so as to remain only at the lower electrode formation portion.

이어서 도1g에 나타낸 바와 같이 기판 전면에 강유전체막(14)을 형성하고, 그 위에 상부전극(15)을 형성한다. 상기 강유전체막(14)은 SrBi2Ta2O9(SBT), SrBi2(Ta1-x,Nbx)2O9(SBTN), Bi4Ti3 O12(BIT), (Bi1-xLax)Ti3O12(BLT), (Pb,Zr)TiO 3(PZT) 등으로 형성할 수 있으며, 그 증착 방식으로는 ALD, CVD, PVD, 스핀 코팅, LSMCD(liquid source mixed chemical deposition)을 이용할 수 있다. 상기 유전체막 형성시 페롭스카이트 핵 성장방법으로는 RTA(rapid thermal anneal)를 이용하며, 그 온도범위는 400~900℃ 범위로 한다. RTA공정을 수행하는 경우, 열 상승(thermal ramp-up)속도는 80~250℃ 로 한다. 열처리 반응가스로는 O2, N2O, N2 , Ar, Ne, Kr, Xe, He 등을 이용할 수 있다. 상기 핵 생성 및 성장 공정은 2단계 RTA공정을 이용할 수 있는데, 이 2단계 RTA공정은 1단계는 300~500℃, 2단계는 500~800℃ 온도에서 수행한다. 상기 상부전극(15)은 Pt, Ir, IrOx, Ru, RuOx, W, TiN 등을 이용하여 형성할 수 있다.Subsequently, as shown in FIG. 1G, the ferroelectric film 14 is formed over the entire substrate, and the upper electrode 15 is formed thereon. The ferroelectric film 14 includes SrBi 2 Ta 2 O 9 (SBT), SrBi 2 (Ta 1-x , Nb x ) 2 O 9 (SBTN), Bi 4 Ti 3 O 12 (BIT), (Bi 1-x La x ) Ti 3 O 12 (BLT), (Pb, Zr) TiO 3 (PZT) and the like can be formed, the deposition method ALD, CVD, PVD, spin coating, liquid source mixed chemical deposition (LSMCD) Can be used. When the dielectric film is formed, a perovskite nucleus growth method uses a rapid thermal anneal (RTA), and the temperature range is 400 to 900 ° C. When performing the RTA process, the thermal ramp-up rate is 80-250 ° C. As the heat treatment reaction gas, O 2 , N 2 O, N 2 , Ar, Ne, Kr, Xe, He, or the like may be used. The nucleation and growth process may use a two-step RTA process, this two-step RTA process is carried out at a temperature of 300 ~ 500 ℃, the second stage 500 ~ 800 ℃. The upper electrode 15 may be formed using Pt, Ir, IrOx, Ru, RuOx, W, TiN, or the like.

다음에 도1h에 나타낸 바와 같이 사진식각공정을 통해 커패시터를 패터닝하고, 산화막을 증착하여 층간절연막(16)을 형성한다. Next, as shown in FIG. 1H, the capacitor is patterned through a photolithography process and an oxide film is deposited to form an interlayer insulating film 16.

이어서 도1i에 나타낸 바와 같이 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성한 후, 금속 공정을 수행하여 금속배선(17)을 형성하고, 기판 전면에 층간절연막(18)을 형성한 다음, 제2층 금속배선(19)을 형성한다.Subsequently, as shown in FIG. 1I, the interlayer insulating layer is selectively etched to form a contact hole, and then a metal process is performed to form a metal wiring 17 and an interlayer insulating layer 18 is formed on the entire surface of the substrate. The two-layer metal wiring 19 is formed.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 의하면, CMP에 의한 평탄화 문제를 해결할 수 있으며, 질화막을 사용하여 안정된 플러그를 유지할 수 있고, 깨끗한 백금전극 표면을 형성하여 기생 커패시터의 발생을 방지할 수 있다. 또한, 인접한 하부전극끼리 연결되는 현상을 방지할 수 있다. 따라서 고밀도 비휘발성 반도체 메모리소자의 층간절연막 및 안정된 플러그 제조공정 기술을 확보할 수 있게 된다.According to the present invention, the problem of planarization due to CMP can be solved, a stable plug can be maintained using a nitride film, and a clean platinum electrode surface can be formed to prevent generation of parasitic capacitors. In addition, the phenomenon in which adjacent lower electrodes are connected to each other can be prevented. Therefore, it is possible to secure the interlayer insulating film and the stable plug manufacturing process technology of the high density nonvolatile semiconductor memory device.

Claims (8)

소정의 하부구조가 형성된 반도체기판 상에 질화막을 형성하는 단계;Forming a nitride film on a semiconductor substrate on which a predetermined substructure is formed; 하부전극형성영역이 노출되도록 상기 질화막을 패터닝하는 단계;Patterning the nitride film to expose a lower electrode formation region; 상기 질화막을 포함한 기판 전면에 상기 질화막의 스트레스를 완화시키기 위한 알루미나 박막을 형성하는 단계;Forming an alumina thin film on the entire surface of the substrate including the nitride film to relieve stress of the nitride film; 상기 알루미나 박막 상에 하부전극 형성용 이리듐을 증착하는 단계;Depositing iridium for forming a lower electrode on the alumina thin film; 상기 하부전극형성영역에만 남도록 상기 이리듐을 에치백하는 단계;Etching back the iridium so as to remain only in the lower electrode forming region; 플라즈마 상태에서 산화처리를 행하여 상기 이리듐막 상에 이리듐 산화막을 형성하는 단계;Performing an oxidation treatment in a plasma state to form an iridium oxide film on the iridium film; 상기 이리듐 산화막 상에 하부전극 형성용 백금을 증착하는 단계;Depositing platinum for forming a lower electrode on the iridium oxide film; 상기 하부전극 형성영역에만 남도록 상기 백금을 에치백하는 단계;Etching back the platinum so as to remain only in the lower electrode formation region; 상기 반도체기판의 전면에 강유전체막을 형성하는 단계; 및Forming a ferroelectric film on the entire surface of the semiconductor substrate; And 상기 강유전체막 상에 상부전극을 형성하는 단계Forming an upper electrode on the ferroelectric film 를 포함하는 반도체 메모리소자의 제조방법.Method of manufacturing a semiconductor memory device comprising a. 제1항에 있어서,The method of claim 1, 상기 소정의 하부구조는 소자분리층, 게이트, 게이트 스페이서, 층간절연막, 비트라인, 텅스텐 플러그 및 베리어 메탈층을 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The predetermined substructure includes a device isolation layer, a gate, a gate spacer, an interlayer insulating film, a bit line, a tungsten plug, and a barrier metal layer. 제1항에 있어서,The method of claim 1, 상기 질화막 패터닝시 기울기를 급격하게(steep) 식각하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The method of manufacturing a semiconductor memory device, characterized in that for etching the nitride film pattern (seep) steep (steep). 삭제delete 제1항에 있어서,The method of claim 1, 상기 알루미나 박막은 1~500Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The alumina thin film is a manufacturing method of a semiconductor memory device, characterized in that formed in 1 ~ 500Å thickness. 제1항에 있어서,The method of claim 1, 상기 이리듐 산화막은 1~500Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The iridium oxide film is a manufacturing method of a semiconductor memory device, characterized in that formed to a thickness of 1 ~ 500Å. 제1항에 있어서,The method of claim 1, 상기 이리듐 산화막 형성시 반응가스로 O2, N2O, H2O 또는 H2O2 중에서 선택된 어느 하나의 산화가스를 이용하고, 반응온도는 100~700℃ 범위로 하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The semiconductor memory, characterized in that for forming the iridium oxide film using any one of the oxidizing gas selected from O 2 , N 2 O, H 2 O or H 2 O 2 as a reaction gas, the reaction temperature is in the range of 100 ~ 700 ℃ Method of manufacturing the device. 제1항에 있어서,The method of claim 1, 상기 상부전극은 Pt, Ir, IrOx, Ru, RuOx, W 또는 TiN 중에서 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.The upper electrode is formed using any one selected from Pt, Ir, IrOx, Ru, RuOx, W or TiN.
KR1020030043149A 2003-06-30 2003-06-30 Method of fabricating semiconductor memory device KR100954115B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043149A KR100954115B1 (en) 2003-06-30 2003-06-30 Method of fabricating semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043149A KR100954115B1 (en) 2003-06-30 2003-06-30 Method of fabricating semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20050003023A KR20050003023A (en) 2005-01-10
KR100954115B1 true KR100954115B1 (en) 2010-04-23

Family

ID=37218269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043149A KR100954115B1 (en) 2003-06-30 2003-06-30 Method of fabricating semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100954115B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035792A (en) * 2000-11-08 2002-05-15 다카노 야스아키 Dielectric device and method for manufacturing the same
JP2002368200A (en) * 2001-06-08 2002-12-20 Sony Corp Semiconductor memory device
KR100442892B1 (en) 1996-09-30 2004-08-02 지멘스 악티엔게젤샤프트 Semiconductor device with a protected barrier for a stack cell
KR100481867B1 (en) * 2002-11-11 2005-04-11 삼성전자주식회사 Ferroelectric capacitor and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442892B1 (en) 1996-09-30 2004-08-02 지멘스 악티엔게젤샤프트 Semiconductor device with a protected barrier for a stack cell
KR20020035792A (en) * 2000-11-08 2002-05-15 다카노 야스아키 Dielectric device and method for manufacturing the same
JP2002368200A (en) * 2001-06-08 2002-12-20 Sony Corp Semiconductor memory device
KR100481867B1 (en) * 2002-11-11 2005-04-11 삼성전자주식회사 Ferroelectric capacitor and method for fabricating the same

Also Published As

Publication number Publication date
KR20050003023A (en) 2005-01-10

Similar Documents

Publication Publication Date Title
JP2009253033A (en) Semiconductor memory and method for manufacturing the same
KR20010004372A (en) Method for forming feram capable of preventing hydrogen diffusion
US20060286687A1 (en) Method for manufacturing semiconductor device
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100954115B1 (en) Method of fabricating semiconductor memory device
KR20010004369A (en) Capacitor of ferroelectric random access memory device and method for forming the same
KR100545702B1 (en) Capacitor diffusion barrier film formation of ferroelectric memory device
KR100596844B1 (en) A method for forming a capacitor of a semiconductor device
KR100629692B1 (en) Method for manufacturing ferroelectric random access memory device
KR101016963B1 (en) Method of manufacturing ferroelectric memory device
KR20010058494A (en) FeRAM having iridium and iridium oxide stacked layer as capacitor contact diffusion barrier and method for forming the same
KR100321690B1 (en) Method for forming capacitor of ferroelectric random access memory device
KR100358136B1 (en) FeRAM having iridium oxide layer as diffusion barrier and method for forming the same
KR101016959B1 (en) Method of manufacturing capacitor for ferroelectric memory device
KR100399892B1 (en) Method for forming ferroelectric capacitor
KR20010004364A (en) Method for forming semiconductor memory device capable of preventing layer lifting
KR100490649B1 (en) Method of manufacturing ferroelectric memory device
KR100528163B1 (en) Ferroelectric memory device and method of manufacturing the same
KR100761378B1 (en) Ferroelectric random access memory device and method for manufacturing the same
KR20010005124A (en) Method for forming feram capable of preventing hydrogen diffusion
KR20020002613A (en) Semiconductor memory device capable of preventing contact resistance increment and film lifting and method for forming the same
KR20050064788A (en) A method for forming a capacitor of a semiconductor device
KR20050009400A (en) Method for manufacturing ferroelectric memory device
KR20050041185A (en) Method for fabricating ferroelectric random access memory having bottom electrode isolated by dielectric
KR20040008627A (en) Ferroelectric Random Access Memory and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee