KR100953704B1 - 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치 - Google Patents

디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치 Download PDF

Info

Publication number
KR100953704B1
KR100953704B1 KR1020097001496A KR20097001496A KR100953704B1 KR 100953704 B1 KR100953704 B1 KR 100953704B1 KR 1020097001496 A KR1020097001496 A KR 1020097001496A KR 20097001496 A KR20097001496 A KR 20097001496A KR 100953704 B1 KR100953704 B1 KR 100953704B1
Authority
KR
South Korea
Prior art keywords
power level
sub
field
sustain
power
Prior art date
Application number
KR1020097001496A
Other languages
English (en)
Other versions
KR20090014423A (ko
Inventor
세바스티앙 바이트브러쉬
해럴드 로스
카를로스 코레아
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20090014423A publication Critical patent/KR20090014423A/ko
Application granted granted Critical
Publication of KR100953704B1 publication Critical patent/KR100953704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

플라즈마 디스플레이 패널(PDP)은 TV 기술에 있어서 점점 더 흥미로와지고 있다. 화상 품질에 대한 중요한 기준 하나는 피크 백색 향상 인자(PWEF)이다. 본 출원인의 이전 특허출원에 의하여 디스플레이 디바이스를 위한 제어 유닛(21) 내에 전력 레벨 모드 표를 구비하는 것이 알려져 있다. 평균 화상 전력 값이 측정되고 대응하는 전력 레벨 모드가 서브-필드 코딩을 위하여 상기 표로부터 선택될 것이다. 전력 레벨 모드들은 다수의 파라미터들, 즉: 서브-필드의 수, 서브-필드 유형, 서브-필드 위치지정, 서브-필드 가중치, 서브-필드 예비-스케일링, 각각의 서브-필드 동안에 생성된 펄스들의 작은 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자와 관련하여 변화가능하게 만들어져 있다. 본 발명에 따라 이제, 전력 레벨 모드를 변화시키는 것에 추가하여 다음 파라미터들: 서스테인 주파수, 서스테인 펄스 기울기 중 하나 또는 둘 모두를 사용하도록 제안된다.

Description

디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치 {METHOD AND APPARATUS FOR POWER LEVEL CONTROL OF A DISPLAY DEVICE}
본 발명은 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치에 관한 것이다.
더 자세하게는, 본 발명은 플라즈마 디스플레이 패널(PDP: plasma display panels)과 같은 디스플레이 및 광 방출의 듀티 사이클 변조(펄스폭 변조) 원리에 기초를 둔 모든 종류의 디스플레이 상에 디스플레이 되는 화상의 화상 품질을 개선시키기 위한 일종의 비디오 프로세싱과 밀접하게 관련된다.
현재의 플라즈마 디스플레이 기술은 시청 각도에 아무 구속없는 한정된 깊이를 가지는 큰 크기의 평면 컬러 패널을 성취할 수 있게 한다. 디스플레이의 크기는 고전적인 CRT 화상관이 허용했었던 크기보다 훨씬 더 클 수 있다.
최신 세대의 유럽 TV세트를 참조하면, 그 화상 품질을 개선시키기 위하여 많은 노력이 기울여져 왔다. 결과적으로, 강하게 요구되는 사항은, 플라즈마 디스플레이 기술과 같은 새로운 기술로 만들어지는 TV세트는 이전의 표준 TV 기술보다 좋거나 더 좋은 화상을 제공해야만 한다는 점이다.
비디오 화상에 있어 한가지 중요한 품질 기준은 PWEF(Peak White Enhancement Factor: 피크 백색 향상 인자)이다. 피크 백색 향상 인자는 균일한 백색 필드/프레임의 휘도에 대한 피크 백색 휘도 레벨의 비(ratio)로서 정의된다. CRT 기반의 디스플레이는 PWEF값이 최대 6이지만, 현재의 플라즈마 디스플레이 패널 즉 PDP는 약 4의 PWEF값만을 가질 뿐이다. 따라서, 이런 측면에 있어서는 PDP의 화상 품질이 최고가 아니므로 이 상황을 개선시키기 위한 노력이 경주되어야만 한다.
PDP의 제 1 세대는 최대 평균 휘도에 대한 피크-백색(peak-white) 휘도의 비{전체-백색(full-white) 영상}가 약 2라는 특징을 가졌었다. 이것은, 대부분 서브-필드의 동적 제어를 이용함으로써 4/5의 비를 달성하려는 최근의 시도중에 개선되었었다.
플라즈마 디스플레이 기술은, 본질적으로 디지털이며, CRT에 대하여 사용되는 기술과는 다른 몇가지 기술들을 요구한다. CRT는 소위 ABL 회로(평균 빔-전류 리미터)를 사용하는데, 이 회로는 통상적으로 비디오 제어기 내에서 아날로그 수단에 의해 구현되며, 또한 이 회로는 통상적으로 RC 스테이지에 걸쳐서 측정되는 평균 휘도의 함수로서 비디오 이득을 감소시킨다.
플라즈마 디스플레이 패널은 방전 셀들로 이루어진 매트릭스 어레이를 사용하는데, 상기 셀은 오직 "온(on)" 또는 "오프(off)"로만 될 수 있다. 또한 그레이 레벨들이 광 방출에 대한 아날로그 제어에 의하여 표현되는 CRT 또는 LCD와는 다르게, PDP는 프레임 당 광 펄스(서스테인 펄스)의 수를 변조함으로써 그레이 레벨들 을 제어한다. 눈은 눈시간응답(eye time response)에 대응하는 주기(period)에 걸쳐 이 시간-변조를 통합할 것이다.
주어진 주파수에서 발생하는 광펄스의 수를 비디오 진폭이 결정하기 때문에, 더 큰 진폭은 더 많은 눈 펄스를 의미하며 따라서 더 긴 "온" 시간을 의미한다. 이러한 이유로 이런 종류의 변조는 PWM(pulse width modulation: 펄스폭변조)라고 알려져 있다. 이 PWM에 대한 개념을 정립하기 위하여, 각각의 프레임은 "서브-필드들"이라고 불리우는 서브-주기들로 나뉘어질 것이다. 작은 광펄스를 생성시키기 위하여, 플라즈마라고 불리우는, 기체로 채워진 셀 내에서 전기적 방전이 발생되고, 생성된 UV 방사가 컬러 형광체를 여기시키면, 상기 형광체가 광을 방출할 것이다.
광을 방출해야할 셀을 선택하기 위한, "어드레싱(addressing)"이라고 불리우는 첫번째 선택 동작은 광을 방출해야될 셀 내에 전하를 생성시킬 것이다. 각각의 플라즈마 셀은 캐패시터(capacitor)로서 생각될 수 있는데, 이 캐패시터인 셀은 오랫동안 상기 전하를 유지한다. 그후, 발광 주기 동안에 적용되는 "서스테이닝(sustaining)"이라고 불리우는 일반 동작은 상기 셀 내의 전하들을 가속시켜, 셀 내에 추가적인 전하를 생성시키고 일부 전하를 여기시킬 것이다. 상기 첫번째 선택 동작 동안에 어드레싱된 셀들에서만, 이러한 전하의 여기가 발생되며 이 여기된 전하들이 해당 전하들의 중성 상태로 되돌아갈 때 UV 방사가 생성된다. 상기 UV 방사는 광을 방출하도록 형광체를 여기시킨다. 셀의 방전은 매우 짧은 주기안에 이루어지며 전하들 중 일부는 셀 내에 남는다. 남아있는 전하는, 그 다음 서스테인 펄스에 의하여, UV 방사의 생성을 위해 다시 사용되어 그 다음 광펄스가 생성될 것이 다. 각각의 특정 서브-필드의 전체 서스테인 주기 동안에, 해당 셀은 작은 펄스들로 광을 방출할 것이다. 최종적으로, 소거 동작(erase operation)은 모든 전하를 제거하고 새로운 사이클을 준비할 것이다.
더 많은 서스테인 펄스는 더 많은 최대 휘도에 대응한다. 더 많은 서스테인 펄스는 또한 PDP안에서 흐르는 더 높은 전력에 대응한다. PDP 제어는 평균 화상 전력의 함수로서 더 많은 또는 더 적은 서스테인 펄스들을 생성시키는데, 즉 화상 콘텐트에 따라 서로 다른 전력 레벨을 가진 모드들 사이에서 전환시킨다. 서스테인 펄스의 기울기 증가는 또한 더 많은 최대 휘도와 (비-선형) 대응한다.
주된 목표는, 전원 공급 회로에 과부하가 걸리지 않도록 하면서 콘트라스트비를 최적화시키는 것이다. 덧붙여서, 전체적인 화상 품질은 그레이스케일 표현을 위해 사용되는 서브-필드의 수와 연계된다. 이 수가 높으면 높을수록 화상 품질이 더 좋다. 그럼에도 불구하고, 각각의 서브-필드는 서스테인이 만들어질 수 없는 정지-시간(idle-time){죽은-시간(death-time)}을 도입시킨다. 서브-필드의 수가 증가하면, 사용가능한 서스테인의 최대 수가 감소된다. 이러한 이유로, 화상 휘도를 최적화시키기 위하여는 강한 타협이 이루어져야만 한다.
본 출원인의 이전 유럽특허출원 중 하나(WO 00/46782를 참조)에서, 한가지 해결책이 개시되어 있는 바, 여기서 제어 방법은 평균 화상 전력의 함수로서 더 많은 또는 더 적은 서스테인 펄스들을 생성시키는데, 즉 화상 콘텐트에 따라 서로 다른 전력 레벨을 가진 모드들 사이에서 전환시킨다. 이 제어 방법이 특징으로 하는 것은, 한 세트의 전력 레벨 모드들이 서브-필드 코딩을 위해 제공된다는 점이며, 여기서 각각의 전력 레벨 모드에 하나의 특성 서브-필드 구성이 속하는데, 상기 서브-필드 구성은 다음의 특성 중 하나 이상에 대하여 변화가능하다:
- 서브-필드의 수
- 서브-필드 종류
- 서브-필드 위치지정
- 서브-필드 가중치
- 서브-필드 예비-스케일링
- 각 서브-필드 동안 생성된 작은 펄스의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자
본 발명의 목적은, 동적 PWEF 제어 방법 및 장치를 더욱 개선하는 것이다. 이 목적은 청구항 1 및 청구항 5에 한정되어 있는 방법 및 장치를 통해 성취된다.
전술된 목적을 달성하기 위해 본 발명은, 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법으로서, 비디오 프레임 또는 비디오 필드의 지속시간(duration)은 복수의 서브-필드들로 나뉘어지며 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 작은 서스테인 펄스들에 따 라 광을 출력하기 위해 동작될 수 있고, 한 세트의 전력 레벨 모드들이 서브-필드 코딩을 위해 제공되며, 상기 방법은 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하는 단계와, 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하는 단계를 더 포함하며, 하나의 전력 레벨 모드에 하나의 특징적인 서브-필드 구성이 소속하며, 상기 서브-필드 구성은 다음 파라미터들: - 서브-필드의 수, - 서브-필드 유형, - 서브-필드 위치지정, - 서브-필드 가중치, - 서브-필드 예비-스케일링, - 각 서브-필드 동안 생성된 작은 펄스들의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자, - 서스테인 펄스 기울기 중 하나 이상의 파라미터에 대해서 변화가능하며, 두 개의 전력 레벨 모드들이 존재하며, 이 두 개의 전력 레벨 모드들은 서스테인 신호 주파수의 이산적인 변화에 대응하는 특징적인 서스테인 펄스 지속시간에 의해 서로 달라지며, 비디오 화상의 전력 레벨을 위한 상기 특징적인 값(PL)에 대응하는 전력 레벨 모드들 사이의 스위칭은 히스테리시스와 같은 스위칭 거동에 따라 제어되는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법을 제공한다.
또한, 본 발명은, 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치로서, 비디오 프레임 또는 비디오 필드의 지속시간(duration)을 복수의 서브-필드들로 나누기 위해 제어 유닛(21)이 제공되며, 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 작은 서스테인 펄스들에 따라 광출력을 위해 동작될 수 있고, 상기 장치는, 화상 전력 측정 회로(20)와 서브- 필드 코딩 유닛(23)을 포함하고 있으며, 서브-필드 코딩을 위한 전력 레벨 모드들의 표(27)가 상기 제어 유닛(21) 내에 저장되며, 상기 화상 전력 측정 회로(20)는 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하고, 상기 제어 유닛(21)은 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하며, 하나의 전력 레벨 모드에 하나의 특징적인 서브-필드 구성이 소속하며, 상기 서브-필드 구성은 다음 파라미터들: - 서브-필드의 수, - 서브-필드 유형, - 서브-필드 위치지정, - 서브-필드 가중치, - 서브-필드 예비-스케일링, - 각 서브-필드 동안 생성된 작은 펄스들의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자, - 서스테인 펄스 기울기 중 하나 이상의 파라미터에 대해서 변화가능하며, 두 개의 전력 레벨 모드들이 존재하며 하나의 전력 레벨 모드에서부터 다른 전력 레벨 모드로 스위칭될 때, 상기 제어 유닛(21)은 상이한 서스테인 펄스 지속시간을 갖는 서스테인 펄스로 구성된 상이한 서스테인 신호 주파수를 갖는 서스테인 신호를 제공하며, 상기 제어 유닛(21)은 전력 레벨 모드 스위칭 제어를 위해 히스테리시스 곡선(28)을 따르는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치를 제공한다.
본 발명에 따라 더 효율적인 최대백색 회로는 이용가능한 이산적인 전력 레벨 모드들을 더 많은 수로 요구한다. 상기 이산적인 전력 레벨들의 수는 더 많은 자유도(degree of freedom)가 사용되는 경우, 즉 서스테인 주파수 및/또는 서스테인 펄스 기울기의 최적화된 제어와 함께 결합된 서브-필드의 더 동적인 제어를 사용함으로써, 증가될 수 있다.
상기에 나열된 바와 같은 종래의 서브-필드 파라미터 변화에 추가하여 서스테인 주파수의 동적 제어를 통해 8 이상의 PWEF가 달성될 수 있다.
서스테인 주파수는 과거에 모든 플라즈마 디스플레이 공급자들에 의해 일정한 값으로 유지되어왔다. 이것이 가지는 추가적인 단점은, 이산적인 전력 레벨들을 한정된 수(약 20)만을 허용하며, 또한 저-품질 그레이 스케일 표현을 수용한다는 점이다. 이것의 원인이 되는 사실은, 대부분의 전력 레벨들에 있어서, 상대적인 서브-필드 가중치를 정확하게 유지하면서, 이용가능한 서브-필드의 수 가운데, 이용가능한 이산적인 서스테인의 수를, 분배하는 것이 어렵다는 점이다.
덧붙여서, 완벽한 화상 품질(패널의 펌핑 또는 플래쉬가 없음)을 보장하기 위해서는 휘도 레벨 선택 제어에 히스테리시스 회로의 사용이 요구된다. 이 히스테리시스 회로에 의한 히스테리시스 스위칭에 의해 펌핑(pumping)(화상 휘도의 진동) 또는 플래싱(flashing)(백색-휘도가 강하게 변하여 지각할 정도로 됨)과 같은 새로운 결함이 생성되지 않고, 모드들 사이에 원활한 전이가 가능하게 된다.
본 발명은 디스플레이 디바이스의 전력 레벨 제어를 위한 장치를 더 포함하여 구성된다. 여기서, 본 발명에 따른 장치는 서브-필드 코딩을 위한 제어 유닛(21) 내에 전력 레벨 모드들의 표(27)를 저장하는데, 여기서 화상 전력 측정 회로(20)는 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하며 상기 제어 유닛(21)은 서브-필드 코딩을 위하여 대응하는 전력 레벨 모드를 선택한다. 한 전력 레벨 모드로부터 다른 전력 레벨 모드로의 전환시 상기 제어 유닛(21)은 이전 전력 레벨 모드에 비교하여 변경된 다음의 특성 중 하나 또는 둘 모두를 통해 디스 플레이를 구동시키기 위한 서스테인 펄스를 제공한다:
- 서스테인 주파수
- 서스테인 펄스 기울기
많은 에너지를 가진 화상(예컨대, 전체-백색 페이지)은 총 전력 소비를 감소시키기 위하여 낮은 휘도로 디스플레이될 것이다. 이 휘도는 해당 패널의 최대 전력 소비량을 특정할 것이다. 당연하지만, 화상이 적은 에너지를 소모하는 경우, 전원 공급기에 과도한 부담을 주지 않으면서 더 큰 휘도가 생성될 수 있다(동일한 최대 전력 소비).
유리하게, 본 발명의 방법 및 장치에 있어 추가적인 실시예들은 각각의 종속 특허 청구항들에서 개시된다.
본 발명의 예시적인 실시예들이 도면으로 예시되며 아래의 상세한 설명으로 더욱 상세하게 설명된다.
소위 매트릭스 플라즈마 디스플레이 기술에서 플라즈마 셀의 원리적인 구조가 도 1에 도시된다. 참조번호 10은 유리로 만들어진 정면판(face plate)을 지칭한다. 참조번호 11은 투명 행 전극(line electrode)을 지칭한다. 패널의 후면판(back plate)은 참조번호 12로 참조된다. 정면판과 후면판을 서로에 대해 격리시키기 위하여 두 개의 유전층(13)이 배치된다. 후면판에는 통합 컬러 전극(14)이 행 전극(11)에 수직으로 배치된다. 셀의 내부는 조명 물질(15)(형광체) 및 여러 컬러 조명 물질 {녹(15a)} {청(15b)} {적(15c)}을 분리시키기 위한 분리기(16)로 이루어진 다. 방전에 의해 야기된 UV 방사는 참조번호 17로 지칭된다. 녹색 형광체(15a)에서 방출된 광은 참조번호 18을 가진 화살표로 나타난다. 이러한 PDP 셀의 구조로부터 명백한 것은, 디스플레이된 화상의 화상 요소(픽셀)의 컬러를 생성하기 위하여 세 개의 컬러 성분 RGB에 대응하는, 세 개의 플라즈마 셀이 필요하다는 점이다.
픽셀의 각 R, G, B 성분의 그레이 레벨은 PDP에서 프레임 주기당 광펄스의 수를 변조시킴에 의해 제어된다. 눈은 인간 눈 반응에 대응하는 주기에 걸쳐 이 시간 변조를 통합할 것이다. 가장 효율적인 어드레싱 구조는, 만약 생성되어야 할 비디오 레벨의 수가 n과 같다면, n번 어드레싱하는 것이어야만 한다. 통상적으로 사용되는 8 비트 표현의 비디오 레벨의 경우에 있어서, 이에 따르면 하나의 플라즈마 셀은 256번 어드레싱되어야만 한다. 그러나 이것은 기술적으로 가능하지 않은데 왜냐하면 각각의 어드레싱 동작은 많은 시간(행 당 약 2 ㎲ > 하나의 어드레싱 주기에 대한 960 ㎲ > 모든 256 어드레싱 동작에 대한 245 ㎳)을 요구하며, 이는 50 ㎐ 비디오 프레임에 대하여 가능한 시간 주기인 20 ㎳보다 더 길다.
문헌으로부터 더욱 실제적인 다른 어드레싱 구조가 알려져 있다. 이 어드레싱 구조에 따르면 최소 8 개의 서브-필드(8 비트 비디오 레벨 데이터 워드의 경우)가 하나의 프레임 주기를 위한 서브-필드 구성에서 사용된다. 이들 8 개의 서브-필드의 조합으로 256 개의 서로 다른 비디오 레벨을 생성하는 것이 가능하다. 이 어드레싱 구조는 도 2에 예시된다. 이 도면에서 각 컬러 성분을 위한 각 비디오 레벨은 다음 가중치를 가진 8 개의 비트의 조합에 의해 나타내어질 것이다:
1 / 2 / 4 / 8 / 16 / 32 / 64 / 128
PDP 기술로 그러한 코딩을 구현하기 위하여, 프레임 주기는 8 개의 (서브-필드라고 불리우는) 발광 주기로 나뉘어질 것이며, 각각의 발광 주기는 대응하는 서브-필드 코드 워드 내의 하나의 비트에 대응한다. 비트 "2"에 대한 광펄스의 수는 비트 "1"에 대한 광펄스의 수보다 두 배이며, 이하 같은 식으로 적용된다. 이들 8 개의 서브-주기에 의해, 서브-필드 조합을 통하여, 256 개의 그레이 레벨를 구축할 수 있다. 이 그레이 레벨 변조를 생성시키기 위한 표준적인 원리는 ADS (Address/Display Separated) 원리에 기초하는데, 여기서 모든 동작들은 전체 패널 상에서 서로 다른 횟수로 수행된다. 도 2의 아랫부분에는 이 어드레싱 구조에 있어서 각각의 서브-필드가 세 개의 부분, 즉 어드레싱 주기, 서스테이닝 주기, 및 소거 주기를 구성하는 것을 보여준다.
ADS 어드레싱 구조에 있어서 모든 기본 사이클들은 하나씩 연달아 이어진다. 첫번째로, 패널의 모든 셀들은 단일 주기 내에서 기록될(어드레싱될) 것이며, 그후 모든 셀들은 광방출될(서스테이닝될) 것이며, 마지막으로 모든 셀들은 함께 소거될 것이다.
도 2에 도시된 서브-필드 구성은 단지 하나의 단순한 예에 불과하며, 예컨대 더 많은 서브-필드 및 다른 서브-필드 가중치를 가진 매우 다른 서브-필드 구성들이 문헌에 의해 알려져 있다. 종종 더 많은 서브-필드들이 움직이는 결함(artifact)들을 감소시키기 위해 사용되며 "프라이밍(priming)"이 응답 충실도(response fidelity)를 증가시키기 위하여 더 많은 서브-필드들에 대해 사용될 수 있다. 프라이밍은 별개의 선택적인 주기이며, 여기서 셀들은 전하로 충전되고 소거된다. 이 전하는 작은 방전을 야기시킬 수 있는데, 즉 배경 광(background light)을 생성시킬 수 있는데, 이런 배경 광은 원칙적으로 바람직스럽지 않다. 프라이밍 주기 후에 상기 전하를 즉시 소멸시키기 위해 소거 주기가 이어진다. 이것은 상기 셀들이 다시 어드레싱될 필요가 있는 이어지는 서브-필드 주기에 대해서 요구된다. 따라서 프라이밍은 하나의 주기이며, 이는 이어지는 어드레싱 주기를 용이하게 하는데, 즉 모든 셀들을 동시에 규칙적으로 여기시킴으로써 기록 스테이지의 효율성을 향상시킨다.
어드레싱 주기 길이는 모든 서브-필드에 대하여 동일하며, 또한 소거 주기 길이에 대해서도 동일하다. 어드레싱 주기에 있어서, 셀들은 디스플레이의 행 1 에서 행 n까지 행에 따라(line-wise) 어드레싱된다. 소거 주기에 있어서, 한번의 동작으로 모든 셀들이 병렬로 방전될 것인데, 상기 한번의 동작은 어드레싱을 위한 시간과 같이 많은 시간이 걸리지 않는다. 도 2에서의 예는, 어드레싱, 서스테이닝 및 소거의 모든 동작들이 시간적으로 완전히 분리되어 있는 것을 보여준다. 시간적으로 임의의 순간에, 전체 패널에 대하여 동작중인 이들 동작들 중의 한 동작이 존재한다.
도 3은, PWEF = 8 인 경우에 PDP에서 전력 관리의 원리를 보여준다. 화상 부하에 따라, 방출된 광의 양은 전력 소비가 안정하게 유지되면서 가장 좋은 콘트라스트비를 보여주도록 변화될 것이다. 명백하게, PDP 스크린이 전체 백색 화상(도 3에서 왼쪽 스크린)을 디스플레이할 때, 눈에 의해 좋은 휘도감이 지각되기 위해서는 더 적은 휘도가 필요한데 왜냐하면 이 휘도는 보여지는 면적의 매우 넓은 부분 에 대해 디스플레이되기 때문이다. 다른 한편, PDP 스크린이 낮은 에너지를 가진 화상(도 3에서 오른쪽 스크린)을 디스플레이할 때, 콘트라스트비가 눈에 대해서 매우 중요하다. 그 경우에, 이 콘트라스트비(화상의 흑색 및 백색 부분 사이의 비)를 높이기 위하여 이러한 화상에 대하여는 가장 높은 가능한 백색 휘도가 출력되어야만 한다.
이 개념은 화상 콘텐트에 따라 백색 휘도에서의 변화라는 개념에 도달할 것이다. 그러나, 펌핑(pumping)(화상 휘도의 진동) 또는 플래싱(flashing)(백색-휘도가 강하게 변하여 지각할 정도로 됨)과 같은 새로운 결함이 생성되지 않도록 하기 위하여, 원활한 전이가 가능하도록 많은 모드들이 정의되어야만 하며 상기 모드들에 대한 제어는 히스테리시스 루프를 통해 이루어져야만 한다.
이런 목적을 위하여, 하나의 전력 레벨(PL: power level)이 각각의 비디오 영상에 대하여 계산될 것이며 현재 디스플레이되고 있는 전력 모드(PM: power mode)를 선택하기 위하여 사용될 것이다. 가능한 PL 계산의 예는 아래 공식에 의해 주어진다:
Figure 112009004467295-pat00001
여기서, Rx,y는 위치 (x,y)에 있는 픽셀의 적색 성분의 진폭을 나타내며, N은 프레임에 포함되는 기본 셀들의 총 수(컬러 성분들, RGB 화상에 대해서는 N = 3)를 나타낸다.
도 4에서 단순 히스테리시스 함수를 사용하여 상기 계산된 전력 레벨(PL)에 의존하는 전력 모드(PM) 선택에 대한 동적 제어의 예가 도시된다. 예상되는 바와 같이, 화상 전력 레벨(PL)이 증가할 때, 감소하는 서스테인 펄수 수를 가진 모드들이 선택된다. 제어 함수 내에 히스테리시스 루프가 존재한다. 화상 평균 전력이 증가할 때, 윗쪽 라인 상의 전력 레벨을 가진 모드들(PM)이 선택된다. 화상 전력이 감소할 때는, 아랫쪽 라인 상의 전력 레벨을 가진 모드들(PM)이 선택된다. 두 라인 사이의 점들은 화상 평균 전력 성장 방향이 변경될 때 선택될 수 있다. 덧붙여서, 이러한 전력 레벨 제어 방법의 개시에 있어서, 상기 개시내용은 상기 언급된 특허출원 문서 WO 00/46782를 명시적으로 참조한다.
ADS 어드레싱 구조는 위에 이미 기술되어 있다. 설명을 단순화하기 위하여, 가능한 구현예의 몇가지 스캐닝 값들이 예로서 사용될 것이다. 명백하게, 몇몇 다른 값들도 이들이 패널 기술에 의존하기 때문에 역시 사용될 수 있다.
본 예는 다음의 스캐닝 값들에 기초할 것이다:
·하나의 프레임은 60 ㎐에서 5500개의 기본 사이클(BC)을 포함한다.
·하나의 서브-필드의 어드레싱은 240 개의 기본 사이클의 지속시간을 가진다.
·하나의 소거는 70 개의 기본 사이클에 해당된다.
·(각 프레임의 시작에서만 필요한) 하나의 프라이밍은 55개의 기본 사이클에 해당된다.
도 5는 12개의 서브-필드 및 프레임 주기의 시작에서 하나의 프라이밍/소거 동작을 가지는 ADS 어드레싱 구조에 기초하는 서브-필드 구성을 예시한다.
이러한 스캐닝의 구현은 다음에 해당될 것이다:
·어드레싱: 12 ×240 = 2880 BC
·프라이밍: 55 BC
·소거: 12 ×70 = 840 BC
결과적으로, 본 예에 있어서, 서스테인 펄스를 만들기 위해 자유로운 기본 사이클은 5500 - 2880 - 55 - 840 = 1725 BC 일 것이다. 한편, 만약 서브-필드의 수를 감소시킨다면, 더 많은 기본 사이클이 광을 만들기 위해 사용가능할 것이다. 다른 한편, 만약 서브-필드의 수를 증가시킨다면, 더 적은 기본 사이클이 광을 만들기 위해 사용가능할 것이다.
덧붙여서, 많은 에너지를 가진 화상은 움직임 결함 및 그레이-스케일 표현에 있어서 매우 위험하다. 따라서, 이러한 종류의 화상을 위해서는 더 많은 서브-필드가 필요하다.
이 모든 결과들은 서브-필드 구성 내에서 서브-필드 수의 변화에 기초하는 서로 다른 전력 레벨 모드들이 전개되도록 야기할 것이다. 다음의 표는 전력 레벨 모드들의 골격에 대한 가능한 첫번째 정의를 제공한다:
Figure 112009004467295-pat00002
모드 M1은 많은 에너지를 가지며(전체-백색) 또한 주로 움직이는 결함들에 관련하여 가장 좋은 화상 품질이 필요한 화상들에 대하여 사용될 것이다. 화상 에너지가 감소하면, 다른 모드들이 단계별로 선택될 것이다. 상기 표에서는 7개의 서로 다른 모드들만이 설정되어 있으나, 이는 모드들 사이의 간격이 여전히 크기(
Figure 112009004467295-pat00003
300 BC)때문에 양호한 화상 전력 관리를 보장하기에는 충분치 않다. 다음 단락에서는, 상기한 표에 있는 거친 전력 레벨 골격을 더 많은 모드들로 세분화하기 위하여 다듬는 법에 대하여 설명될 것이다.
상기 표 안의 7개의 서로 다른 모드들은, 현재 여러 플라즈마 제조자들에 의해 잘 확립되어 있는 기술, 즉 피크 백색 향상을 위한 서브-필드 구성에서 서브-필드 수의 변화 기술을 통해 쉽게 구현될 수 있다. 이들 모드를 다듬기 위한 새로운 개념을 더 잘 이해하기 위하여는 먼저 PDP에서의 광 방출 프로세스를 더 상세하게 설명하는 것이 유리하다.
모든 플라즈마 디스플레이 기술은 기체 방전에 기초한다. 설명을 간단하게 하기 위하여, 묘사는 오늘날 주로 사용되는 교류 플라즈마 디스플레이 기술(AC 플라즈마 패널)에 대해서 집중적으로 이루어질 것이다. 그러나 본 명세서에서 기술되는 모든 기본적인 원리들은 또한 DC 플라즈마 패널에 대해서도 적용될 수 있다.
AC 플라즈마 패널에서 기체 방전을 생성시키기 위하여, 도 6에 도시된 바와 같이 광 방출(플라즈마 방전)을 생성시키도록 교류 구형 신호(alternating square signal)가 패널 셀의 두 전극(코플레이너 플라즈마 디스플레이 패널의 경우에는 서스테인 전극) 상에 인가될 것이다. 패널 셀당 전극들의 배치는 디스플레이 기술에 따라 변할 수 있으나, 그 원리는 항상 동일하다. 사각형의 서스테인 펄스는 도 6의 윗부분에 도시된다. 서스테인 전극들 사이의 극성은 사각형 서스테인 펄스들에 따라 주기적으로 전환된다. 도 6의 아랫부분에는 임의의 플라즈마 셀 안의 기체 상태가 묘사된다. 서스테인 펄스의 극성이 변하고 나서 잠시 후에, 기체 방전이 발생될 것이고, UV 광이 생성될 것이며, 발광 물질이 여기되어 광펄스를 생성할 것이다.
각 서스테인 펄스의 지속시간은, 서스테이닝을 위해 자유롭게 남아있는 시간에 의존하여 프레임 주기마다 만들어질 수 있는, 서스테인 펄스의 양을 결정한다. 이것은 또한 서스테인 펄스의 주파수도 결정한다. 일반적으로, 양호한 패널 응답 충실도를 가능하게하는 양호한 서스테인 동작성을 보장하기 위한 최소한의 서스테인 펄스 지속시간이 존재한다. 이 최소 시간은 도 6의 윗부분에서 도시되며 도면에서 하나의 서스테인 펄스의 대략 절반에 해당한다. 서스테인 지속시간의 나머지는 패널 동작에 대해 서스테인 주파수를 조정하기 위해 사용될 수 있는 여유를 구성한다. 도 6의 아랫부분에서, 기체 방전의 피크가 서스테인 펄스마다 시간적으로 약간씩 변할 수 있다는 점을 알 수 있다. 시간 Tmin 안에서 기체 방전 및 대응하는 광 방출이 높은 신뢰도로 발생할 것이다.
각 패널은 동작이 매우 안정적인 하나의 영역을 가질 것이다. 안정한 패널 동작은 예컨대 120 ㎑ 및 180 ㎑ 사이의 서스테인 주파수로 보장될 수 있다. 그 영역에서, 광효율(루멘/와트)은 본 예에 대해 가장 좋은 것으로서 고려될 수 있다. 오늘날에는, 이 영역내의 고정된 주파수(예컨대 150 ㎑)가 이하에서 설명될 에너지 회수 회로를 최적화하기 위하여 사용된다.
AC 플라즈마 디스플레이는 서스테인 펄스를 생성시키기 위하여 특별한 이산 서스테인 회로를 요구한다. PDP 셀은 캐패시터로서 생각될 수 있기 때문에, 각각의 셀에서 야기되는 캐패시턴스 손실(1/2 ×C ×V2)은 단지 패널 캐패시턴스를 충전 또는 방전하는데 대하여도 서스테인 회로에서 강한 전력 소실을 야기할 것이다. 이것은 많은 응용예(예컨대 전체-백색 부하)에서 수용할 수 없을만큼 크며, 더 큰 대각크기의 패널에 대하여는 더욱 크다. 다행스럽게, 이 에너지의 90% 이상은 도 7에 도시된 회로와 같은 에너지 회수 회로의 사용을 통해 회수될 수 있다. 패널의 플라즈마 셀들은 요약하면 광 생성을 위해 충전되고 방전되어야할 필요가 있는 하나의 캐패시터 Cp로서 생각될 수 있다. 대응하는 캐패시터 Css는 방전 동안에 패널 캐패시터의 전하를 저장하기 위한 도 7의 윗부분의 에너지 회수 회로에서 제공된다. 두 다이오드 D1 및 D2는 제어가능한 스위치 S1 및 S2를 통해 셀 캐패시터 Cp의 충전 및 방전 경로로 스위칭될 수 있다. 인덕터 L도 또한 에너지 회수 회로의 충전 및 방전 경로에 존재한다. 인덕터 L 및 캐패시터 Cp는, 주기적인 충전 및 방전 프로세스를 위해 최적화된 비공진주파수(specific resonant frequency)를 가진다. 공급 전압 Vcc 및 접지는 제어가능한 스위치 S3 및 S4를 통해 충전 및 방전 경로에 연결된다. 이들은 충전 및 방전 단계에서의 불가피한 손실을 보상하기 위하여 사용된다. 도 7의 아랫부분에서, 양극의 서스테인 펄스가 도 7의 윗부분의 왼쪽부분에 도시된 서스테인 구동기 회로를 통해 어떻게 생성되는가가 예시된다. 캐패시터 Cp 양단의 전압 강하 및 캐패시터 Cp를 출입하는 전류 흐름이 별도로 도시된다. 제어기가 4개의 단계(① 내지 ④)에서 묘사된 바와 같이 스위치 S1 내지 S4를 스위칭한다.
대응하는 서스테인 구동기는 패널의 오른쪽에 제공된다(상세하게 도시되어 있지는 않음). 이 회로에 관한 더 상세한 사항에 대해서는, 이 에너지 회수 회로가 오랫동안 알려져 있는 문헌에 참조된다.
기본적인 원리는, 손실많은 스위치의 저항을 통하는 대신 인덕터 L을 통하여 패널 캐패시턴스를 충전 및 방전하는 것이다. 서스테인 파형의 기본 형태는 여전히 구형 펄스지만, 구형 펄스의 상승 엣지(rising edge) 및 하강 엣지(falling edge)는 인턱터 L 및 패널 캐패시터 Cp에 의해 결정된 공진 주파수를 가지는 사인파 부분처럼 생겼다. 이미 언급한 바와 같이, 이 회로는 오늘날의 PDP에서 선택된 서스테인 주파수를 위해 최적화된다.
상기 표에서 제공된 바와 같은 동일한 골격을 사용하여 더 많은 전력 모드들을 배열하기 위해서는, 서스테인 펄스의 길이가 본 발명에 따라 변화될 것이며, 이것은 동시에 더 많은 또는 더 적은 서스테인 펄스를 생성하게 할 것이다. 명백하게, 한계 Tmin 아래로는 서스테인 펄스의 지속시간을 감소시키지 않도록 조심하는 것이 필수적이다.
덧붙여서, 선형 모드의 정의를 보장하기 위하여, 서스테인 주파수 영역이 안정한 패널 동작(동일 효율)으로 유지되도록 주의해야만 한다. 본 예에 있어서, 이것은 120 ㎑ 및 180 ㎑ 사이의 서스테인 주파수 영역 내에 머무는 것을 의미한다.
이것은 또한 고정 서스테인 주파수(전자의 150 ㎑)를 위하여가 더이상 아니라 전체 영역 120 ㎑ 내지 180 ㎑에 대하여 에너지 회수 회로를 최적화시키기 위하여 에너지 회수 회로를 약간 변경시키는 것이 필요할 것이다. 간단한 해결책 하나는 예컨대 다른 주파수 및 대응하는 선택자들에 대해 사용되는 회로에서 더 많이 다른 인덕터를 사용하는 것이다.
이제, 새로운 개념이 다음의 가정을 이루는 예의 도움으로 예시된다: 한 기본 사이클 BC는 150 클록 주기에 대응한다. 150 ㎑에서 한 서스테인 사이클(양 및 음 서스테인 펄스)은 300 클록 주기에 대응한다.
이제 서스테인 주파수의 변화를 통해 새로운 서브-모드들을 추가시킴으로써 상기 표에 있는 전력 레벨 모드들의 골격을 다듬는 것이 가능하다. 서스테인 주파수의 제어는 도 8에 도시된다. 단계 ②는 도시된 바와 같이 서스테인 주파수 감소에 대해 연장된 경우 또는 서스테인 주파수 증가에 대해 짧아진 경우 중 어느 한 경우일 것이다. 이것은 스위치 S1 내지 S4를 제어하는 제어기에 의하여 단순하게 행해질 수 있다.
표 2에서, 결과로 나온 새로운 전력 레벨 모드들이 나열된다. 도 2에서 볼 수 있는 바와 같이, 사용가능한 서스테인 수는 점차적으로 선형적으로 338(M1.1)에서 1576(M7.18)까지 증가한다. 이들 서로 다른 모드들은 표 1 안에 있는 기본 모드들로부터, 해당 모드들의 간격을 다듬기 위하여 (클록 주기로 측정된) 서스테인 지속시간을 조작함으로써, 유도되었다.
모든 모드들에 대하여 양호한 패널 선형성이 요구되기 때문에, 서스테인 주파수가 상기 영역 [120; 180] 내에 머무는 것이 보장되어야만 한다.
Figure 112009004467295-pat00004
본 예에 있어서, 가장 낮은 서스테인 주파수는 121 ㎑이고 가장 높은 것은 179 ㎑이다. 덧붙여서, 서스테인 펄스를 만들기 위하여 여기서는 많은 시간이 사용가능하고 따라서 120 ㎑ 및 180 ㎑ 사이의 모든 주파수가 실제로 사용될 수 있기 때문에 9개의 서브-필드를 통해 기본 모드에 대하여 더 많은 서브-모드들이 정의되었다는 점이 도 2로부터 명백하다.
이전 단락들에서, 패널 동작이 안정하게 머무는 영역 내에서 서스테인 주파수 변경의 이용은 전력 레벨 모드들의 다듬기를 가능하게 한다는 것이 설명되었다. 이것은 적응형 에너지 회수 회로가 이 새로운 구속을 따른다는 대가를 치른다.
만약 낮은 에너지 비디오 콘텐트를 가진 화상들(피크-백색 화상들)에 대하여 패널의 콘트라스트를 더 향상시키기를 원한다면 다음 사항이 고려되어야만 한다. 이러한 화상들에 대하여, 패널의 부하는 매우 낮은데, 이것은 에너지 회수 회로가 이러한 모드들에 대해서는 완전히 최적화될 필요가 없다는 의미이다. 덧붙여서, 이러한 모드들에 대하여, 약간 적은 패널 효율성 및 선형성을 가질 수 있다. 이러한 이유들 모두 때문에, 더 많은 전력 레벨 모드들을 정의하도록 서스테인 주파수를 더욱 증가(서스테인 지속시간을 감소)시키는 것이 수용가능하다. 유일한 제한은 양호한 패널 응답 충실도(100% 발광)를 보장하기 위하여 서스테인 지속시간을 Tmin보다는 더 길게 놔두어야 한다는 점이다.
Figure 112009004467295-pat00005
상기 표 3은, 상기 한계 Tmin가 265 ㎑의 최대 주파수와 동일하다는 가정하에서 상기 제안에 따라 추가된 추가적인 전력 레벨 모드들을 나열하고 있다.
표 3에서 알 수 있는 바와 같이, 사용가능한 서스테인 수가 점차적으로 그리고 선형적으로 1608(M8.1)에서부터 2300(M8.22)까지 증가하는, 22개의 새로운 모드들이 추가되었다. 서스테인 주파수는 183 ㎑에서부터 262 ㎑까지 증가되고 있다.
도 9는 휘도(cd/㎡)의 전개(아래쪽 곡선)에 비교되는 64개의 모드 전부에 대한 서스테인 수의 전개(윗쪽 곡선)를 보여준다. 수평축에 모드 수가 도시되고 수직축에 서스테인 수 및 휘도가 각각 도시된다. 도 9는 조사된 PDP 동작의 예를 보여준다. 이 도면에 있어서, 안정한 주파수 동작의 영역 바깥에서, 패널의 광 효율이 약간 감소하며 서스테인 수 전개 곡선에 대하여 선형성으로부터의 작은 양(positive)의 편향이 있지만 그래도 전력 관리의 개념에 맞추어지고 있다는 점을 알 수 있다. 이것은 단지 일예에 불과하며, 다른 패널 기술에 있어서는, 안정한 영역 바깥에서 상기 동작이 다를 수 있다.
이전 단락들에 있어서, 서스테인 주파수의 변화가 많은 전력 모드들의 정의를 가능하게 할 수 있다는 점을 알았다. 모드는 화상에서 측정된 전력 레벨 PL에 의존하여 선택되어야만 한다.
화상의 전력은 이미 위에서 언급한 공식에 따라 화상 내 픽셀들의 RGB 값들의 8 비트 수에 기초하여 측정된다:
Figure 112009004467295-pat00006
이 공식으로부터 PL 값은 또한 8 비트 수에 의해 표현될 수 있다는 것이 명백하다. 이제, 측정된 PL 값에 따라 하나의 모드가 선택되어야만 한다. 전력 레벨은, 전원 공급기의 최대 전력 소비가 절대 초과하지 않을 것이라라는 구속하에서 선택될 것이다. 이를 위하여 패널의 최대 전력 소비가 무엇인지 정의될 필요가 있다. 물론, 최대 전력 소비는 전체 패널이 전체-백색 페이지를 디스플레이하는 경우이다. 이 전체-백색 페이지는 PL = 255가 할당된다.
이제, 이 예에서, 우리가 표 2의 모드 M1.1에 대응하는 338 개의 서스테인 펄스 및 121 cd/㎡ 의 휘도로 이 화상을 디스플레이하려고 한다고 가정하자. 이것은 가장 높은 서브-필드 수 15개 및 가장 낮은 서스테인 펄스 수를 가지는 모드이다. 이 경우, 패널의 전력 소비는, 패널의 크기에 비례하며, 패널의 크기가 852 픽셀 곱하기 480 행이라고 하면 서스테인 펄스 수의 제곱:
Figure 112009004467295-pat00007
에 비례한다. 이것은 이에 따라 특정되어야만 하는 전원공급기에 흐르는 최대 에너지를 특정할 것이다. 이제, 모든 255개의 가능한 PL에 대하여, 패널의 최대 전력 소비를 고려해야만 하는 하나의 모드가 정의되어야만 한다. 이 모드는 측정된 레벨 PL 및 원하는 서스테인 수 Nsus 사이의 관계를 제공하는 공식으로 정의될 수 있다. 이러한 함수의 예가 다음 공식으로 주어진다:
Figure 112009004467295-pat00008
유사한 종류의 다른 함수 몇가지가 대안적으로 사용될 수 있다.
전력 레벨 모드 선택 프로세스는 예시: PL=56 ⇒ Nsus=718 를 통해 더욱 명료하게 될 것이다. 표 2에는 이 서스테인 수를 정확하게 나타내는 모드가 없다. 전원공급기에 과중한 부담을 지우지 않기 위하여, 약간 더 많은 서스테인 수(Nsus=729를 가지는 M4.2)를 제공하는 한 모드가 선택되어 화상 콘텐트에 정정 인자(예비-스케일링 함수)를 적용함으로써 화상 내에 위치하는 에너지를 약간 수정하는 것이 가능할 것이다. 본 예에서, 정정 인자는 718/729 = 0.98일 것이고, 전체 화상은 다음과 같이 정정될 것이다:
Figure 112009004467295-pat00009
Figure 112009004467295-pat00010
Figure 112009004467295-pat00011
여기서
Figure 112009004467295-pat00012
는 적색 성분의 디스플레이된 값을 나타내며
Figure 112009004467295-pat00013
은 모든 원래의 적색 값을 나타낸다.
따라서, 이러한 예비-스케일링 함수를 통해, 이전에 계산된 모드들을 더 다듬는 것이 용이하게 가능하다. 본 명세서에서 주어진 값들은 단지 예시로서만 받아들여져야 할 것이다.
이전 단락에서, 어떻게 정정 인자가 여러가지 전력 레벨 모드들을 다듬도록 도울 수 있는가가 설명되었다. 명백하게, 예비-스케일링 함수를 사용하지 않고도 원하는 전력 레벨 모드들을 직접 계산하는 것도 역시 가능하다. 이 경우, 이용가능한 전력 레벨 PL의 수에 의존하여, 전력 모드 스캔의 표가 직접적으로 계산된다.
표 4에는 다음과 같이 가정된 예가 보여진다:
·전체-백색 화상은 338 개의 서스테인 펄스로 디스플레이되어야 한다.
·서스테인 펄스 수 및 측정된 PL 값 사이의 관계는 다음 공식에 의해 주어진다:
Figure 112009004467295-pat00014
.
표 4는 유사하게 보일 수 있는 모드 정의의 예를 제공한다(표의 크기를 줄이기 위해 몇몇 PL 레벨들만이 예시되어 있으며 보여지지 않는 값들은 위에 주어진 공식으로 쉽게 유도될 수 있다).
Figure 112009004467295-pat00015
이 표에서 서스테인 주파수는 서스테인 사이클의 주파수이다. 또한 서스테인 지속시간은 하나의 전체 서스테인 사이클의 지속시간이다. 그리고, 서스테인 수는 서스테인 사이클의 수이지 광 펄스의 수가 아니다.
이 표에 있는 값들은 다음 방식으로 계산된다. 처음 단계에서 주어진 전력 레벨 값 PL에 대해 서스테인 수가 상기 공식에 따라 계산된다. 그 다음 단계에서 현재의 기본 모드에 대하여 자유 기본 사이클 수에 따라 상기 계산된 서스테인 주파수가 120 및 180 ㎑ 사이의 허용 범위 내에 존재하는지 아닌지가 체크된다. 만약 아니라면, 다음으로 더 낮은 서브-필드 수를 가지는 다음 기본 모드가 사용된다. 표 4에서 회색 칸은 (본 예에 있어서) 패널 선형성의 바깥에 있고 허용 서스테인 주파수 범위의 바깥에 있는 모드들을 나타낸다. 상기 표는 예시에 불과하며, 다른 패널 모델에 대해서는 다른 값 또는 함수들이 계산될 수 있다.
도 10은 측정된 전력 레벨 PL에 의존하는 서스테인 수의 전개를 예시한다.
표 4의 예에서, 5 아래의 PL 값에 대하여 나타나 있는 특정 모드가 없는데, 왜냐하면 본 예에 있어서, 서스테인 주파수가 이미 상한(시간 Tmin에 대응하는)에 해당하는 265 ㎑까지 증가되어 있기 때문이다. 그러나, 이 값은 단지 예에 불과할 뿐이고 패널 기술에 의존할 것이다.
피크 휘도 향상 분야에서 더 나아가기 위하여, 본 발명의 다른 실시예에 따라 서스테인 펄스의 기울기에 대한 변경가능성에 의하여 추가적인 향상이 가능할 수 있다.
플라즈마 디스플레이의 피크-휘도를 증가시키기 위하여, 제어가능한 스위치 S3 및 S4의 때이른 스위칭-온에 의하여 서스테인 펄스의 기울기를 증가시키는 것이 가능하다. 이런 방식으로 양의 서스테인 펄스의 상승 및 하강 엣지가 가파르게 될 것이다. 만약 이 서스테인 펄스들의 총 지속시간이 일정하게 유지된다면, 단계 ②가 연장되고 따라서, 시간 Tmin도 역시 더 높은 서스테인 주파수에서 고려될 것이기 때문에 허용가능한 서스테인 주파수 범위가 연장될 수 있다. 측정에 의해 알 수 있는 점은, 이 방법에 의해 약 20%의 피크-휘도의 증가가 성취되지만 PDP 스크린 상에서 적게 발광되는 영역에 대해서만 그렇다는 점이다. 불리한 점은 크로스토크(crosstalk)도 역시 증가된다는 점이다.
도 11은 동일한 서스테인 주파수에서 유지되면서 서스테인 기울기가 증가되는 것을 예시하고 있다.
도 12 및 도 13에서 이러한 서스테인 기울기의 증가가 패널 휘도에 대해 미치는 영향이 도시된다. 이 두 도면에 있는 여러가지 곡선들은 각각 270 및 210 ns의 지연후 스위치 S3 및 S4를 스위칭 온 즉 닫은 것에 대응한다.
도 12는, 동일한 서스테인 펄스 수에 대하여 패널에 의해 생성된 휘도는, 서스테인 기울기 시간이 270 ns 에서 210 ns (예시적인 값)로 감소될 때, 증가한다는 것을 도시한다. 이것은 도 13에서 예시된 바와 같이 패널 효율(서스테인 당 전력 소비)에 대해 어떠한 부정적인 영향없이 발생된다.
도 13은 서스테인 기울기의 270 ns 에서 210 ns로의 변경도 역시 패널 효율을 향상시킨다는 점을 도시한다. 이것은, 도 12에 도시된 바와 같이, 동일한 서스테인 펄스 수가 더 많은 전력 소비 없이 더 많은 광을 발생시킨다는 것을 의미한다. 다른 말로 하면, 서스테인 펄스 당 발생되는 광 펄스들의 세기가 서스테인 기울기가 증가하지 않은 때의 세기보다 더 세다. 이것은 모든 모드들에 대하여 유용하지 않은데 왜냐하면 화상 크로스-토크에 대한 부정적인 영향을 가지고 있기 때문이다. 그런 이유로, 유리하게는 극한적으로 높은 피크-백색 향상이 원해지는 모드들에 대해서만 사용되도록 제안된다.
본 명세서에서 기술된 전력 관리 개념은, 4 개의 가능한 파라미터들: 서브-필드 수, 서스테인 주파수, 서스테인 펄스 기울기 및 예비-스케일링 인자를 하나씩 또는 조합하여 변경할 수 있는 가능성에 기초하고 있다. 서브-필드 수 및 예비-스케일링 인자의 변경은 WO 00/46782에서 이미 제공되어 있다. 본 발명에 따라 변화될 수 있는 새로운 파라미터들은 서스테인 주파수 및 서스테인 펄스 기울기이다. 이들 새로운 파라미터들은 홀로 또는 병행하여 사용될 수 있고, 다른 파라미터들(서브-필드 수 또는 예비-스케일링) 중 하나 또는 둘 모두와 결합될 수 있다.
회로 구현예에 있어서, 두개의 서로 다른 설계가 아래에서 설명될 것이다. 서스테인 주파수의 변경은 에너지 회수 회로의 제어기에 의해 이루어진다. 에너지 회수 회로의 가능한 구현예 하나를 도시하는 도 7에서, 서스테인 펄스의 길이는 기본적으로 S1 및 S3가 닫혀있고, S2 및 S4가 열려있는 시간에 의해 주어진다는 것을 알 수 있다. 물론 선택된 모드에 의존하여 더 긴 또는 더 짧은 시간 동안 상기 시스템을 이러한 상태로 두는 것이 가능하다.
도 14 및 도 15는 전체 시스템의 가능한 회로 구현예 둘을 예시한다.
도 14에서는, 위에서 설명된 방법을 위한 회로 구현예의 블록도가 도시된다. RGB 데이터는 평균 전력 측정 블록(20)에서 분석되고 상기 블록(20)은 계산된 평균 전력 값 PL을 PWEF 제어 블록(21)으로 제공한다. 화상의 평균 전력 값은, 모든 RGB 데이터 스트림에 대하여 픽셀 값들을 더하고 그 결과를 3으로 곱해진 픽셀 값 수로 나눔으로써 간단하게 계산될 수 있다. 제어 블록(21)은, 이전에 측정된 평균 전력 값 및 저장된 히스테리시스 곡선(28)을 고려하면서, 내부 전력 레벨 모드 표(27)를 참조한다. 제어 블록(21)은 다른 프로세싱 블록들을 위하여 해당 선택된 모드 제어 신호를 직접 발생시킨다. 제어 블록(21)은 예비-스케일링 인자(PS), 사용될 서브-필드 코드(CD), 및 에너지 회수 회로를 위한 서스테인 펄스 지속시간(SD)을 선택한다.
서브-필드 코딩 파라미터(CD)는 서브-필드의 수, 서브-필드의 위치지정, 서브-필드의 가중치, 및 WO 00/46782에서 설명된 바와 같은 서브-필드 유형을 한정한다.
예비-스케일링 인자 PS를 수신하는 예비-스케일링 유닛(22)에서, RGB 데이터 워드들은 표 2 및 표 3과 관련하여 위에서 설명된 바와 같이 해당 선택된 전력 레벨 모드로 할당되는 값에 대해 정규화된다.
서브-필드 코딩 프로세스는 서브-필드 코딩 유닛(23)에서 행해진다. 여기서, 각각의 정규화된 픽셀 값에 하나의 서브-필드 코드 워드가 할당된다. 몇몇 값들에 대해서는, 대안적으로, 서브-필드 코드 워드를 할당하는 경우가 하나보다 많은 할당가능한 경우들이 존재할 수 있다. 단순한 실시예에서는, 각각의 모드에 대하여 하나의 표가 존재함으로써 상기 할당이 해당 표를 통해 이루어질 수 있도록 할 수 있다. 이런 방식으로 모호성이 회피될 수 있다.
PWEF 제어 블록(21)은 또한, 프레임 메모리(24) 내 RGB 픽셀 데이터의 쓰기동작(WR)과, 제 2 프레임 메모리(24)로부터 RGB 서브-필드 데이터(SF-R, SF-G, SF-B)의 읽기동작(RD), 그리고 제어라인(SP)을 경유하여 직렬에서 병렬로의 변환 회로(25)를 제어한다. 서브-필드 코드 워드의 읽기 비트들은 PDP의 행 하나 전부에 대하여 직렬/병렬 변환 유닛(25)에서 수집된다. 예컨대, 한 행에 854 픽셀이 존재하면, 이것이 의미하는 바는, 2562개의 서브-필드 코딩 비트들이 서브-필드 주기 마다 각각의 라인에 대하여 읽혀질 필요가 있다는 것이다. 이들 비트들은 직렬/병렬 변환 유닛(25)의 쉬프트 레지스터로 입력된다. 최종적으로 제어 블록(21)은, PDP(26)을 위한 구동기 회로들을 구동시키기 위해 요구되는 서스테인 펄스 생성을 위해, 스캔-, 서스테인-, 프라이밍, 소거 및 스위칭 펄스들을 생성시킨다.
주목할 점은, 두 개의 프레임 메모리를 가진 구현예가 가장 좋게 만들어질 수 있다는 점이다. 데이터는 픽셀 단위로 하나의 프레임 메모리로 쓰여지지만, 서브-필드 단위로 다른 프레임 메모리로부터 읽혀진다. 완전한 제 1 서브-필드가 읽혀질 수 있기 위해서는 하나의 전체 프레임이 해당 메모리 내에 이미 존재하여야만 한다. 이것에는 두 개의 전체 프레임 메모리가 필요하다. 하나의 프레임 메모리가 쓰기동작을 위해 사용되는 한편, 다른 메모리는 읽기동작을 위해 사용되며, 이런 방식에 의해 오류 데이터 읽기가 회피된다.
기술된 구현예는 전력 관리 및 동작 사이에 1 프레임의 지연이 도입된다. 전력 레벨이 측정되고, 하나의 주어진 프레임의 마지막 부분에서는, 평균 전력 값이 제어기에게 제공될 수 있게 된다. 그러나 그때는 데이터가 이미 메모리 내에 쓰여져버리기 때문에 예컨대 서브-필드 코딩을 변경하는 것과 같은 동작을 취하기에는 너무나 늦다.
비디오를 연속적으로 재생시키는 것에 대해서, 이러한 지연은 아무 문제도 도입하지 않는다. 그러나 시퀀스 변환의 경우, 밝은 플래시가 발생될 수 있다.비디오가 어두운 시퀀스에서 밝은 시퀀스로 변할 때 생긴다. 이것은 전원공급기에 대해 문제로 될 수 있는데, 전원공급기는 아마도 전력에서의 극단적인 피크에 대처할 수 없을 것이다.
이 문제를 처리하기 위하여, 제어 블록은 메모리 내에 '오류' 데이터가 쓰여져 있다는 것을 검출할 수 있다. 제어 블록은, 어찌되었든 인간 시청자가 지각할 수 없는 라운딩 실수(rounding mistakes)의 발생이라는 대가를 치르더라도, 한 프레임동안 블랭크(blank) 스크린의 출력으로, 또는 만약 이것이 수용가능하지 않다면, 또한 한 프레임의 지속시간 동안 모든 서브-필드에 대한 서스테인 펄스 수의 강한 감소로, 반응할 것이다. 예컨대 앞의 예를 다시 참조하면, 만약 메모리에 쓰여진 하나의 화상의 측정된 평균 화상 전력이 바로 전에 계산되었고 그 계산된 결과가 460의 전력 레벨에 대응되지만, 1220의 전력 레벨를 가진 모드가 잘못하여 사용되고 있다면, 모든 서브-필드들에서 모든 서스테인 펄스들의 3분의 1을 단순히 억압함으로써, 거친 정정(coarse correction)이 수행될 수 있다.
도 15는 예비-스케일링 없이 상기 개념을 구현할 수 있는 다른 가능성을 나타낸다. 이것은 표 4에 기초하는 직접 구현에 대응할 것이다.
여러가지 블록들로 도시된 전자 부품들 중 몇몇 또는 모두는 PDP 매트릭스 디스플레이와 함께 통합될 수 있다. 또한 이 부품들은, 플라즈마 디스플레이 패널에 연결되어 있을, 분리된 박스내에 존재할 수도 있다.
본 발명은 특히 PDP에서 사용될 수 있다. 플라즈마 디스플레이는 현제 소비자 전자제품 예컨대 TV 세트에서, 그리고 컴퓨터를 위한 모니터로서도 사용된다. 그러나, 본 발명의 사용은 또한 매트릭스 디스플레이를 위해 적당한데, 상기 매트릭스 디스플레이에서 광 출력은 또한 서브-주기들의 작은 펄스들에 의해 제어되는데, 즉 상기 매트릭스 디스플레이에서는 PWM 원리가 광 출력을 제어하기 위해 사용된다.
상술한 바와 같이 본 발명은 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치 등에 이용할 수 있다. 더 자세하게는, 본 발명은 플라즈마 디스플레이 패널(PDP)과 같은 디스플레이 및 광 방출의 듀티 사이클 변조(펄스폭 변조) 원리에 기초를 둔 모든 종류의 디스플레이 상에 디스플레이 되는 화상의 화상 품질을 개선시키기 위한 일종의 비디오 프로세싱 등에 이용할 수 있다.
도 1은 매트릭스 기술 형태의 플라즈마 디스플레이 패널의 셀 구조를 도시하는 개략도.
도 2는 한 프레임 주기 동안 종래의 ADS 어드레싱 구조(addressing scheme)를 보여주는 개략도.
도 3은 PDP에서 전형적인 전력 관리 제어 시스템을 예시하는 개략도.
도 4는 출력 레벨 모드들의 동적 제어에 대한 히스테리시스 곡선을 예시하는 그래프.
도 5는 PDP를 포함하는 프라이밍(priming)에 대한 고전적인 ADS 어드레싱 구조를 보여주는 개략도.
도 6은 AC 플라즈마 셀을 구동하기 위한 서스테인 펄스들 및 대응하는 광 방출 피크들을 보여주는 그래프.
도 7은 PDP 구동 회로의 원리적인 에너지 회수 회로를 보여주는 개략도.
도 8은 도 7의 에너지 회수 회로에서 제어가능한 스위치의 열고 닫는 시간의 변경을 통한 서스테인 주파수 변화의 예를 보여주는 그래프.
도 9는 광 방출의 전개에 비교되는 서로 다른 전력 레벨 모드들에서의 서스테인 주파수의 전개를 보여주는 그래프.
도 10은 측정된 화상 전력 레벨과 함께 서스테인 수의 전개를 보여주는 그래프.
도 11은 도 7의 에너지 회수 회로에서 제어가능한 스위치의 열고 닫는 시간 의 변경을 통한 서스테인 기울기 증가 원리를 보여주는 그래프.
도 12는 패널 휘도에 대한 서스테인 기울기 증가의 영향을 보여주는 그래프.
도 13은 광 효율에 대한 서스테인 기울기 증가의 영향을 보여주는 그래프.
도 14는 본 발명의 회로 구현의 제 1 예를 보여주는 개략도.
도 15는 본 발명의 회로 구현의 제 2 예를 보여주는 개략도.

Claims (20)

  1. 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법으로서,
    비디오 프레임 또는 비디오 필드의 지속시간(duration)은 복수의 서브-필드들로 나뉘어지며 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 서브-필드의 서스테인 펄스들에 따라 광을 출력하기 위해 동작될 수 있고, 한 세트의 전력 레벨 모드들이 서브-필드 코딩을 위해 제공되며,
    상기 방법은 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하는 단계와, 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하는 단계를 더 포함하며,
    하나의 전력 레벨 모드에 하나의 특징적인 서브-필드 구성이 소속하며, 상기 서브-필드 구성은 다음 파라미터들:
    - 서브-필드의 수
    - 서브-필드 유형
    - 서브-필드 위치지정
    - 서브-필드 가중치
    - 서브-필드 예비-스케일링
    - 각 서브-필드 동안 생성된 서브-필드의 서스테인 펄스들의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자
    - 서스테인 펄스 기울기
    중 하나 이상에 대해서 변화가능하며,
    두 개의 전력 레벨 모드들이 존재하며, 이 두 개의 전력 레벨 모드들은 서스테인 신호 주파수의 이산적인 변화에 대응하는 특징적인 서스테인 펄스 지속시간과 서스테인 펄스 기울기에 의해 서로 달라지며,
    비디오 화상의 전력 레벨을 위한 상기 특징적인 값(PL)에 대응하는 전력 레벨 모드들 사이의 스위칭은 히스테리시스와 같은 스위칭 거동에 따라 제어되며,
    만약 입력 화상의 실제 전력 레벨 값에 대한 서스테인 펄스 수가 전력 레벨 모드의 표(27)에 존재하지 않는다면, 제어 유닛(21)은 입력 화상의 실제 전력 레벨 값에 대한 서스테인 펄스 수보다 다음으로 더 높은 서스테인 펄스 수를 갖는 전력 레벨 모드를 표(27)에서 선택하며,
    여기서, 서스테인 펄스의 수는 입력 화상의 전력 값에 의존하는 공식에 따라 계산되며, 입력 화상의 실제 전력 레벨 값과 선택된 전력 레벨 모드에서 제공되는 전력 레벨 값 사이에 차이를 보상하기 위해 입력 화상에 대한 비디오 데이터를 정정하는 것은 예비-스케일링 유닛(22)에서 이루어지는,
    디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  2. 제 1 항에 있어서, 비디오 화상의 전력 레벨에 대한 상기 특징적인 값(PL)은 평균 화상 전력 값인, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 히스테리시스와 같은 스위칭 제어에 있어서 하나의 전력 레벨 모드 대 화상 평균 전력의 다이어그램(diagram)에는 두 개의 평행한 라인들이 사용되며 다음 규칙들:
    i) 화상 평균 전력이 증가되는 때는, 꼭대기 라인 상의 전력 레벨들을 가지는 모드들이 선택되고;
    ii) 화상 평균 전력이 감소되는 때는, 바닥 라인 상의 전력 레벨들을 가지는 모드들이 선택되며;
    iii) 화상 평균 전력 성장 방향이 변하는 경우에는, 화상 평균 전력 레벨이 각각 다른 바닥 또는 꼭대기 라인 상에 놓여질 때까지, 새로운 전력 레벨 모드로의 스위칭이 억압되는 규칙들
    이 적용되는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  5. 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치로서,
    비디오 프레임 또는 비디오 필드의 지속시간(duration)을 복수의 서브-필드들로 나누기 위해 제어 유닛(21)이 제공되며, 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 서브-필드의 서스테인 펄스들에 따라 광출력을 위해 동작될 수 있고,
    상기 장치는, 화상 전력 측정 회로(20)와 서브-필드 코딩 유닛(23)을 포함하고 있으며, 서브-필드 코딩을 위한 전력 레벨 모드들의 표(27)가 상기 제어 유닛(21) 내에 저장되며, 상기 화상 전력 측정 회로(20)는 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하고, 상기 제어 유닛(21)은 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하며,
    하나의 전력 레벨 모드에 하나의 특징적인 서브-필드 구성이 소속하며, 상기 서브-필드 구성은 다음 파라미터들:
    - 서브-필드의 수
    - 서브-필드 유형
    - 서브-필드 위치지정
    - 서브-필드 가중치
    - 서브-필드 예비-스케일링
    - 각 서브-필드 동안 생성된 서브-필드의 서스테인 펄스들의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자
    - 서스테인 펄스 기울기
    중 하나 이상에 대해서 변화가능하며,
    두 개의 전력 레벨 모드들이 존재하며 하나의 전력 레벨 모드에서부터 다른 전력 레벨 모드로 스위칭될 때, 상기 제어 유닛(21)은 상이한 서스테인 펄스 지속시간을 갖는 서스테인 펄스로 구성된 이산적인 상이한 서스테인 신호 주파수와 상이한 서스테인 펄스 기울기를 갖는 서스테인 신호를 제공하며,
    상기 제어 유닛(21)은 전력 레벨 모드 스위칭 제어를 위해 히스테리시스 곡선(28)을 따르며,
    만약 입력 화상의 실제 전력 레벨 값에 대한 서스테인 펄스 수가 전력 레벨 모드의 표(27)에 존재하지 않는다면, 제어 유닛(21)은 입력 화상의 실제 전력 레벨 값에 대한 서스테인 펄스 수보다 다음으로 더 높은 서스테인 펄스 수를 갖는 전력 레벨 모드를 표(27)에서 선택하며,
    여기서, 서스테인 펄스의 수는 입력 화상의 전력 값에 의존하는 공식에 따라 계산되며, 입력 화상의 실제 전력 레벨 값과 선택된 전력 레벨 모드에서 제공되는 전력 레벨 값 사이에 차이를 보상하기 위해 입력 화상에 대한 비디오 데이터를 정정하는 것은 예비-스케일링 유닛(22)에서 이루어지는,
    디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  6. 제 5 항에 있어서, 상기 제어 유닛(21)은, 상기 서스테인 펄스 지속시간의 변화 또는 상기 서스테인 펄스 기울기의 변화가 이루어지도록 상기 디스플레이를 구동하기 위하여 에너지 회수 회로 내에서 제어가능한 스위치들(S1 내지 S4)의 열림 및 닫힘을 위한 타이밍을 변화시키는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  7. 제 5 항에 있어서, 상기 전력 레벨 모드들의 표(27)는 각각의 가능한 화상 전력 값에 대하여 전력 레벨 모드들의 완전한 하나의 세트를 포함하고, 최대 화상 전력 값은 최소 서스테인 펄스 수 및 최대 서브-필드 수를 가진 하나의 전력 레벨 모드를 할당하며, 나머지 전력 레벨 모드들에서 서스테인 펄스 수는 단계별로(step by step) 증가하며, 여기서 상기 서스테인 펄스 수는 상기 화상 전력 값에 의존하는 공식에 따라 계산되며, 만약 그 계산된 서스테인 신호 주파수가 미리결정된 안정한 주파수 범위를 초과한다면 전력 레벨 모드는 다음으로 더 낮은 서브-필드 수를 할당하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  8. 삭제
  9. 제 7 항에 있어서, 주어진 화상 전력 값 PL에 대하여 서스테인 펄스 수 Nsus를 계산하기 위한 상기 공식은:
    Figure 112009004467295-pat00016
    이고, 여기서 Nmin은 전체 백색 화상을 디스플레이하는 경우 패널의 최대 허용 전력 소비에 따른 최소 서스테인 펄스 수이며, PLmax는 전체 백색 화상에 대응하는 최대 가능 전력 레벨 값인, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  10. 제 5 항에 있어서, 상기 예비-스케일링 유닛(22)에서 이루어지는 정정은 측정된 화상 전력 값에 대응하는 명목상의 서스테인 펄스 수 및 선택된 전력 레벨 모드의 서스테인 펄스 수 사이의 비율인 정정 인자에 따라 수행되는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  11. 제 5 항에 있어서, 상기 장치는 디스플레이 디바이스, 특히 플라즈마 디스플레이 디바이스 내에 통합되는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  12. 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법으로서, 여기서 비디오 프레임 또는 비디오 필드의 지속시간은 복수의 서브-필드들로 나뉘어지며 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 서브-필드의 서스테인 펄스들에 따라 광을 출력하기 위해 동작될 수 있고; 한 세트의 전력 레벨 모드들이 서브-필드 코딩을 위해 제공되며; 상기 방법은 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하는 단계와, 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하는 단계를 더 포함하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법에 있어서,
    두 개의 전력 레벨 모드는 서스테인 신호 주파수의 변화에 대응하는 특징적인 서스테인 펄스 지속기간과 서스테인 펄스 기울기에 의해 서로 달라지며,
    상기 전력 레벨 모드는 연속적인 제 1, 제 2 및 제 3 전력 레벨 모드를 포함하고, 여기서 제 1 및 제 2 전력 레벨 모드 사이의 서스테인 펄스의 지속시간의 차이는 제 2 및 제 3 전력 레벨 모드 사이의 서스테인 펄스의 지속시간의 차이와는 상이한 것을 특징으로 하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  13. 제 12 항에 있어서, 하나의 전력 레벨 모드에 하나의 특징적인 서브-필드 구성이 소속하며, 상기 서브-필드 구성은 또한 다음 파라미터들:
    - 서브-필드의 수
    - 서브-필드 유형
    - 서브-필드 위치지정
    - 서브-필드 가중치
    - 서브-필드 예비-스케일링
    - 각 서브-필드 동안 생성된 서브-필드의 서스테인 펄스들의 양을 변화시키기 위해 사용되는 서브-필드 가중치를 위한 인자
    - 서스테인 펄스의 기울기
    중 하나 이상에 대해서도 변화가능한, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  14. 제 12 항에 있어서, 비디오 화상의 전력 레벨에 대한 상기 특징적인 값(PL)은 평균 화상 전력 값인, 디스플레이 디바이스에서 전력 레벨 제어를 위한 방법.
  15. 화상 픽셀의 컬러 성분들에 대응하는 복수의 발광 소자들을 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치로서, 여기서 비디오 프레임 또는 비디오 필드의 지속시간을 복수의 서브-필드들로 나누는 제어 유닛(21)이 제공되며, 상기 서브-필드 동안 상기 발광 소자들이 휘도 제어를 위해 사용되는 하나의 서브-필드 코드 워드에 대응하는 서브-필드의 서스테인 펄스들에 따라 광을 출력하기 위해 동작될 수 있고; 상기 장치는 화상 전력 측정 회로(20)와 서브-필드 코딩 유닛(23)을 포함하고 있으며; 서브-필드 코딩을 위한 전력 레벨 모드들의 표(27)가 상기 제어 유닛(21) 내에 저장되며; 상기 화상 전력 측정 회로(20)는 비디오 화상의 전력 레벨에 대해 특징적인 값(PL)을 결정하고, 상기 제어 유닛(21)은 상기 서브-필드 코딩을 위한 대응하는 전력 레벨 모드를 선택하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치에 있어서,
    하나의 전력 레벨 모드에서 다른 전력 레벨 모드로 스위칭할 때, 상기 제어 유닛(21)은 상이한 서스테인 펄스 지속시간을 갖는 서스테인 펄스들로 구성된 상이한 서스테인 신호 주파수와 상이한 서스테인 펄스 기울기를 갖는 서스테인 신호를 제공하며,
    상기 전력 레벨 모드는 연속적인 제 1, 제 2 및 제 3 전력 레벨 모드를 포함하고, 여기서 제 1 및 제 2 전력 레벨 모드 사이의 서스테인 펄스의 지속시간의 차이는 제 2 및 제 3 전력 레벨 모드 사이의 서스테인 펄스의 지속시간의 차이와는 상이한 것을 특징으로 하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  16. 제 15 항에 있어서, 상기 제어 유닛(21)은, 상기 서스테인 펄스 지속시간의 변화 또는 상기 서스테인 펄스의 기울기의 변화가 이루어지도록 상기 디스플레이를 구동하기 위하여 에너지 회수 회로 내에서 제어가능한 스위치들(S1 내지 S4)의 열림 및 닫힘을 위한 타이밍을 변화시키는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  17. 제 15 항에 있어서, 상기 전력 레벨 모드들의 표(27)는 각각의 가능한 화상 전력 값에 대하여 전력 레벨 모드들의 완전한 하나의 세트를 포함하고, 최대 화상 전력 값은 최소 서스테인 펄스 수 및 최대 서브-필드 수를 가진 하나의 전력 레벨 모드를 할당하며, 나머지 전력 레벨 모드들에서 서스테인 펄스 수는 단계별로 증가하며, 여기서 상기 서스테인 펄스 수는 상기 화상 전력 값에 의존하는 공식에 따라 계산되며, 만약 그 계산된 서스테인 신호 주파수가 미리결정된 안정한 주파수 범위를 초과한다면 전력 레벨 모드는 다음으로 더 낮은 서브-필드 수를 할당하는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  18. 제 17 항에 있어서, 주어진 화상 전력 값 PL에 대하여 서스테인 펄스 수 Nsus를 계산하기 위한 상기 공식은:
    Figure 112009058502373-pat00032
    이고, 여기서 Nmin은 전체 백색 화상을 디스플레이하는 경우 패널의 최대 허용 전력 소비에 따른 최소 서스테인 펄스 수이며 PLmax는 전체 백색 화상에 대응하는 최대 가능 전력 레벨 값인, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  19. 제 15 항에 있어서, 상기 제어 유닛(21)은 전력 레벨 모드 스위칭 제어를 위한 히스테리시스 곡선(28)을 따르는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
  20. 제 15 항에 있어서, 상기 장치는 디스플레이 디바이스, 구체적으로 플라즈마 디스플레이 디바이스 내에 통합되는, 디스플레이 디바이스에서 전력 레벨 제어를 위한 장치.
KR1020097001496A 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치 KR100953704B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00250257 2000-07-28
EP00250257.3 2000-07-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009159A Division KR20080037123A (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및장치

Publications (2)

Publication Number Publication Date
KR20090014423A KR20090014423A (ko) 2009-02-10
KR100953704B1 true KR100953704B1 (ko) 2010-04-19

Family

ID=8172614

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020037001080A KR100846826B1 (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치
KR1020097001496A KR100953704B1 (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치
KR1020087009159A KR20080037123A (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020037001080A KR100846826B1 (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087009159A KR20080037123A (ko) 2000-07-28 2001-07-23 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및장치

Country Status (8)

Country Link
US (1) US6989828B2 (ko)
EP (1) EP1366484B1 (ko)
JP (1) JP4642319B2 (ko)
KR (3) KR100846826B1 (ko)
CN (1) CN1243336C (ko)
AU (1) AU2002210427A1 (ko)
DE (1) DE60108987T2 (ko)
WO (1) WO2002011111A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077450A (ko) * 2000-12-20 2002-10-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 매트릭스 디스플레이 디바이스 및 방법
US7139017B2 (en) * 2002-01-29 2006-11-21 Koninklijke Philips Electronics N.V. Method and system for obtaining the best picture quality in a scarce-power device
EP1387341A1 (en) * 2002-07-30 2004-02-04 Deutsche Thomson Brandt Method and apparatus for grayscale enhancement of a display device
KR100458574B1 (ko) * 2002-11-13 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법
JP2004133406A (ja) * 2002-10-11 2004-04-30 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
WO2004055771A1 (ja) * 2002-12-13 2004-07-01 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法
EP1437706A3 (en) * 2003-01-10 2007-10-10 Thomson Licensing Method for optimizing brightness in a display device and apparatus for implementing the method
EP1437705A1 (en) * 2003-01-10 2004-07-14 Deutsche Thomson-Brandt Gmbh Method for optimizing brightness in a display device and apparatus for implementing the method
KR100499085B1 (ko) * 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
KR20050037639A (ko) * 2003-10-20 2005-04-25 엘지전자 주식회사 에너지 회수장치
KR100520833B1 (ko) * 2003-10-21 2005-10-12 엘지전자 주식회사 평균화상레벨을 이용한 잔상 감소방법 및 장치
KR20050049668A (ko) * 2003-11-22 2005-05-27 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법
KR20050080233A (ko) * 2004-02-09 2005-08-12 삼성에스디아이 주식회사 패널구동방법
JP4443998B2 (ja) * 2004-05-24 2010-03-31 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR20060032112A (ko) * 2004-10-11 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100922347B1 (ko) * 2004-11-24 2009-10-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100667550B1 (ko) * 2005-01-10 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100777007B1 (ko) 2005-05-23 2007-11-16 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치 및 그 구동방법
US20090231320A1 (en) * 2005-07-06 2009-09-17 Ken Kumakura Plasma Display Device
US7590303B2 (en) * 2005-09-29 2009-09-15 Samsung Electronics Co., Ltd. Image enhancement method using local illumination correction
KR100724368B1 (ko) * 2005-10-17 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 잔상 평가 방법
KR100736587B1 (ko) * 2005-10-24 2007-07-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20070111759A (ko) * 2006-05-19 2007-11-22 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100877820B1 (ko) * 2006-08-28 2009-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치
JP5135790B2 (ja) * 2006-12-26 2013-02-06 ソニー株式会社 ピーク輝度レベル制御装置、自発光表示装置、電子機器、ピーク輝度レベル制御方法及びコンピュータプログラム
US20080165175A1 (en) * 2007-01-09 2008-07-10 Yoo-Jin Song Plasma display and driving method thereof
CN103487964B (zh) * 2013-01-09 2016-03-30 京东方科技集团股份有限公司 一种动态功耗实时显示装置
CN105243991B (zh) * 2015-10-27 2018-01-26 深圳市华星光电技术有限公司 Amoled驱动装置
CN108153501B (zh) * 2016-12-06 2023-10-31 依视路国际集团（光学总公司） 图像处理方法和系统
KR101978353B1 (ko) * 2017-09-27 2019-05-14 건국대학교 산학협력단 플라즈마 생성을 위한 에너지 출력 효율 조절 장치 및 방법
CN112051442B (zh) * 2020-08-05 2023-08-25 中电科思仪科技股份有限公司 一种微波峰值功率测量中提高时间参数测量速度的方法
CN112798857B (zh) * 2020-12-22 2022-10-11 中电科思仪科技股份有限公司 一种峰值功率多脉冲参数测量方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244575A (ja) * 1996-03-07 1997-09-19 Fujitsu Ltd プラズマ・ディスプレイ・パネルの駆動装置
JP2000098961A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 表示装置
KR20000008125U (ko) * 1998-10-15 2000-05-15 구자홍 플라즈마 표시 패널의 구동장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247288A (en) * 1989-11-06 1993-09-21 Board Of Trustees Of University Of Illinois High speed addressing method and apparatus for independent sustain and address plasma display panel
JP2795124B2 (ja) * 1993-03-03 1998-09-10 株式会社富士通ゼネラル ディスプレイパネルの中間調画像表示方法
JP3891499B2 (ja) * 1995-04-14 2007-03-14 パイオニア株式会社 プラズマディスプレイパネルにおける輝度調整装置
JPH10187095A (ja) * 1996-12-25 1998-07-14 Hitachi Ltd プラズマディスプレイパネルの駆動方法及び表示装置
EP0829846A3 (en) * 1996-09-17 1998-04-15 Hitachi, Ltd. Driving method and circuit for display and display apparatus using thereof
JP2900997B2 (ja) * 1996-11-06 1999-06-02 富士通株式会社 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体
US6369782B2 (en) * 1997-04-26 2002-04-09 Pioneer Electric Corporation Method for driving a plasma display panel
JP2994632B1 (ja) * 1998-09-25 1999-12-27 松下電器産業株式会社 発光中心変動防止のためのｐｄｐ表示の駆動パルス制御装置
JP3630290B2 (ja) * 1998-09-28 2005-03-16 パイオニアプラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ
JP3556138B2 (ja) * 1998-12-24 2004-08-18 富士通株式会社 表示装置
EP1026655A1 (en) * 1999-02-01 2000-08-09 Deutsche Thomson-Brandt Gmbh Method for power level control of a display device and apparatus for carrying out the method
KR100416081B1 (ko) * 1999-07-29 2004-01-31 삼성에스디아이 주식회사 플라즈마 표시 패널의 과전류 검출 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244575A (ja) * 1996-03-07 1997-09-19 Fujitsu Ltd プラズマ・ディスプレイ・パネルの駆動装置
JP2000098961A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 表示装置
KR20000008125U (ko) * 1998-10-15 2000-05-15 구자홍 플라즈마 표시 패널의 구동장치

Also Published As

Publication number Publication date
US20040061695A1 (en) 2004-04-01
CN1243336C (zh) 2006-02-22
KR20040034559A (ko) 2004-04-28
DE60108987T2 (de) 2005-07-14
DE60108987D1 (de) 2005-03-24
KR20090014423A (ko) 2009-02-10
WO2002011111A3 (en) 2003-10-09
AU2002210427A1 (en) 2002-02-13
WO2002011111A2 (en) 2002-02-07
CN1444756A (zh) 2003-09-24
KR20080037123A (ko) 2008-04-29
US6989828B2 (en) 2006-01-24
EP1366484B1 (en) 2005-02-16
EP1366484A2 (en) 2003-12-03
JP4642319B2 (ja) 2011-03-02
WO2002011111A9 (en) 2002-09-19
KR100846826B1 (ko) 2008-07-17
JP2004506927A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100953704B1 (ko) 디스플레이 디바이스의 전력 레벨 제어를 위한 방법 및 장치
JP4497728B2 (ja) 表示装置の電力レベル制御方法及び装置
US6853358B2 (en) Method and device for driving a plasma display panel
KR100965202B1 (ko) 비디오 화상 처리를 위한 방법 및 장치
US7173580B2 (en) Method for optimizing brightness in a display device and apparatus for implementing the method
US8405575B2 (en) Plasma display device and driving method thereof
KR100924105B1 (ko) 비디오 화상을 처리하기 위한 방법 및 장치
KR100396164B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
US6756977B2 (en) Display device and method of driving a display panel
KR100489876B1 (ko) 플라즈마 디스플레이 패널
EP1437706A2 (en) Method for optimizing brightness in a display device and apparatus for implementing the method
KR20090086275A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
EP1335341A2 (en) Method and apparatus for processing video pictures
US20070229403A1 (en) Plasma display unit and method of driving the same
JP2010197905A (ja) プラズマディスプレイパネルの駆動方法
KR20070027664A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법
JP2009251267A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20060012159A (ko) 전자방출원 안정화 수단을 구비한 전자 방출 장치
JP2003157046A (ja) プラズマ表示装置及びその駆動方法
JP2009288360A (ja) 画像表示装置および画像表示装置の駆動方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 10