KR100951876B1 - 박판제조장치 및 박판제조방법 - Google Patents

박판제조장치 및 박판제조방법 Download PDF

Info

Publication number
KR100951876B1
KR100951876B1 KR1020090056472A KR20090056472A KR100951876B1 KR 100951876 B1 KR100951876 B1 KR 100951876B1 KR 1020090056472 A KR1020090056472 A KR 1020090056472A KR 20090056472 A KR20090056472 A KR 20090056472A KR 100951876 B1 KR100951876 B1 KR 100951876B1
Authority
KR
South Korea
Prior art keywords
metal cover
thin plate
lower metal
spacer
upper metal
Prior art date
Application number
KR1020090056472A
Other languages
English (en)
Inventor
김갑수
Original Assignee
주식회사 베스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 베스텍 filed Critical 주식회사 베스텍
Priority to KR1020090056472A priority Critical patent/KR100951876B1/ko
Application granted granted Critical
Publication of KR100951876B1 publication Critical patent/KR100951876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/42—Measurement or testing during manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B32B37/203—One or more of the layers being plastic
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/26—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor mounted on insulating base
    • H05B3/267—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor mounted on insulating base the insulating base being an organic material, e.g. plastic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비의 핀이나 단자 등에 사용되는 박판의 인장강도와 경도값을 증대시키고 평탄화하면서 열처리하는 장치 및 상기 박판의 제조방법에 관한 것으로서, 상기 제조방법은 상부금속커버와 하부금속커버, 스페이서, 박판 및 상부금속커버와 하부금속커버를 압착 체결하는 체결수단과 가열로를 준비하는 제1단계; 작업대에 하부금속커버를 거치하는 제2단계; 상기 하부금속커버위에 박판을 올려 놓고 그 위에 스페이서를 올려놓는 제3단계; 상기 제3단계를 반복 수행하여 박판과 스페이서를 적층하는 제4단계; 상기 적층이 완료된 박판과 스페이서 위에 상부금속커버를 올려놓아 덮는 제5단계; 체결수단으로 상부금속커버와 하부금속커버를 압착 체결하는 제6단계; 및 상기 제6단계까지 압착체결된 제품을 가열로로 이송하여 열처리하는 제7단계;로 이루어진다.
상부금속커버, 하부금속커버, 스페이서, 박판

Description

박판제조장치 및 박판제조방법{The Thin Plate Manufacturing Device and Its Manufacturing Method}
본 발명은 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비의 핀이나 단자 등에 사용되는 박판의 인장강도와 경도값을 증대시키고 평탄화하면서 열처리하는 장치 및 상기 박판의 제조방법에 관한 것으로서, 보다 상세하게는 하부금속커버 위에 박판을 올려놓고 그 위에 스페이서를 올려놓는 과정을 반복 수행하여 박판과 스페이서를 다수 적층한 후 그 위에 상부금속커버를 올려놓고 상부금속커버와 하부금속커버를 압착체결한 후 가열로에 넣고 열처리하여 박판을 제조하는 박판제조장치 및 박판제조방법에 관한 것이다.
일반적으로 반도체소자는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 수행함으로써 제조된다.
그리고 패브리케이션공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 칩들 중에서 불량칩을 판별하기 위하여 각각의 칩의 전기적특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 되며, 또한, OLED 및 LCD의 평판 디스플레이 검사에서도 마찬가지로 각각의 PAD에 전기적 신호를 인가시켜 전기적특성을 검사하는 공정을 수행하게 된다.
상기 EDS공정의 웨이퍼를 구성하는 칩 및 OLED, LCD의 평판 디스플레이의 PAD들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판단하는 검사장비를 사용하여 실시하는 바, 상기 검사장비의 핀이나 단자에는 두께 0.5mm 이하의 박판이 필수적으로 사용되고 있으며, 상기 박판의 평탄도가 높을수록 검사장비의 성능도 높아진다.
즉, 평탄도가 떨어지는 박판에 의해 핀을 형성하는 경우 고속 테스트에 적합하지 않고, 핀 미스(miss)가 발생하기 쉬우며, 또한 테스트 신호에 잡음이 혼입될 수 있어서 테스트 신뢰도를 떨어뜨리는 결과를 초래하므로 최대한 평탄화된 박판에 의해서 핀을 형성하는 것이 바람직하다.
그러므로 상기 검사장비에는 평탄도가 높은 박판을 사용하여야 하는 바, 현재는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이의 검사장비에 사용되는 박판은 전량 수입에 의존하고 있다.
따라서 상기 박판의 국산화가 시급한 과제가 되고 있다.
본 발명은 상기와 같은 과제를 달성하기 위하여 개발한 것으로 상부금속커버 와 하부금속커버 사이에 박판과 스페이서를 순차로 적층한 후 상부금속커버와 하부금속커버를 압착체결한 후 가열로에 넣고 가열함으로써 인장강도와 경도값을 증대시키고 평탄도가 높은 박판을 제조할 수 있다.
인장강도와 경도값을 증대시키고 평탄도가 높은 박판을 제조할 수 있으므로 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비의 성능을 향상시킬 수 있으며, 나아가 그간 수입에 의존하던 박판을 국산화함으로써 수입대체효과를 기할 수 있다.
본 발명은 하부금속커버 위에 박판을 올려놓고 그 위에 스페이서를 올려놓는 과정을 반복 수행하여 박판과 스페이서를 다수 적층한 후 그 위에 상부금속커버를 올려놓고 상부금속커버와 하부금속커버를 볼트 또는 클램프로 체결한 후 가열로에 넣고 열처리하여 박판을 제조하는 박판제조장치 및 박판제조방법에 관한 것이다. 이하, 도면을 참조하여 상세하게 설명한다.
도1은 본 발명에 사용되는 상부금속커버와 하부금속커버의 사시도이고, 도 2는 하부금속커버에 박판을 올려놓은 상태를 보여주는 사시도, 도 3은 하부금속커버에 놓인 박판 위에 스페이서를 올려놓은 상태를 보여주는 사시도, 도4는 하부금속커버에 박판, 스페이서 순으로 순차로 박판과 스페이서를 적층한 후 그 위에 상부금속커버를 적치한 후 볼트로 압착 체결한 상태를 보여주는 사시도이다.
우선 상부금속커버(10)와 하부금속커버(20), 스페이서(30), 박판(40) 및 상 부금속커버(10)와 하부금속커버(20)를 압착 체결하는 체결수단(51)과 가열로(60)를 준비한다.
상부금속커버(10)와 하부금속커버(20)는 금속 재질로 제조되었는 바, 열전도도가 좋은 재질을 사용하는 것이 바람직하다. 상부금속커버(10)와 하부금속커버(20)는 동일한 규격으로서 두께는 3～50mm이며, 두께가 얇을수록 열처리 시간이 단축된다.
상부금속커버(10)와 하부금속커버(20)에는 4～15개의 체결홀(50)이 형성되어 있다.
스페이서(30) 역시 금속 재질로 제조되었는 바, 열전도도가 좋은 재질을 사용하는 것이 바람직하다. 스페이서(30)의 두께는 0.03～2mm이다
박판(40)은 0.005～0.5mm의 금속 재질로 제조되었는 바, 박판(40)의 재질에 따라 열처리시간과 온도가 달라진다. 예컨대, 박판(40)의 재질이 니켈합금인 경우에는 300～800℃에서 2～12시간을 가열하여야 하며, 박판(40)의 재질이 동합금인 경우에는 100～500℃에서 3～15시간을 가열하여야 한다.
체결수단(51)은 상부금속커버(10)와 하부금속커버(20)를 압착 체결할 수 있는 것이면 제한이 없으나 볼트 또는 클램프를 사용하는 것이 가장 간편한 바, 본 발명에서는 볼트를 사용하였다.
이어 작업대(70)에 하부금속커버(20)를 거치한다.
이어 상기 하부금속커버위(20)에 박판(40)을 올려 놓고 그 위에 스페이서(30)를 올려 놓으며, 이와 같은 절차를 반복 수행하여 박판(40)과 스페이서(30) 를 적층한다.
이어 상기 박판(40)과 스페이서(30)가 적층된 위에 상부금속커버(10)를 올려놓아 덮은 후 체결수단(51)으로 상부금속커버(10)와 하부금속커버(20)를 압착 체결하면 순차로 적층된 박판(40)과 스페이서(30)는 상부금속커버(10)와 하부금속커버(20) 사이에서 압착된다.
이어 상기와 같이 순차로 적층된 박판(40)과 스페이서(30)를 사이에 넣고 체결된 상부금속커버(10)와 하부금속커버(20)를 가열로(60)로 이송하여 열처리한다. 가열로(60)는 가열수단(61)이 형성된 통상의 장치로서 시중에서 구입하여 사용하면 된다. 이와 같이 가열로(60)로 이송하여 열처리하면 가열로(60)의 열과 상부금속커버(10)와 하부금속커버(20)의 압착력이 상승작용을 하여 박판(40)이 평탄화됨으로써 인장강도와 경도값을 증대시키고 평탄도가 높은 박판이 제조된다.
즉, 가열로(60)의 내부에서 열이 가해지면 상부금속커버(10), 하부금속커버(20), 스페이서(30)가 열팽창하여 박판(40)을 압박함으로써 인장강도와 경도값을 증대시키고 평탄화되는 것이다.
이 때 가열시간과 가열온도는 상부금속커버(10)와 하부금속커버(20), 박판(40)과 스페이서(30)의 두께와 재질 및 박판(40)과 스페이서(30)의 적층된 두께에 따라 결정된다.
실시예 1
상부금속커버와 하부금속커버의 두께가 각각 40mm이고, 역시 스페이서의 두께가 1mm 및 니켈합금 재질로서 두께 0.020mm의 박판을 준비하였다.
하부금속커버를 작업대위에 거치한 후 상기 하부금속커버위에 박판을 올려놓고 그 박판위에 스페이서를 올려놓는 작업을 반복하여 박판과 스페이서를 각각 200매씩 적층하여 204mm 높이로 적층한 후 그 위에 상부금속커버를 올려놓은 후 상부금속커버와 하부금속커버를 볼트로 단단하게 조여 압착체결하였다. 이어 상기 조립된 제품을 가열로로 이송하여 700℃에서 12시간 가열하였다.
그 결과 인장강도와 경도값이 증대되고 평탄도가 극히 높은 박판이 제조되었다.
실시예 2
상부금속커버와 하부금속커버의 두께가 각각 40mm이고, 역시 스페이서의 두께가 1mm 및 동합금 재질로서 두께 0.020mm의 박판을 준비하였다.
하부금속커버를 작업대위에 거치한 후 상기 하부금속커버위에 박판을 올려놓고 그 박판위에 스페이서를 올려놓는 작업을 반복하여 박판과 스페이서를 각각 200매씩 적층하여 204mm 높이로 적층한 후 그 위에 상부금속커버를 올려놓은 후 상부금속커버와 하부금속커버를 볼트로 단단하게 조여 압착체결하였다. 이어 상기 조립된 제품을 가열로로 이송하여 400℃에서 15시간 가열하였다.
그 결과 인장강도와 경도값이 증대되고 평탄도가 극히 높은 박판이 제조되었다.
따라서 본원 발명은
두께 3～50mm의 금속재질로서 4～15개의 체결홀(50)이 형성되어 있는 상부금 속커버(10); 금속재질로서 두께 0.03～2mm의 스페이서(30); 두께 3～50mm의 금속재질로서 4～15개의 체결홀(50)이 형성되어 있는 하부금속커버(20); 상부금속커버(10)와 하부금속커버(20)를 압착체결하는 체결수단(51); 및 가열로(60);로 이루어진 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판제조장치를 제공한다.
또한 본원발명은
상기 체결수단(51)은 볼트 또는 클램프인 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판제조장치를 제공한다.
또한 본원발명은
상부금속커버(10)와 하부금속커버(20), 스페이서(30), 박판(40) 및 상부금속커버(10)와 하부금속커버(20)를 압착 체결하는 체결수단(51)과 가열로(60)를 준비하는 제1단계;
작업대(70)에 하부금속커버(20)를 거치하는 제2단계;
상기 하부금속커버(20)위에 박판(40)을 올려 놓고 그 위에 스페이서(30)를 올려놓는 제3단계;
상기 제3단계를 반복 수행하여 박판(40)과 스페이서(30)를 순차로 적층하는 제4단계;
상기 적층이 완료된 박판(40)과 스페이서(30) 위에 상부금속커버(10)를 올려놓아 덮는 제5단계;
체결수단(51)으로 상부금속커버(10)와 하부금속커버(20)를 압착 체결하는 제 6단계; 및
상기 제6단계까지 압착체결된 제품을 가열로(60)로 이송하여 열처리하는 제7단계;로 이루어진 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판의 제조방법을 제공한다.
또한 본원발명은
제7단계의 열처리하는 온도와 시간은
재질이 두께 0.005～0.5mm의 니켈합금 200매인 경우에는 300～800℃에서 2～12시간이고, 재질이 두께 0.005～0.5mm의 동합금 200매인 경우에는 100～500℃에서 3～15시간인 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판의 제조방법을 제공한다.
제1도 : 본 발명에 사용되는 상부금속커버와 하부금속커버의 사시도
제2도 : 하부금속커버에 박판을 올려놓은 상태를 보여주는 사시도
제3도 : 하부금속커버에 놓인 박판 위에 스페이서를 올려놓은 상태를 보여주는 사시도
제4도 : 하부금속커버에 박판, 스페이서 순으로 순차로 박판과 스페이서를 적층한 후 그 위에 상부금속커버를 적치한 후 볼트로 압착 체결한 상태를 보여주는 사시도
* 도면의 주요부분에 대한 부호의 설명
10 : 상부금속커버 20 : 하부금속커버
30 : 스페이서 40 : 박판
50 : 체결홀 51 : 체결수단
60 : 가열로 61 : 가열수단
70 : 작업대

Claims (4)

  1. 두께 3～50mm의 금속재질로서 4～15개의 체결홀이 형성되어 있는 상부금속커버;
    금속재질로서 두께 0.03～2mm의 스페이서;
    두께 3～50mm의 금속재질로서 4～15개의 체결홀이 형성되어 있는 하부금속커버;
    상부금속커버와 하부금속커버를 압착체결하는 체결수단; 및
    가열로;로 이루어진 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판제조장치
  2. 삭제
  3. 상부금속커버와 하부금속커버, 스페이서, 박판 및 상부금속커버와 하부금속커버를 압착 체결하는 체결수단과 가열로를 준비하는 제1단계;
    작업대에 하부금속커버를 거치하는 제2단계;
    상기 하부금속커버위에 박판을 올려 놓고 그 위에 스페이서를 올려놓는 제3단계;
    상기 제3단계를 반복 수행하여 박판과 스페이서를 순차로 적층하는 제4단계;
    상기 적층이 완료된 박판과 스페이서 위에 상부금속커버를 올려놓아 덮는 제5단계;
    체결수단으로 상부금속커버와 하부금속커버를 압착 체결하는 제6단계; 및
    상기 제6단계까지 압착체결된 제품을 가열로로 이송하여 열처리하는 제7단계;로 이루어진 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판의 제조방법
  4. 제3항에 있어서,
    상기 제7단계의 열처리하는 온도와 시간은
    재질이 두께 0.005～0.5mm의 니켈합금 200매인 경우에는 300～800℃에서 2～12시간이고, 재질이 두께 0.005～0.5mm의 동합금 200매인 경우에는 100～500℃에서 3～15시간인 것을 특징으로 하는 반도체 웨이퍼 및 OLED, LCD의 평판 디스플레이 검사장비용 박판의 제조방법
KR1020090056472A 2009-06-24 2009-06-24 박판제조장치 및 박판제조방법 KR100951876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090056472A KR100951876B1 (ko) 2009-06-24 2009-06-24 박판제조장치 및 박판제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056472A KR100951876B1 (ko) 2009-06-24 2009-06-24 박판제조장치 및 박판제조방법

Publications (1)

Publication Number Publication Date
KR100951876B1 true KR100951876B1 (ko) 2010-04-12

Family

ID=42219679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056472A KR100951876B1 (ko) 2009-06-24 2009-06-24 박판제조장치 및 박판제조방법

Country Status (1)

Country Link
KR (1) KR100951876B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046241A (ko) * 1998-12-31 1999-07-05 이석행 박판 탐침을 이용한 웨이퍼 검사장치
KR20030033265A (ko) * 2001-10-19 2003-05-01 주식회사 실리온 플라즈마 디스플레이 패널용 방열장치 및 그 부착방법
KR20050067950A (ko) * 2003-12-29 2005-07-05 주식회사 파이컴 평판표시소자 검사용 프로브의 제조방법
KR20090050263A (ko) * 2007-11-15 2009-05-20 (주)엠투엔 프로브 카드 조립체 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046241A (ko) * 1998-12-31 1999-07-05 이석행 박판 탐침을 이용한 웨이퍼 검사장치
KR20030033265A (ko) * 2001-10-19 2003-05-01 주식회사 실리온 플라즈마 디스플레이 패널용 방열장치 및 그 부착방법
KR20050067950A (ko) * 2003-12-29 2005-07-05 주식회사 파이컴 평판표시소자 검사용 프로브의 제조방법
KR20090050263A (ko) * 2007-11-15 2009-05-20 (주)엠투엔 프로브 카드 조립체 및 그 제조 방법

Similar Documents

Publication Publication Date Title
CN104163029B (zh) 多层复合材料的制造方法
WO2012063638A1 (ja) 絶縁基板用クラッド材
EP2226838A1 (en) Fixture apparatus for low-temperature and low-pressure sintering
JP2021009146A (ja) 半導体パッケージテスト装置
JP2018147934A (ja) 絶縁回路基板の製造方法
CN110883505B (zh) 一种多点铝镍同时焊接方法
JP7060084B2 (ja) 絶縁回路基板用接合体の製造方法および絶縁回路基板用接合体
US3261079A (en) Fabrication of thermoelectric apparatus
EP3761764A1 (en) Insulating circuit board
JP5947090B2 (ja) 絶縁基板の製造方法
KR100951876B1 (ko) 박판제조장치 및 박판제조방법
JP2009260379A (ja) ボンディング装置およびそれを用いたボンディング方法
JP4385895B2 (ja) ボンディング装置
JP2000174159A (ja) 配線基板及び補強板
JP6901019B1 (ja) 絶縁回路基板の製造方法
JP2012200730A (ja) 接合方法、接合治具、回路基板
JP2001287025A (ja) 温度制御装置の製造方法
JP2000323632A (ja) 放熱基板およびその製造方法
JP2005072036A (ja) パワーモジュール、回路基板の製造方法および製造装置
JP2010267663A (ja) パワーモジュール製造方法およびその方法により製造したパワーモジュールおよびパワーモジュール製造装置
JP3915722B2 (ja) 回路基板の製造方法および製造装置
JP2010238899A (ja) 回路基板接合治具及び回路基板の製造方法
JP2024093788A (ja) 金属ベース回路基板およびその製造方法
CN109047962A (zh) 一种用于多芯片封装钎焊过程中保持界面平整的方法
JP7135951B2 (ja) 絶縁回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 11