KR100944350B1 - 센스앰프 제어장치 - Google Patents
센스앰프 제어장치 Download PDFInfo
- Publication number
- KR100944350B1 KR100944350B1 KR1020030096074A KR20030096074A KR100944350B1 KR 100944350 B1 KR100944350 B1 KR 100944350B1 KR 1020030096074 A KR1020030096074 A KR 1020030096074A KR 20030096074 A KR20030096074 A KR 20030096074A KR 100944350 B1 KR100944350 B1 KR 100944350B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- overdriving
- core voltage
- driving
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
Abstract
본 발명은 센스앰프 제어장치에 관한 것으로서, 보다 상세하게는 복수개의 제어신호를 이용하여 구동능력이 다른 복수개의 스위칭소자의 동작을 제어하여 코아전압 구동을 위한 오버 드라이빙 동작의 제어를 용이하게 함으로써 노이즈 요소를 감소시켜 센스앰프의 안전성을 도모하고 센스앰프와 인접한 셀 캐패시터의 스트레스 원인을 제거할 수 있는 기술이다.
이를 위해, 상기 RTO신호 발생부는 구동능력이 서로 다른 복수개의 구동부를 구비하여 단계적 오버드라이빙을 수행하는 오버 드라이빙부와, 상기 복수개의 구동부를 단계적으로 제어하기 위한 복수개의 제어신호를 출력하는 제어부와, 상기 오버 드라이빙부에 의해 구동된 코아전압을 상기 RTO 신호의 출력 라인에 인가하는 코아전압 인가부를 포함하여 구성함을 특징으로 한다.
Description
도 1은 종래의 센스앰프 제어장치의 회로도.
도 2는 종래의 센스앰프 제어장치의 동작 타이밍도.
도 3은 본 발명의 실시예에 따른 센스앰프 제어장치의 회로도.
도 4는 본 발명의 실시예에 따른 센스앰프 제어장치의 동작 타이밍도.
도 5는 본 발명의 다른 실시예에 따른 센스앰프 제어장치의 회로도.
도 6은 본 발명의 다른 실시예에 따른 센스앰프 제어장치의 동작 타이밍도.
본 발명은 센스앰프 제어장치 관한 것으로서, 보다 상세하게는 복수개의 제어신호를 이용하여 구동능력이 다른 복수개의 스위칭소자의 동작을 제어하여 코아전압의 오버 드라이빙 동작의 제어를 용이하게 함으로써 노이즈 요소를 감소시켜 비트라인 센스앰프의 안전성을 도모하고 비트라인 센스앰프와 인접한 셀 캐패시터의 스트레스 원인을 제거할 수 있는 기술이다.
일반적으로, 센스앰프 제어장치는 반도체 메모리 장치의 센스앰프의 동작 제어신호 RTO, SZ를 발생하는 장치로서, 제어신호 RTO, SZ를 통해 센스 앰프 동작에 의한 비트라인/ 비트바 라인의 디벨로프(DEVELOP)를 빠르게 일으키도록 한다. 즉, 반도체 메모리 동작의 고속화에 따라 비트라인 센스앰프의 센싱속도를 향상시키기 위해 사용된다.
도 1은 종래의 센스앰프 제어장치의 회로도이다.
종래의 센스앰프 제어장치는 센스앰프(미도시)에 인가되는 제어신호 RTO 발생부(1), 균등화부(2), 및 제어신호 SZ 발생부(3)로 구성된다.
제어신호 RTO 발생부(1)는 전원전압 VDD을 드랍시켜 코아전압 VCORE 라인에 인가하는 피모스 트랜지스터 PM1와 코아전압 VCORE을 드랍시켜 RTO 라인에 인가하는 엔모스 트랜지스터 NM1으로 구성된다. 여기서, 코아전압 VCORE은 셀을 고전압 센싱시에 비트라인 센스앰프의 RTO라인에 인가되는 전압이다.
균등화부(2)는 균등화 트랜지스터 EQTR1 내지 EQTR3로 구성되어 프리차지시에 제어신호 RTO, SZ를 균등화시킨다.
제어신호 SZ 발생부(3)는 센스앰프 인에이블신호 san에 의해 제어되어 접지전압 VSSA을 제어신호 SZ 라인에 인가하는 엔모스 트랜지스터 NM2로 구성된다.
이러한 구성을 갖는 센스앰프 제어장치의 제어신호 RTO 발생부(1)는 평상시에는 하이레벨의 오버 드라이빙 인에이블신호 OVD_ENB에 의해 피모스 트랜지스터 PM1가 턴오프되어 전원전압 VDD과 코아전압 VCORE 라인이 분리되고, 오버 드라이빙시에는 로우레벨의 오버 드라이빙 인에이블신호 OVD_ENB에 의해 트랜지스터 PM1가 턴온되어 전원전압 VDD와 코아전압 VCORE 라인이 숏트된다.
즉, 평상시에는 엔모스 트랜지스터 NM1만 턴온되고 피모스 트랜지스터 PM1는 턴오프되어 초기의 코아전압 VCORE이 RTO 라인에 인가되는 반면에, 오버 드라이빙 시에는 엔모스 트랜지스터 NM1와 피모스 트랜지스터 PM1가 모두 턴온되어 비트라인 센스앰프의 RTO라인에 초기의 코아전압 VCORE보다 높은 전압이 인가됨으로써 비트라인 센스앰프의 센싱시에 비트라인이 보다 빨리 하이레벨로 트랜지션하게 된다. 그 후, 비트라인 센스앰프의 센싱동작이 충분히 진행되면 오버 드라이빙 인에이블신호 OVD_ENB가 하이레벨로 천이되어 피모스 트랜지스터 PM1가 턴오프되어 RTO 라인에는 초기의 코아전압 VCORE이 인가된다.
그런데, 이러한 코아전압 VCORE에 의해 구동되는 제어신호 RTO가 비트라인 센스앰프와 가까운 셀에 도착하는 시간과 가장 먼 셀에 도착하는 시간이 다르기 때문에, 먼 셀을 기준으로 피모스 트랜지스터 PM1를 턴온시켜 RTO 라인에 높은 전압을 인가하는 경우 가까운 셀에 인가되는 제어신호 RTO 라인의 전압 레벨이 초기의 코아전압 VCORE 레벨보다 높아져(도 2의 점선부분) 노이즈가 발생될 수 있고 셀 캐패시터의 스트레스가 증가하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 복수개의 제어신호를 이용하여 구동능력이 다른 복수개의 스위칭소자의 동작을 제어하여 코아전압의 오버 드라이빙 동작을 제어하여 노이즈 요소를 감소시켜 비트라인 센스앰프의 안전성을 도모하고 비트라인 센스앰프와 인접한 셀 캐패시터의 스트레스 원인을 제거하도록 하는데 있다.
상기 과제를 달성하기 위한 본 발명은 비트라인 센스앰프를 구동하기 위한 RTO 신호를 출력하는 RTO신호 발생부를 구비하는 센스앰프 제어장치에 있어서,
상기 RTO신호 발생부는 구동능력이 서로 다른 복수개의 구동부를 구비하여 단계적 오버드라이빙을 수행하는 오버 드라이빙부와, 상기 복수개의 구동부를 단계적으로 제어하기 위한 복수개의 제어신호를 출력하는 제어부와, 상기 오버 드라이빙부에 의해 구동된 코아전압을 상기 RTO 신호의 출력 라인에 인가하는 코아전압 인가부를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 센스앰프 제어장치의 회로도이다.
센스앰프 제어장치는 센스앰프(미도시)에 인가되는 제어신호 RTO 발생부(10), 균등화부(20), 및 제어신호 SZ 발생부(30)로 구성된다.
제어신호 RTO 발생부(10)는 제어부(11), 오버드라빙부(12), 및 코아전압 인가부(13)로 구성된다.
제어부(11)는 지연부 D1 및 구동제어부(14)로 구성된다.
지연부 D1는 인버터 I1, I2로 구성되어, 오버 드라이빙 인에이블신호 OVD_ENB를 지연시켜 출력한다.
구동제어부(14)는 낸드게이트 NAND1와 인버터 I3로 구성된다. 낸드게이트 NAND1는 지연부 D1의 출력과 오버 드라이빙 인에이블신호 OVD_ENB를 낸드연산하여 출력하고, 인버터 I3는 낸드게이트 NAND1의 출력을 반전시켜 오버 드라이빙 제어신호 OVDC1를 출력한다.
오버 드라이빙부(12)는 오버 드라이빙 인에이블신호 OVD_ENB에 의해 제어되는 피모스 트랜지스터 PM2 및 오버 드라이빙 제어신호 OVDC에 의해 제어되는 PM3로 구성되어, 전원전압 VDD을 코아전압 VCORE 라인에 인가한다.
이때, 피모스 트랜지스터 PM2의 구동능력을 피모스 트랜지스터 PM3의 구동능력보다 더 크게 하여 피모스 트랜지스터 PM2를 이용하여 코아전압 VCORE을 초기의 코아전압 VCORE 레벨에 도달하기전까지 구동하고, 나머지는 피모스 트랜지스터 PM3를 통해 코아전압 VOCRE을 초기의 코아전압 VCORE 레벨에 도달하도록 구동하여, 코아전압 VCORE 레벨이 초기의 코아전압 VCORE 레벨 이상으로 급상승하지 않도록 한다.
코아전압 인가부(13)는 센스앰프 제어신호 sap에 의해 제어되는 엔모스 트랜지스터 NM3로 구성되어, 오버 드라이빙부(12)에 의해 결정된 코아전압 VCORE을 RTO 라인에 인가한다.
균등화부(20)는 균등화 트랜지스터 EQTR1 내지 EQTR3로 구성되어 프리차지시에 제어신호 RTO, SZ를 균등화시킨다.
제어신호 SZ 발생부(30)는 센스앰프 인에이블신호 san에 의해 제어되어 접지전압 VSSA을 제어신호 SZ 라인에 인가하는 엔모스 트랜지스터 NM4로 구성되어, 제어신호 SZ를 비트라인 센스앰프(미도시)로 출력한다.
이하, 도 4를 참조하여 본 발명의 실시예에 따른 센스 앰프 제어장치의 동작을 설명한다.
평상시에는 코아전압 VCORE이 일정레벨을 유지하다가 비트라인 센스앰프가 센싱동작을 하면 코아전압 VCORE이 떨어지게 되어, 로우레벨의 오버 드라이빙 인에이블신호 OVD_ENB에 의해 코아전압 VCORE을 상승시키기 위한 오버 드라이빙을 시작한다.
오버 드라이빙이 시작되면 오버 드라이빙 인에이블신호 OVD_ENB가 로우레벨인 구간동안 피모스 트랜지스터 PM2가 구동되고, 오버 드라이빙 제어신호 OVDC1가 로우레벨인 구간동안 피모스 트랜지스터 PM3도 구동되어 코아전압 VCORE이 상승하기 시작하고 그에 따라 RTO 라인의 레벨도 상승한다. 이때, 피모스 트랜지스터 PM2가 피모스 트랜지스터 PM3보다 구동능력이 훨씬 크므로 피모스 트랜지스터 PM2가 전원전압 VDD과 코아전압 VCORE 라인이 숏트되는 주된 통로가 된다.
그 후, 코아전압 VCORE이 어느정도 상승하여 초기의 코아전압 VCORE 레벨에 도달하기전에 하이레벨의 오버 드라이빙 인에이블신호 OVD_ENB에 의해 피모스 트랜지스터 PM2는 턴오프되고, 지연시간 D1 동안 로우레벨을 유지하는 오버 드라이빙 제어신호 OVDC1에 의해 피모스 트랜지스터 PM3만 약하게 구동되어 지연시간 D1 동안 코아전압 VCORE을 구동하여 초기의 코아전압 VCORE 레벨로 올려준다. 그에 따라 코아전압 VCORE이 초기의 코아전압 VCORE 레벨 이상으로 급상승하는 것을 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 센스앰프 제어장치의 회로도이다.
본 발명의 다른 실시예에 따른 센스앰프 제어장치는 도 3의 제어부(11)의 세부 회로도만 다를 뿐 그외의 구성요소는 동일하므로 제어부(41)에 대해서만 구체적으로 설명한다.
본 발명의 다른 실시예에 따른 센스앰프 제어장치의 제어부(41)는 지연부 D2 및 구동제어부(44)로 구성된다.
지연부 D2는 인버터 I4 내지 I6으로 구성되고, 오버 드라이빙신호 OVD_ENB를 지연시켜 출력한다. 구동제어부(44)는 지연부 D2의 출력과 오버 드라이빙신호 OVD_ENB를 수신하여 낸드연산하여 오버 드라이빙 제어신호 OVDC2를 출력하는 낸드게이트 NAND2로 구성된다.
이하, 도 6을 통해 본 발명의 다른 실시예에 따른 센스앰프 제어장치의 동작을 설명한다.
오버 드라이빙이 시작되면 로우레벨의 오버 드라이빙 인에이블신호 OVD_ENB에 의해 피모스 트랜지스터 PM2가 구동되고, 하이레벨의 오버 드라이빙 제어신호 OVDC에 의해 피모스 트랜지스터 PM3는 턴오프된다. 이때, 피모스 트랜지스터 PM2의 구동능력이 피모스 트랜지스터 PM3보다 훨씬 크므로, 피모스 트랜지스터 PM2의 구동만으로 코아전압 VCORE이 초기의 코아전압 VCORE 레벨에 거의 도달할 때까지 코아전압 VCORE 레벨을 상승시킨다.
코아전압 VCORE이 초기의 코아전압 VCORE 레벨에 도달하기전에 소정의 지연시간 D2동안 구동능력이 훨씬 작은 피모스 트랜지스터 PM3만을 구동하여 코아전압 VCORE을 초기의 코아전압 VCORE 레벨로 상승시킨다. 그에따라, 코아전압 VCORE이 초기의 코아전압 VCORE 레벨이상으로 급상승하는 것을 방지한다.
이상에서 살펴본 바와 같이, 본 발명은 복수개의 제어신호를 이용하여 구동능력이 다른 복수개의 스위칭소자의 동작을 제어하여 오버 드라이빙 동작의 제어를 용이하게 함으로써 코아전압의 노이즈 요소를 감소시키고 셀 캐패시터의 스트레스 원인을 제거함으로써 반도체 메모리 장치의 동작속도를 향상시키는 동시에 안정적으로 구동할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
Claims (4)
- 비트라인 센스앰프를 구동하기 위한 RTO 신호를 출력하는 RTO신호 발생부를 구비하는 센스앰프 제어장치에 있어서,상기 RTO신호 발생부는,구동능력이 서로 다른 복수의 구동부를 구비하여 순차적으로 오버드라이빙을 수행하는 오버드라이빙부;상기 복수개의 구동부를 순차적으로 제어하기 위한 오버드라이빙 인에이블 신호 및 복수의 제어신호를 출력하는 제어부; 및상기 오버 드라이빙부에 의해 구동된 코아전압을 상기 RTO 신호의 출력 라인에 인가하는 코아전압 인가부를 포함하고,상기 오버드라이빙부는 상기 오버드라이빙 인에이블 신호가 인에이블되면 상기 코아전압을 초기 코아전압 전압 레벨 이상으로 오버드라이브하여 구동하고, 상기 오버드라이빙 인에이블 신호가 디스에이블되면 상기 RTO 신호의 전압 레벨을 초기 코아전압 전압 레벨 미만으로 구동하는 것을 특징으로 하는 센스앰프 제어장치.
- 청구항 1에 있어서,상기 제어부는상기 오버 드라이빙 인에이블 신호를 지연시켜 출력하는 지연부; 및상기 지연부의 출력과 상기 오버 드라이빙 인에이블 신호를 연산하여 상기 복수의 제어신호 중 하나의 제어신호를 출력하는 구동제어부를 구비함을 특징으로 하는 센스앰프 제어장치.
- 청구항 1에 있어서,상기 제어부는 상기 복수의 구동부를 동시에 구동시키다가 순차적으로 오프시키는 것을 특징으로 하는 센스앰프 제어장치.
- 청구항 1에 있어서,상기 제어부는 상기 복수의 구동부를 순차적으로 구동시키는 것을 특징으로 하는 센스앰프 제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096074A KR100944350B1 (ko) | 2003-12-24 | 2003-12-24 | 센스앰프 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096074A KR100944350B1 (ko) | 2003-12-24 | 2003-12-24 | 센스앰프 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064593A KR20050064593A (ko) | 2005-06-29 |
| KR100944350B1 true KR100944350B1 (ko) | 2010-03-02 |
Family
ID=37256174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030096074A KR100944350B1 (ko) | 2003-12-24 | 2003-12-24 | 센스앰프 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100944350B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010011521A (ko) * | 1999-07-28 | 2001-02-15 | 김영환 | 센스앰프 구동회로 |
| KR20010037976A (ko) * | 1999-10-21 | 2001-05-15 | 박종섭 | 센스 앰프 출력 제어 회로 |
-
2003
- 2003-12-24 KR KR1020030096074A patent/KR100944350B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010011521A (ko) * | 1999-07-28 | 2001-02-15 | 김영환 | 센스앰프 구동회로 |
| KR20010037976A (ko) * | 1999-10-21 | 2001-05-15 | 박종섭 | 센스 앰프 출력 제어 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050064593A (ko) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158430B2 (en) | Bit line sense amplifier control circuit | |
| US10878854B2 (en) | Voltage generation circuit | |
| US20080019204A1 (en) | Apparatus and Method for Supplying Power in Semiconductor Device | |
| US7564728B2 (en) | Semiconductor memory device and its driving method | |
| US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
| KR100890043B1 (ko) | 센스앰프 스크린 회로 및 스크린 방법 | |
| KR100604660B1 (ko) | 오버드라이버의 구동력을 조절하는 반도체 메모리 소자 | |
| KR100925368B1 (ko) | 센스앰프 전압 공급 회로 및 그의 구동 방법 | |
| KR100576922B1 (ko) | 고전압 발생 회로 | |
| TW201629961A (zh) | 隨機存取記憶體與記憶體存取方法 | |
| KR100944350B1 (ko) | 센스앰프 제어장치 | |
| US7149131B2 (en) | Semiconductor memory device and internal voltage generating method thereof | |
| US7622962B2 (en) | Sense amplifier control signal generating circuit of semiconductor memory apparatus | |
| KR100701683B1 (ko) | 센스 앰프 전원제어회로 | |
| KR20050062036A (ko) | 반도체 기억 장치에서의 슬루율 조절 장치 및 그 방법 | |
| KR100608357B1 (ko) | 반도체 메모리 장치용 비트라인 프리차지 제어회로 및 그제어방법 | |
| KR101005139B1 (ko) | 반도체 소자의 파워 업 회로 | |
| KR100207503B1 (ko) | 액티브 어레이 전원 공급회로 | |
| KR20210136277A (ko) | 클럭 생성을 제어하는 전자장치 | |
| KR100668845B1 (ko) | 메모리 장치 | |
| KR20100113389A (ko) | 라이트 동작을 제어하는 반도체 집적 회로 | |
| JP2015179557A (ja) | 半導体装置 | |
| KR970024599A (ko) | 고속 저잡음 출력 버퍼 | |
| KR19990051372A (ko) | 반도체 메모리 장치의 등화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |