KR100943183B1 - 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널 - Google Patents

저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널 Download PDF

Info

Publication number
KR100943183B1
KR100943183B1 KR1020030046865A KR20030046865A KR100943183B1 KR 100943183 B1 KR100943183 B1 KR 100943183B1 KR 1020030046865 A KR1020030046865 A KR 1020030046865A KR 20030046865 A KR20030046865 A KR 20030046865A KR 100943183 B1 KR100943183 B1 KR 100943183B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display panel
field
cell
Prior art date
Application number
KR1020030046865A
Other languages
English (en)
Other versions
KR20050006886A (ko
Inventor
박동진
허해진
정태혁
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020030046865A priority Critical patent/KR100943183B1/ko
Publication of KR20050006886A publication Critical patent/KR20050006886A/ko
Application granted granted Critical
Publication of KR100943183B1 publication Critical patent/KR100943183B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display

Abstract

본 발명에 따른 필드-순차형 액정 디스플레이 패널에서는, 각각의 셀 영역이 박막 트랜지스터 및 셀 전극을 포함하고, 박막 트랜지스터의 드레인 또는 소오스가 셀 전극에 연결되며, 각각의 주사 전극 라인에 박막 트랜지스터들의 게이트들이 연결되고, 각각의 데이터 전극 라인이 박막 트랜지스터들의 소오스들 또는 드레인들에 연결된다. 여기서, 각각의 셀 전극에 인가되는 전압을 유지시키기 위한 저장 캐페시터들이 형성되지 않는다.

Description

저장 캐페시터들이 형성되지 않은 필드-순차형 액정 디스플레이 패널{Field-sequential liquid crystal display panel wherein storage capacitor is not formed}
도 1은 통상적인 필드-순차형(field-sequential) 액정 디스플레이 장치의 구성을 보여주는 도면이다.
도 2는 도 1의 필드-순차형 액정 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도 3은 종래의 필드-순차형 액정 디스플레이 패널의 구성을 보여주는 회로도이다.
도 4는 도 3의 필드-순차형 액정 디스플레이 패널의 하부 기판의 패턴 구조를 보여주는 평면도이다.
도 5는 도 4의 제1 열 및 제1 칼럼의 셀 영역의 박막 트랜지스터를 수평 방향으로 절단함에 따른 단면도이다.
도 6은 본 발명의 일 실시예의 필드-순차형 액정 디스플레이 패널의 구성을 보여주는 회로도이다.
도 7은 도 6의 필드-순차형 액정 디스플레이 패널의 하부 기판의 패턴 구조를 보여주는 평면도이다.
도 8은 액티브 매트릭스 액정 디스플레이 패널에서 셀 전극의 전압 유지 시간에 대한 저장 캐페시터의 필요 캐페시턴스의 일 예를 보여주는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10...액정 디스플레이 패널, 40...조명 장치,
51...데이터 변환부, 52...영상 메모리,
53...버퍼, 54...주사 구동부,
55...데이터 구동부, 56...조명 제어부,
57...제어부, TR...적색 필드,
TG...녹색 필드, TB...청색 필드,
TRS,TGS,TBS...주사 시간, TRL,TGL,TBL...조명 시간,
LS1, LS2, LS3...주사 전극 라인들, LD1, LD2, LD3...데이터 전극 라인들,
S...소오스, G...게이트,
D...드레인, COM...공통 전극 라인,
C11R 내지 C21B...저장 캐페시터들, E11R 내지 E21B...셀 전극들,
L11R 내지 L21B...액정 셀들, 332...박막 트랜지스터들,
CT...콘텍 영역들, 51...하부 투명 기판,
52...절연층, tGF...전압 유지 시간,
CST...저장 캐페시터의 필요 캐페시턴스.
본 발명은, 필드-순차형(field-sequential) 액정 디스플레이 패널에 관한 것으로서, 보다 상세하게는, 단위 프레임(frame)마다 계조 디스플레이를 위한 필드들이 존재하는 필드-순차형 액정 디스플레이 장치에 포함된 액정 디스플레이 패널에 관한 것이다.
통상적인 필드-순차형 액정 디스플레이 장치 예를 들어, 2003년 대한민국 특허 공개 번호 제27717호의 필드-순차형 액정 디스플레이 장치에서는, 프레임마다 적색, 녹색, 및 청색의 배광(back-light)을 순차적으로 발생시키는 조명 장치가 액정 디스플레이 패널의 아래에 설치된다. 또한, 단위 프레임이 적색, 녹색, 및 청색 필드들로 구분된다. 적색 필드에서는, 적색의 배광만이 발생되고 적색 셀의 위치의 액정들이 구동된다. 녹색 필드에서는, 녹색의 배광만이 발생되고 녹색 셀의 위치의 액정들이 구동된다. 청색 필드에서는, 청색의 배광만이 발생되고 청색 셀의 위치의 액정들이 구동된다.
도 1을 참조하면, 통상적인 필드-순차형 액정 디스플레이 장치는 액정 디스플레이 패널(10), 조명 장치(40), 데이터 변환부(51), 영상 메모리(52), 버퍼(53), 주사 구동부(54), 데이터 구동부(55), 조명 제어부(56), 및 제어부(57)를 포함한다.
제어부(57)는 데이터 변환부(51), 영상 메모리(52), 버퍼(53), 주사 구동부(54), 데이터 구동부(55), 및 조명 제어부(56)의 동작을 제어한다.
조명 제어부(56)의 제어에 따라 동작하는 조명 장치(40)는 액정 디스플레이 패널(10)의 아래에 설치되어 프레임마다 적색, 녹색, 및 청색의 배광을 순차적으로 발생시킨다.
제어부(57)의 제어에 따라 동작하는 데이터 변환부(51)는 입력되는 영상 데이터를 적색 데이터, 녹색 데이터, 및 청색 데이터로 변환시키고, 제어부(57)로부터의 기입 명령 신호에 따라 영상 메모리(52)에 저장된다. 영상 메모리(52)에 저장된 각 색상의 데이터는 제어부(57)로부터의 판독 명령 신호에 따라 각 색상 별로 버퍼(53)에 전송된다. 버퍼(53)에 입력된 각 색상의 영상 데이터는 직렬 데이터의 형식으로 데이터 구동부(55)에 입력된다. 데이터 구동부(55)는 각 색상 별로 순차적으로 입력되는 직렬 데이터를 처리하여, 액정 디스플레이 패널(10)의 데이터 전극 라인들을 구동한다. 또한, 주사 구동부(54)는 제어부(57)로부터의 타이밍 제어 신호에 따라 액정 디스플레이 패널(10)의 주사 전극 라인들을 구동한다.
도 2는 도 1의 필드-순차형 액정 디스플레이 패널(10)의 구동 방법을 보여준다. 도 1 및 2를 참조하면, 단위 프레임은 적색 필드(TR), 녹색 필드(TG), 및 청색 필드(TB)로 구분된다. 각각의 필드(TR,TG,TB)는 주사 시간(T RS,TGS,TBS)과 조명 시간(TRL,TGL,TBL)으로 구분된다. 주사 시간(TRS,T GS,TBS)에서는, 주사 전극 라인들(LS1, ..., LSn)에 순차적으로 주사 신호가 인가되면서 데이터 전극 라인들에 데이터 신호가 인가되어, 액정 셀들이 구동된다. 조명 시간(TRL,TGL,TBL )에서는, 조명 장치(40)로부터 소정 색상의 배광(back-light)이 액정 셀들을 통하여 액정 디스플레이 패널(10) 앞으로 출사된다
한편, 칼라-필터형 액정 디스플레이 패널을 구동하는 경우, 단위 프레임에서 모든 주사 전극 라인들이 각각 1 회씩 주사되고 전압이 유지된다. 따라서, 필드-순차형 액정 디스플레이 장치의 경우, 칼라-필터형 액정 디스플레이 장치에 비하여 고속 주사가 요구되고, 주사 후의 전압 유지 시간이 매우 짧다. 주사 시간(TRS,TGS,TBS)과 조명 시간(TRL,TGL,T BL)이 동일하게 설정된 경우, 상기 전압 유지 시간은 각각의 주사 전극 라인에 따라 칼라-필터형 액정 디스플레이 장치에 비하여 약 1/3 내지 1/6 배의 전압 유지 시간이 필요하다. 예를 들어, 제1 주사 전극 라인(LS1)의 액정 셀들의 전압 유지 시간은 칼라-필터형 액정 디스플레이 장치에 비하여 약 1/3 배의 전압 유지 시간이 필요하다. 제n 주사 전극 라인(LSn)의 액정 셀들의 전압 유지 시간은 칼라-필터형 액정 디스플레이 장치에 비하여 약 1/6 배의 전압 유지 시간이 필요하다.
도 2 및 3을 참조하여, 도 1의 액정 디스플레이 패널(10)의 종래의 구성을 설명하면 다음과 같다. 이하의 설명에 있어서, 박막 트랜지스터(332)의 드레인과 소오스는 서로 바뀌어질 수 있다.
각각의 셀 영역은 박막 트랜지스터(332) 및 셀 전극(E11R 내지 E31B)을 포함한 다. 박막 트랜지스터(332)의 드레인(D)은 셀 전극(E11R 내지 E31B)에 연결된다. 박막 트랜지스터들(332)의 게이트들(G)은 주사 구동부(54)로부터의 각각의 주사 전극 라인(LS1 내지 LS3)에 연결된다. 데이터 구동부(55)로부터의 각각의 데이터 전극 라인(LD1 내지 LD3)은 박막 트랜지스터들(332)의 소오스들(S)에 연결된다. 셀 전극(E11R 내지 E31B)과 공통 전극 라인들(COM) 사이에는 주사 후의 전압 유지를 위한 저장 캐페시터들(C11R 내지 C31B)이 연결된다.
이와 같이 구성된 종래의 필드-순차형 액정 디스플레이 패널(10)의 구동 과정을 적색 필드(TR)를 예를 들어 살펴보기로 한다.
제1 주사 전극 라인(LS1)에 높은 전압(N-채널 박막 트랜지스터들인 경우)의 주사 신호가 인가되면, 제1 주사 전극 라인(LS1)의 박막 트랜지스터들이 턴-온되고, 데이터 구동부(55)로부터의 적색용 데이터 전압 신호가 적색용 셀 전극(E11R)에 인가되어, 적색용 액정 셀(L11R)이 구동된다. 이와 같은 주사 동작은 주사 시간(TRS) 동안에 다음 주사 전극 라인들(LS2 내지 LSn)에 대해서도 순차적으로 수행된다.
각각의 주사 전극 라인의 주사 종료 시점들로부터 조명 시간(TRL)의 시작 시점까지의 시간들에서 수행되는 전압 유지 동작은 적색용 저장 캐페시터들(C11R 내지 C31R)에 의하여 이루어진다.
조명 시간(TRL)에서는, 조명 장치(40)로부터 적색의 배광(back-light)이 적색용 액정 셀들(L11R 내지 L31R)을 통하여 액정 디스플레이 패널(10) 앞으로 출사된다.
도 4는 도 3의 필드-순차형 액정 디스플레이 패널(10)의 하부 기판의 패턴 구조를 보여준다. 도 5는 도 4의 제1 열 및 제1 칼럼의 셀 영역의 박막 트랜지스터를 수평 방향으로 절단함에 따른 단면을 보여준다.
도 4 및 5를 참조하면, 하부 글라스 기판(51) 위에 게이트 전극들(G)을 포함한 주사 전극 라인들(LS1 내지 LSn)이 형성된다. 주사 전극 라인들(LS1 , LS2) 위에는 절연층(52)이 형성되고, 이 절연층(52) 위에 반도체층(SE)이 형성된다. 이 반도체층(SE) 위에는 소오스 전극들(S)을 포함한 데이터 전극 라인들(LD1 내지 LD3), 및 드레인 전극들(D)이 형성된다. 데이터 전극 라인들(LD1 내지 LD3) 및 드레인 전극들(D) 위에는 절연층(52)이 형성되고, 이 절연층(52) 위에 공통 전극 라인들(COM)이 형성된다. 공통 전극 라인들(COM) 위에도 절연층(52)이 형성되는 한편, 드레인 전극들(D) 위에 금속 콘텍(CT)이 형성된다. 공통 전극 라인들(COM) 위의 절연층(52) 위에는 셀 전극(E11R 내지 E11B)이 형성된다. 공통 전극 라인(COM)과 셀 전극(E11R 내지 E11B)이 대향되도록 배열됨에 의하여 저장 캐페시터(C 11R 내지 C31B)가 형성된다. 여기서, 공통 전극 라인들(COM)과 셀 전극(E11R 내지 E 11B) 사이의 간격이 짧으므로 저장 캐페시터(C11R 내지 C31B)의 캐페시턴스가 칼라-필터형 액정 디 스플레이처럼 높다. 따라서, 상기 전압 유지 시간이 칼라-필터형 액정 디스플레이처럼 길다.
상기와 같은 종래의 필드-순차형 액정 디스플레이 패널에 의하면, 상기 전압 유지 시간이 짧아서 저장 캐페시터(C11R 내지 C31B)의 필요 캐페시턴스가 매우 낮음에도 불구하고, 저장 캐페시터(C11R 내지 C31B)의 형성을 위하여 공통 전극 라인들(COM)이 하부 기판 위에 별도로 형성된다. 이에 따라, 공통 전극 라인들(COM)의 존재로 인하여, 필드-순차형 액정 디스플레이 패널의 개구율이 낮아져서 휘도 성능이 떨어지는 문제점이 있다.
본 발명의 목적은, 필드-순차형 액정 디스플레이 패널의 구동 특성에 부합하여 휘도 성능이 높아질 수 있는 필드-순차형 액정 디스플레이 패널을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 필드-순차형 액정 디스플레이 패널에서는, 각각의 셀 영역이 박막 트랜지스터 및 셀 전극을 포함하고, 상기 박막 트랜지스터의 드레인 또는 소오스가 상기 셀 전극에 연결되며, 각각의 주사 전극 라인에 상기 박막 트랜지스터들의 게이트들이 연결되고, 각각의 데이터 전극 라인이 상기 박막 트랜지스터들의 소오스들 또는 드레인들에 연결된다. 여기서, 상기 각각의 셀 전극에 인가되는 전압을 유지시키기 위한 저장 캐페시터들이 형성되지 않는다.
본 발명의 상기 필드-순차형 액정 디스플레이 패널에 의하면, 필드-순차형 액정 디스플레이 패널의 구동 특성에 부합하여 상기 저장 캐페시터가 형성되지 않는다. 이에 따라, 저장 캐페시터들의 형성을 위하여 전극 라인들 예를 들어, 공통 전극 라인들이 별도로 형성될 필요가 없으므로, 필드-순차형 액정 디스플레이 패널의 개구율이 높아져서 휘도 성능이 향상될 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. 여기서, 도 1 및 2와 관련된 사항은 본 발명의 실시예에 동일하게 적용된다.
도 2 및 6을 참조하여, 도 1의 액정 디스플레이 패널(10)의 본 발명에 따른 구성을 설명하면 다음과 같다. 이하의 설명에 있어서, 박막 트랜지스터(332)의 드레인과 소오스는 서로 바뀌어질 수 있다.
각각의 셀 영역은 N-채널형 박막 트랜지스터(332) 및 셀 전극(E11R 내지 E31B)을 포함한다. 박막 트랜지스터(332)의 드레인(D)은 셀 전극(E11R 내지 E31B)에 연결된다. 박막 트랜지스터들(332)의 게이트들(G)은 주사 구동부(54)로부터의 각각의 주사 전극 라인(LS1 내지 LS3)에 연결된다. 데이터 구동부(55)로부터의 각각의 데이터 전극 라인(LD1 내지 LD3)은 박막 트랜지스터들(332)의 소오스들(S)에 연결된다. 셀 전극(E11R 내지 E31B)에는 주사 후의 전압 유지를 위한 저장 캐페시터들이 별도로 형성되지 않는다. 왜냐하면, 필드-순차형 액정 디스플레이 패널(10)의 구동 특성상 셀 전극(E11R 내지 E31B)의 기생 캐페시턴스만으로도 주사 후의 전압 유지가 가능하기 때문이다.
이와 같이 구성된 본 발명에 따른 필드-순차형 액정 디스플레이 패널(10)의 동작 과정을 각 필드(TR,TG,TB) 별로 살펴 보기로 한다.
먼저, 적색 필드(TR)의 주사 시간(TRS)에서의 동작 과정은 다음과 같다.
제1 주사 전극 라인(LS1)에 높은 전압 예를 들어, 18 볼트(V)의 주사 신호가 인가되면, 제1 주사 전극 라인(LS1)의 박막 트랜지스터들이 턴-온되고, 데이터 구동부(55)로부터의 데이터 전압 신호가 적색용 셀 전극(E11R)에 인가되어, 적색용 액정 셀(L11R)이 구동된다. 여기서, 데이터 전압 신호는 계조에 따라 0(영) 내지 10 볼트(V)를 가지고, 상부 기판의 공통 전극층에는 5 볼트(V)가 인가된다. 이에 따라, 적색용 액정 셀(L11R)은 자신에 인가되는 전압 즉, 적색용 셀 전극(E11R)과 상부 기판의 공통 전극층 사이의 전압에 따라 내부 배열이 이루어진다.
상기와 같은 주사 동작은 주사 시간(TRS) 동안에 다음 주사 전극 라인들(LS2 내지 LSn)에 대해서도 순차적으로 수행된다.
각각의 주사 전극 라인의 주사 종료 시점들로부터 적색 조명 시간(TRL)의 시작 시점까지의 시간들에서 수행되는 전압 유지 동작은 적색용 셀 전극들(E11R 내지 E31R)의 기생 캐페시터들의 충전에 의하여 이루어진다. 예를 들어, 주사되지 않는 주사 전극 라인들에는 - 5 볼트(V) 정도의 낮은 전압이 인가되어 적색용 박막 트랜지스터들이 턴-오프됨에도 불구하고, 적색용 셀 전극들(E11R 내지 E31R)의 기생 캐페시터들의 충전에 의하여 적색용 셀 전극들(E11R 내지 E31R)의 인가 전압들이 유지될 수 있다. 왜냐하면, 칼라-필터형 액정 디스플레이 패널에 비하여 상기 전압 유지 시간이 매우 짧으므로, 상기 기생 캐페시터들의 용량만으로도 전압 유지 시간이 충분히 유지될 수 있기 때문이다.
적색 조명 시간(TRL)에서는, 조명 장치(40)로부터 적색의 배광(back-light)이 적색용 액정 셀들(L11R 내지 L31R)을 통하여 액정 디스플레이 패널(10) 앞으로 출사된다.
다음에, 녹색 필드(TG)의 주사 시간(TGS)에서의 동작 과정은 다음과 같다.
제1 주사 전극 라인(LS1)에 높은 전압 예를 들어, 18 볼트(V)의 주사 신호가 인가되면, 제1 주사 전극 라인(LS1)의 박막 트랜지스터들이 턴-온되고, 데이터 구동부(55)로부터의 데이터 전압 신호가 녹색용 셀 전극(E11G)에 인가되어, 녹색용 액정 셀(L11G)이 구동된다. 여기서, 데이터 전압 신호는 계조에 따라 0(영) 내지 10 볼트(V)를 가지고, 상부 기판의 공통 전극층에는 5 볼트(V)가 인가된다. 이에 따라, 녹색용 액정 셀(L11G)은 자신에 인가되는 전압 즉, 녹색용 셀 전극(E11G)과 상부 기판의 공통 전극층 사이의 전압에 따라 내부 배열이 이루어진다.
상기와 같은 주사 동작은 주사 시간(TGS) 동안에 다음 주사 전극 라인들(LS2 내지 LSn)에 대해서도 순차적으로 수행된다.
각각의 주사 전극 라인의 주사 종료 시점들로부터 녹색 조명 시간(TGL)의 시작 시점까지의 시간들에서 수행되는 전압 유지 동작은 녹색용 셀 전극들(E11G 내지 E31G)의 기생 캐페시터들의 충전에 의하여 이루어진다. 예를 들어, 주사되지 않는 주사 전극 라인들에는 - 5 볼트(V) 정도의 낮은 전압이 인가되어 녹색용 박막 트랜지스터들이 턴-오프됨에도 불구하고, 녹색용 셀 전극들(E11G 내지 E31G)의 기생 캐페시터들의 충전에 의하여 녹색용 셀 전극들(E11G 내지 E31G)의 인가 전압들이 유지될 수 있다. 왜냐하면, 칼라-필터형 액정 디스플레이 패널에 비하여 상기 전압 유지 시간이 매우 짧으므로, 상기 기생 캐페시터들의 용량만으로도 전압 유지 시간이 충분히 유지될 수 있기 때문이다.
녹색 조명 시간(TGL)에서는, 조명 장치(40)로부터 녹색의 배광(back-light)이 녹색용 액정 셀들(L11G 내지 L31G)을 통하여 액정 디스플레이 패널(10) 앞으로 출사된다.
위와 마찬가지로, 청색 필드(TB)의 주사 시간(TBS)에서의 동작 과정은 다음과 같다.
제1 주사 전극 라인(LS1)에 높은 전압 예를 들어, 18 볼트(V)의 주사 신호가 인가되면, 제1 주사 전극 라인(LS1)의 박막 트랜지스터들이 턴-온되고, 데이터 구동부(55)로부터의 데이터 전압 신호가 청색용 셀 전극(E11B)에 인가되어, 청색용 액정 셀(L11B)이 구동된다. 여기서, 데이터 전압 신호는 계조에 따라 0(영) 내지 10 볼트(V)를 가지고, 상부 기판의 공통 전극층에는 5 볼트(V)가 인가된다. 이에 따라, 청색용 액정 셀(L11B)은 자신에 인가되는 전압 즉, 청색용 셀 전극(E11B)과 상부 기판의 공통 전극층 사이의 전압에 따라 내부 배열이 이루어진다.
상기와 같은 주사 동작은 주사 시간(TBS) 동안에 다음 주사 전극 라인들(LS2 내지 LSn)에 대해서도 순차적으로 수행된다.
각각의 주사 전극 라인의 주사 종료 시점들로부터 청색 조명 시간(TBL)의 시작 시점까지의 시간들에서 수행되는 전압 유지 동작은 청색용 셀 전극들(E11B 내지 E31B)의 기생 캐페시터들의 충전에 의하여 이루어진다. 예를 들어, 주사되지 않는 주사 전극 라인들에는 - 5 볼트(V) 정도의 낮은 전압이 인가되어 청색용 박막 트랜지스터들이 턴-오프됨에도 불구하고, 청색용 셀 전극들(E11B 내지 E31B)의 기생 캐페시터들의 충전에 의하여 청색용 셀 전극들(E11B 내지 E31B)의 인가 전압들이 유지될 수 있다. 왜냐하면, 칼라-필터형 액정 디스플레이 패널에 비하여 상기 전압 유지 시간이 매우 짧으므로, 상기 기생 캐페시터들의 용량만으로도 전압 유지 시간이 충분히 유지될 수 있기 때문이다.
청색 조명 시간(TBL)에서는, 조명 장치(40)로부터 청색의 배광(back-light)이 청색용 액정 셀들(L11B 내지 L31B)을 통하여 액정 디스플레이 패널(10) 앞으로 출사된다.
도 7에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 5 및 7을 참조하면, 하부 글라스 기판(51) 위에 게이트 전극들(G)을 포함한 주사 전극 라인들(LS1 내지 LSn)이 형성된다. 주사 전극 라인들(LS1, LS 2) 위에는 절연층(52)이 형성되고, 이 절연층(52) 위에 반도체층(SE)이 형성된다. 이 반도체층(SE) 위에는 소오스 전극들(S)을 포함한 데이터 전극 라인들(LD1 내지 LD3), 및 드레인 전극들(D)이 형성된다. 데이터 전극 라인들(LD1 내지 LD3) 및 드레인 전극들(D) 위에는 절연층(52)이 형성되고, 드레인 전극들(D) 위에 금속 콘텍(CT)이 형성된다. 데이터 전극 라인들(LD1 내지 LD3) 및 드레인 전극들(D) 위의 절연층(52) 위에는 셀 전극들(E11R 내지 E11B)이 형성된다.
여기서, 셀 전극들(E11R 내지 E11B)의 전압 유지를 위한 저장 캐페시터들이 별도로 형성되지 않으므로, 별도의 전극 라인들 예를 들어, 공통 전극 라인들(도 3 및 4의 COM)이 하부 글라스 기판에 형성되지 않는다. 이에 따라, 필드-순차형 액정 디스플레이 패널의 개구율이 높아져서 휘도 성능이 향상될 수 있다.
도 8은 액티브 매트릭스 액정 디스플레이 패널에서 셀 전극의 전압 유지 시간에 대한 저장 캐페시터의 필요 캐페시턴스의 일 예를 보여준다. 반복적인 실험 에 의하면, 어느 한 해상도의 액티브 매트릭스 액정 디스플레이 패널들에 있어서, 칼라-필터형 액정 디스플레이 패널의 경우에는 전압 유지 시간이 단위 프레임의 시간인 약 16.7 밀리-초(ms)임에 비하여, 필드-순차형 액정 디스플레이 패널의 경우에는 전압 유지 시간이 평균 4.5 밀리-초(ms)이었다. 이 경우, 칼라-필터형 액정 디스플레이 패널의 저장 캐페시터의 필요 캐페시턴스가 0.6 피코-패럿(pF)으로 컸음에 반하여, 필드-순차형 액정 디스플레이 패널의 경우에는 0.07 피코-패럿(pF)으로 작았다. 따라서, 별도의 전극 라인들 예를 들어, 공통 전극 라인들을 하부 글라스 기판에 형성하지 않고 기생 캐페시턴스만을 이용하는 것이 가능하다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 필드-순차형 액정 디스플레이 패널에 의하면, 필드-순차형 액정 디스플레이 패널의 구동 특성에 부합하여 저장 캐페시터가 형성되지 않는다. 이에 따라, 저장 캐페시터들의 형성을 위하여 전극 라인들 예를 들어, 공통 전극 라인들이 별도로 형성될 필요가 없으므로, 필드-순차형 액정 디스플레이 패널의 개구율이 높아져서 휘도 성능이 향상될 수 있다.

Claims (3)

  1. 각각의 셀 영역이 박막 트랜지스터 및 셀 전극을 포함하고, 상기 박막 트랜지스터의 드레인 또는 소오스가 상기 셀 전극에 연결되며, 각각의 주사 전극 라인 에 상기 박막 트랜지스터들의 게이트들이 연결되고, 각각의 데이터 전극 라인이 상기 박막 트랜지스터들의 소오스들 또는 드레인들에 연결되는 필드-순차형(Field-Sequential) 액정 디스플레이 패널에 있어서,
    상기 각각의 셀 전극에 인가되는 전압을 유지시키기 위한 저장 캐페시터들이 형성되지 않은 필드-순차형 액정 디스플레이 패널.
  2. 제1항에 있어서,
    상기 각각의 셀 영역, 상기 각각의 주사 전극 라인, 및 상기 각각의 데이터 전극 라인이 하부 기판에 형성되고, 기준 전압이 인가되는 공통 전극층이 상부 기판에 형성되는 필드-순차형 액정 디스플레이 패널.
  3. 제2항에 있어서,
    상기 기준 전압이 인가되는 공통 전극 라인들이 상기 하부 기판에 형성되지 않은 필드-순차형 액정 디스플레이 패널.
KR1020030046865A 2003-07-10 2003-07-10 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널 KR100943183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046865A KR100943183B1 (ko) 2003-07-10 2003-07-10 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046865A KR100943183B1 (ko) 2003-07-10 2003-07-10 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050006886A KR20050006886A (ko) 2005-01-17
KR100943183B1 true KR100943183B1 (ko) 2010-02-19

Family

ID=37220646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046865A KR100943183B1 (ko) 2003-07-10 2003-07-10 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100943183B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006953A (ko) * 1997-06-19 1999-01-25 가미야 마사시 매트릭스형 전극 구조를 가진 액정 표시장치
KR20020008793A (ko) * 2000-07-24 2002-01-31 구사마 사부로 전기 광학 패널 또는 그 구동 방법, 전기 광학 장치 및전자 기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006953A (ko) * 1997-06-19 1999-01-25 가미야 마사시 매트릭스형 전극 구조를 가진 액정 표시장치
KR20020008793A (ko) * 2000-07-24 2002-01-31 구사마 사부로 전기 광학 패널 또는 그 구동 방법, 전기 광학 장치 및전자 기기

Also Published As

Publication number Publication date
KR20050006886A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
JP3800404B2 (ja) 画像表示装置
US6738034B2 (en) Picture image display device and method of driving the same
US7187421B2 (en) Liquid crystal display having a source driver and scanning line drive circuit that is shutdown
US7372442B2 (en) Display device
US8232932B2 (en) Display device
JP2013088510A (ja) 表示装置およびその駆動方法
US7233323B2 (en) Device and method for varying the row scanning time to compensate the signal attenuation depending on the distance between pixel rows and column driver
KR100417310B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기
JPH07270754A (ja) 液晶表示装置
US8558784B2 (en) Flat panel display
JP2001075534A (ja) 液晶表示装置
KR100354795B1 (ko) 매트릭스형 표시 장치
US20070120809A1 (en) Liquid crystal display device and driving method of the same
KR20050008040A (ko) 주사 전극 라인을 사용하여 저장 캐페시터가 형성된필드-순차형 액정 디스플레이 패널
KR100943183B1 (ko) 저장 캐페시터들이 형성되지 않은 필드-순차형 액정디스플레이 패널
JP5132414B2 (ja) 電気光学装置
KR20070034381A (ko) 액정표시장치 및 그의 구동방법
KR100552970B1 (ko) 박막 트랜지스터의 구조가 개선된 필드-순차형 액정디스플레이 패널
KR101211237B1 (ko) 액정표시장치 및 그의 구동방법
KR19990040948A (ko) 플리커 방지용 액정표시장치
KR100853215B1 (ko) 액정 표시 장치
US20040196218A1 (en) Active matrix el display and its driving method
JP2006171084A (ja) 液晶表示装置および液晶表示装置の駆動方法
EP0907159B1 (en) Active matrix liquid crystal display panel and method of driving the same
KR100382625B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee