KR100937344B1

KR100937344B1 - 통신 라인상의 스위칭된 신호를 위한 수신기

Info

Publication number: KR100937344B1
Application number: KR1020057005268A
Authority: KR
Inventors: 씨에리 시카르드
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2002-09-25
Filing date: 2003-09-24
Publication date: 2010-01-20
Also published as: US7414439B2; JP4328295B2; JP2006500839A; EP1404078A1; US20060039504A1; WO2004030298A1; KR20050071516A; AU2003267415A1

Abstract

LIN 버스와 같은 통신 라인(1)상의 스위칭된 신호를 수신하기 위한 수신기로서, 상기 신호는 제 1 전압 레벨과 제 2 전압 레벨(sup, 접지) 사이에서 변한다. 수신기는 수신된 신호 전압 레벨(Vlin) 및 입력 기준 전압 레벨(Vsup)의 상대 값들에 응답하는 비교기(31, 54)를 포함한다. 비교기(31, 54)는 상기 수신된 신호가 어썰팅될 때, 수신된 신호 전압 레벨(Vlin)의 함수인 입력 전류(Iin) 및 입력 기준 전압 레벨(Vsup)의 함수인 기준 전류(Isup)를 제공하기 위해 선택적으로 작동 가능한 전류 생성기(40, 41), 및 입력 전류(Iin) 및 기준 전류(Isup)의 상대 값들에 응답하는 출력 수단(28, 32, 31; 56)을 포함한다. 출력 수단(28, 32, 31; 56)은 제 1 전압 레벨과 제 2 전압 레벨(Vsup, 접지)간의 차이 보다 실질적으로 작은 전압(VDD)의 전력으로 공급된다. 입력 전류(Iin)에 응답하는 스위치(26, 35, 46)는 수신된 신호가 디어썰팅될 때, 비교기의 전력 소비를 감소시킨다.

통신 라인, 비교기, 신호, 전압 레벨

Description

통신 라인상의 스위칭된 신호를 위한 수신기{Receiver for a switched signal on a communication line}

본 발명은 통신 라인상의 스위칭된 신호를 위한 수신기에 관한 것이다.

로컬 네트워크들은 노드들의 세트가 통신하는, 통신 버스와 같은 통신 라인을 종종 이용한다. 마스터 노드내의 드라이버 모듈은 라인에 전력를 인가하고, 드라이버 모듈은 라인을 통해 신호들을 원거리 슬레이브 노드들에 전송하기 위해 라인 내의 전력의 스텝 변경들(step changes)을 제공하도록 스위칭된다. 스위칭된 전력 신호는 라인에 연결된 다중화된 원거리 노드들을 활성화하고, 라인은 또한 신호들을 원거리 노드들로부터 중앙 처리 유닛으로 다시 선택적으로 전송한다.

예컨대, 이러한 버스는 자동차들에서 사용되고, 버스는 전류가 흐르는 단일 라인 또는 컨덕터들의 꼬인 쌍(twisted pair)을 포함하고, 컨덕터들의 쌍간의 근접한 커플링(coupling)은 전자파 장애('EMI'), 즉 버스의 와이어들에서 유발된 노이즈의 수신에 대한 그것들의 민감도를 감소시키고, 그것들의 전자파 적합성('EMC'), 즉 버스의 와이어들에서 흐르는 전류들에 의한 기생 필드들의 복사(radiation of parasitic fields)를 향상시키며; 둘 다 특히 자동차 애플리케이션들에서 특히 중요한 파라미터들이다.

역사적으로, 자동차 애플리케이션들에서, 도어 락들, 시트 포지션들, 전기 거울들, 및 윈도우 작동들과 같은 기능들은 와이어들 및 스위치들에 의해 전해지는 전기 직류에 의해 직접적으로 제어되어 왔다. 오늘날, 이러한 기능들은 다중화된 제어기 영역 네트워크(Controller Area Network; CAN)에서 센서들 및 작동기들과 함께 ECU(Electronic Control Unit)들에 의해 제어될 수 있다. 제어기 영역 네트워크(CAN) 표준(ISO 11898)은 예컨대 250kbauds 내지 1Mbaud의 주파수로 전압을 스위칭함으로써, 데이터가 꼬인 쌍 케이블을 통해 다중화된 수신기 모듈들로 전송되도록 허용한다. 수신기 모듈들은, 예컨대 요구된 기계적인 전력을 생성함으로써 기능을 수행하는 작동기들이거나, 또는 측정하고 버스를 통해 결과들을 다시 ECU에 전송함으로써 활성화에 응답하는 센서들일 수 있다.

CAN 버스는 차량 시리얼 데이터 버스로서 사용되도록 설계되었고, 차량의 EMI 환경에서 신뢰가능한 작동인, 실시간 처리 요구들을 만족시키고, 비용-효율적이며, 합리적인 대역폭을 제공한다. 그러나, CAN 버스 시스템을 통해 직접적으로 메인 바디 네트워크와 연결하는 것은, 증가된 노드 당 비용들 때문에, 그리고 높은 전체 네트워크 트래픽이 관리를 상당히 어렵게 만들 수 있기 때문에 고가일 수 있다. 비용들을 감소시키는 것을 돕기 위해, 논리적인 확장은 네트워크를 계층적으로 구조화하는 것이다.

CAN 표준의 변형은 LIN(로컬 상호접속 네트워크(Local Interconnect Network)) 서브-버스 표준(ISO 7498 참조)이고, 이는 더 낮은 속도로 그리고 단일 와이어 버스 상에서의 CAN 버스에 대한 확장이고, 로컬 네트워크 클러스터들로의 연결을 제공하는 것이다. LIN 서브-버스 시스템은 제조 및 구성요소 비용들을 상당히 감소시킬 수 있는 단일-와이어 구현(향상된 ISO9141)을 사용한다. 구성요소 비용들은 슬레이브 노드에서, 크리스탈 또는 세라믹 공진기 없이, 자체-동기화에 의해 또한 감소된다. 시스템은 더 유연한, 더 낮은 비용의 실리콘 구현을 위해, 대부분의 마이크로-제어기들에 의해 공유되는 공통 범용 비동기화 송수신기 시리얼 통신 인터페이스(UART/SCI) 하드웨어에 기초한다.

통신 버스 또는 유사한 라인의 와이어들은 종종 길고, 실질적인 분산된 리액티브 부하를 그것들이 연결된 송신기에 제공하고, 특히 그것들의 용량성 부하들은 개별적으로 가변할 수 있다. 분산된 임피던스는 공칭 사각형 스위칭되는 펄스의 파면들에 유한 슬루 레이트(slew rate)를 준다. 따라서, 수신기 응답의 정확한 타이밍을 보장하기 위해서, 수신기가 정확하게 반복되는 신호 레벨에서 응답하는 것은 중요하다. 이는 CAN 버스 및 다른 시스템들에서 중요하지만, LIN 시스템의 자체-동기화 특징은 LIN 수신기의 응답 레벨을 정밀하게 하는 것을 특히 중요하게 한다.

또한, 시스템의 노드들의 대기 전류가 매우 낮도록 하는 것이 중요하고, 특히 이러한 시스템들이 배터리 또는 축전지에 의해 전원 공급되는 경우에 중요하다. 따라서, 시스템의 노드들은 작동의 대기 모드들을 가지고, 대기 모드들에서 전류 소비는 감소되지만, 웨이크-업 시간(wake-up time), 즉 대기 모드로부터 작동 모드로 노드를 통과하는데 걸리는 시간이 짧은 것이 또한 바람직하다. 또한, 비용 고려들은 중요하고, 노드들의 구성요소들이 가능한 한 작은 실리콘 영역을 사용하도록 하는 것이 바람직하며; 이어서, 신호 전방(signal front)을 검출하고 노드 내의 메인 수신기 소자들을 웨이크-업시키기 위한 여분의 수신기 구성요소들을 포함하는 것을 피하는 것이 바람직하다.

미국 특허 출원 6 281 714는 컴퓨터 및 다른 정보 처리 시스템들을 위한 차동 수신기 회로를 개시하지만, 시스템의 노드의 대기 전류가 감소되도록 하는 통신 버스 시스템을 위한 수신기는 개시하지 않는다.

본 발명은 첨부 청구항들에서 기술된 바와 같은 통신 라인상의 스위칭된 신호를 수신하기 위한 수신기를 제공한다.

도 1은 본 발명이 적용될 수 있는 전형적인 LIN 버스 설치의 개략도.

도 2는 LIN 버스를 위한 알려진 수신기의 개략도.

도 3은 도 1의 LIN 버스 설치의 작동에서 나타나는 신호들의 다이어그램.

도 4는 예로서 주어진, 본 발명의 일 실시예에 따른 LIN 버스를 위한 수신기의 개략도.

도 5는 도 4의 수신기의 작동에서 나타나는 신호들의 다이어그램.

도 6은 도 4의 수신기를 더 상세히 도시하는 다이어그램.

도 7은 예로서 주어진, 본 발명의 또 다른 실시예에 따른 LIN 버스를 위한 수신기의 개략도.

본 발명에 대한 바람직한 애플리케이션은 LIN 버스에 대한 것이다. 도 1은 스위칭된 신호들을 운반하는 통신 라인(1)이고, 그 프로토콜이 데이터 바이트들, 보안, 및 에러 검출을 규정하는, 전형적인 LIN 버스의 전체 구조를 도시한다. LIN 버스는 단일 채널을 갖는 단일 와이어를 포함하고, 2, 3, 4, 및 5와 같은 노드들에 연결되고, 이들 중 하나가 전송 및 수신이 가능한 마스터 노드이고, 다른 노드들은 수신만이 가능한 슬레이브 노드들이다. 모든 노드들은 전송 및 수신 태스크로 분리되는 슬레이브 통신 태스크를 포함하는 반면, 마스터 노드는 부가적인 마스터 전송 태스크를 포함한다. 슬레이브 노드들은 슬레이브 노드들 내에 크리스탈 또는 세라믹 공진기들이 없이 동기화된다. LIN 버스에 대한 이 애플리케이션이 본 발명의 바람직한 애플리케이션이면서, 본 발명은 또한 다른 통신 라인들에 적용가능함을 인식해야 할 것이다.

도 2는 LIN 버스를 위한 노드(마스터 또는 슬레이브) 내의 알려진 수신기를 도시한다. 버스는 입력 신호를 무선 주파수 간섭을 제거하는 저역 통과 필터(8)에 연결된 단자(7)에 공급한다. 필터링된 신호는 제 1 수신기(9) 및 제 2 수신기(10)에 공급된다. 제 1 수신기(9)는 펄스의 파면의 도착에 대응하는 단자(7)에서의 전압 감소에 상대적으로 낮은 정확도로 응답한다. 제 1 수신기(9)는 노드의 대기 모드에서도, 불변으로 활발하고 작동가능하다. 그것은 낮은 정전류(quiescent current)로 작동한다. 제 2 수신기(10)는 LIN 단자(7)로부터 신호를 수신하기 위해 연결된 1개의 입력을 갖고, 전압 분리기를 형성하기 위해 양의 공급 단자(13) 및 접지(14) 간에 직렬로 연결된 2개의 저항기들(11 및 12) 간의 접합에 연결된 제 2 입력을 갖는다. 수신기(10)의 출력은 노드 출력 단자(15)에 연결되고, 모니터(16)에 의해 활성화 및 비활성화된다.

작동시, 제 1 수신기(9)가 LIN 단자(7)에서 펄스의 시작을 검출할 때, 모니터(16)는 메인 수신기(10)를 활성화시키고, 여기서 메인 수신기(10)는 저항기들(11 및 12)에 의해 형성된 전압 분리기로부터의 신호를 비교하고, 필터(8)로부터의 신호가 기준 전압 아래로 떨어지는 순간, 출력 단자(15) 상에 신호를 어썰팅한다(assert). 신호 레벨들은 도 3에서 예시되고, 필터(8)로부터의 신호는 16에 도시되고, 전압 분리기(11 및 12)에 의해 규정된 기준 임계 전압은 17에 도시되며, 노드 출력 단자(15)에서의 출력 신호는 18에서 도시된다. 필터(8)로부터의 전압이 전압 검출기(11, 12)로부터의 전압을 다시 초과할 때, 제 2 수신기(10)는 펄스를 출력 단자(15)상에 리어썰팅(re-assert)하고, 필터(8)로부터의 신호가 디어썰팅 레벨(de-assert level)에 도달하고 코드 프레임의 길이보다 길게 머문다면, 모니터(16)는 제 2 수신기(10)를 재활성화시킨다. 제 2 수신기(10)는 제 1 수신기(9)보다 높은 대기 전류(quiescent current)로 설계될 수 있고, 따라서 대기 모드에서 불활성되므로, 더 높은 정확도를 가질 수 있다.

작동의 대기 모드의 사용은 전류 소비를 감소시키지만, 제 1 수신기(9)에 의해 웨이크업 된 메인 수신기(10)에 의한 아키텍처는 웨이크-업 시간을 증가시킨다. 또한, 2개의 수신기들의 사용은 노드의 집적 회로에 의해 사용된 실리콘의 영역을 증가시킨다.

도 4는 본 발명의 제 1 바람직한 실시예에 따른 노드를 도시한다. 노드는 단일 수신기를 포함하고; 상기 수신기는 고전압부(20) 및 저전압부(21)를 포함한다. 고전압부(20)는 전류 변환기들(22 및 23), 저항 소자들(24 및 25), 및 스위치(26)에 대한 전압을 포함한다. 이들 소자들은 V_SUP에 근접하거나 또는 동일한 전압과 접지에 근접한 전압 사이에서 스윙(swing)할 필요가 있고, 따라서 고전압 구성요소들로 설계될 필요가 있으며; 그 표시로, 자동차 애플리케이션들에서, V_sup는 대략 최대 14 볼트 또는 최대 42 볼트로 이루어질 수 있다. 노드의 저전압부(21)는 예컨대, 대략 3 내지 5 볼트의 실질적으로 더 낮은 전압만을 견디도록 설계된 구성요소들을 사용할 수 있다.

변환기(22)는 신호(17)에 대응하는, 필터로부터의 전압 V_LIN, 및 공급 단자(13)로부터의 공급 전압 V_SUP를 수신하기 위해 연결되고, 작은 게이트-소스 임계 전압 V_TP에 의해 낮아진 전압들간의 차이(V_SUP - V_LIN)에 비례하여 전류 I_IN을 생성한다. 전류 I_IN은 변환기(22)내의 저항 R에 반비례한다. 전류 I_IN은 값이 R₀인 저항기(28) 및 값이 R_HYST인 또 다른 저항기(29)와 전계 효과 트랜지스터(FET)(27)의 직렬 결합을 통과해서 지나간다. 그 기능이 아래 설명될 저항기(29)는, 저항기(28)와 접지 단자(14) 간에 연결된다. 저항기(28)와 FET(27)의 접합은 전압 V_-에 있고, 라인(30)에 의해 전압 비교기(31)의 입력에 연결된다.

변환기(23)는 또한 공급 전압 V_SUP를 수신하고, 게이트-소스 임계 전압 V_TP의 값의 2배만큼 낮아진 V_SUP에 비례하고 저항 R의 2배에 반비례하는 전류 I_SUP를 생성하도록 구성된다. 전류 I_SUP는 스위치(26)를 통과해서 지나가고, 그 후 저항기들(28 및 29)과 동일하고 각각 저항 값 R₀ 및 R_HYST를 갖는 저항기들(32 및 33)의 직렬 결합을 통과해서 지나간다. 저항기(33)는 저항기(32)의 한쪽 끝을 접지 단자(14)에 연결하고, 저항기(32)의 다른 끝은 전압 V₊를 전압 비교기(31)의 제 2 입력 단자에 공급하기 위해 연결된다. 전압 비교기(31)의 출력은 노드 출력 단자(15)에 공급된다.

전압 비교기(31)는 스위치(35)를 통해 단자(34)로부터의 공급 전압 V_DD에 의해 활발하게 되고, 전압 V_DD는 단자(13)에서의 전압 V_SUP보다 실질적으로 낮다.

전류 I_IN이 나타나자마자 스위치들(26 및 35)이 닫히게 되도록, 스위치들(26 및 35)은 FET(27)와 저항기들(28 및 29)의 직렬 결합 양단의 전압에 의해 활성화된다. 이 방식으로, 저항기들(32 및 33) 및 전압 비교기(31)로의 전류 및 전압의 인가에 따라, 대기 전류는 매우 낮은 레벨에 있지만, 웨이크-업 시간은 매우 짧다.

임의의 히스테리시스 피드백(hysteresis feedback)의 부재시, 상술된 바와 같은 수신기는 입력 신호 레벨이 기준 레벨에 근접할 때, 작은 입력 신호 변화 또는 노이즈에 응답하여, 2개의 출력 신호 값들 간에서 맴돌거나(hover) 또는 발진하는 경향이 있을 수 있다. 이를 피하기 위해, 출력 단자(15)는 저항기들(28 및 29) 간의 접합 또는 저항기들(32 및 33) 간의 접합을 저항기들(24 및 25)의 직렬 결합에 양자택일로 연결하는 쌍안정(bi-stable) 스위치(36)를 활성화시키기 위해 연결되고, 저항기들(24 및 25)의 직렬 결합의 다른 끝은 공급 단자(13)에 연결된다. 저항기들(33 및 29)의 값 R_HYST는 저항기들(24 및 25)의 값들에 관하여 작도록 선택된다.

작동시, 도 5에 도시된 바와 같이, 전압 V_-가 전압 V₊를 지나 증가하면, 스위치(36)는 저항기들(24 및 25)을 저항기(29)에 연결하고, 전압 V_-를 더 증가시키기 위해 폴(pole)을 변경하고, 저항기(33)로부터의 저항기들(24 및 25)의 차단은 전압 V₊를 동시에 저하시킨다. 전압 V_-가 V₊의 값을 지나 실질적으로 다시 저하할 때, 스위치(36)는 저항기들(24 및 25)을 저항기(23)에 연결하기 위해 폴을 변경하고, 전압 V_-를 더 저하시키고 전압 V₊를 증가시킨다.

도 4에 도시된 수신기의 바람직한 구현은, 동일한 소자들은 동일한 참조 번호들을 갖는 도 6에서 도시된다. npn 트랜지스터(37)는 필터(8)와 공급 단자(13)간에 연결되고, npn 트랜지스터(38)는 필터(8)와 증폭기(22)로의 입력간에 연결되고, 상기 트랜지스터들(37 및 38)은 LIN 단자(7) 또는 공급 단자(13)상의 정전기 방전으로부터 나머지 수신기를 보호하도록 역할한다. 필터(8)로부터의 신호는 트랜지스터(37)의 베이스 및 이미터를 통해, 전류 소스(39)가 LIN 신호가 V_SUP의 레벨에서 디어썰팅될 때, 접지(14)로 흐르는 전류를 1 마이크로앰프로 제한하는 전류 소스(39)에 연결된다. 변환기(22)는 그 소스가 저항 R의 저항기(41)를 통해 트랜지스터(38)의 이미터에 연결되고, 그 컬렉터가 공급 단자(13)에 연결되며, 그것의 베이스가 컬렉터에 단락되는 PMOS FET(40)를 포함한다. 저항기(41)와 트랜지스터(38) 간의 접합은 트랜지스터(37)의 이미터에 연결된다. FET(40)의 게이트는 트랜지스터(37)의 이미터와 전류 소스(39) 간의 접합에 연결된다. 트랜지스터(40)의 드레인은, 저항기(28)에 연결된 소스를 갖고, 게이트가 그것의 드레인에 단락되는 NMOS FET인 트랜지스터(27)의 드레인에 연결된다.

작동시, 단자(7)에서의 LIN 신호가 디어썰팅될 때, 트랜지스터(37)의 베이스에 인가된 전압(17)은 단자(13)상의 공급 전압 V_SUP에 근접하고, 트랜지스터(37)는 도전하고, FET(40)의 게이트 상의 전압은 공급 단자(13)의 공급 전압 V_SUP에 또한 근접하며, FET(40)는 스위치 오프된다. 트랜지스터(37)의 베이스에서의 신호(17)가 감소할 때, 그것의 이미터에서의 전압은 또한 감소하고, 단자(13)에서의 전압 V_SUP로부터의 차이가 FET(40)의 게이트-소스 임계 전압 V_TP를 초과하면, FET(40)는 도전하기 시작한다. 저항기(41), FET들(40 및 27), 및 저항기들(28 및 29) 내에 흐르는 전류는 저항기(41) 양단의 전압 즉, FET(40)의 임계 전압 VTP에 의해 낮아진, LIN 신호 V_LIN과 공급 전압 V_SUP간의 차이에 비례한다.

FET들(40 및 27)의 드레인들간의 접합은 저항기들(28 및 29) 내에 전류가 흐르자마자, 결과 전압이 스위치들(26 및 35)을 닫도록 스위치들(26 및 35)을 활성화기키기 위해 연결된다.

전류 변환기(23)는 단자들(13 및 14)간의 스위치(26)와 직렬로, 각각 저항 R인, 2개의 저항기들(42 및 43)의 직렬 결합, 및 또한 각각 저항 R인 2개의 저항기들(44 및 45)의 직렬 결합을 포함한다. PMOS FET(46)는 저항기들(43 및 44) 간의 접합에 연결된 소스, 저항기(32)에 연결된 드레인, 및 저항기(45) 및 스위치(26) 간의 접합에 연결된 게이트를 갖고, 스위치(26)는 NMOS FET에 의해 형성된다.

히스테리시스 효과가 없는 수신기의 작동은 다음 식들에 의해 표시된다.

식(1)

I₁은 저항기들(42 및 43) 내에 흐르는 전류이고, I₂는 저항기들 (44 및 45)내에 흐르는 전류이다.

수신기가 턴 온될 때, FET(26)는 도전하고, FET(46)의 게이트를 접지에 연결하여, V_g=0이 된다.

식(2)

I_SUP는 FET(46)의 소스-드레인 경로내에 흐르는 전류이다.

식(3)

I_in은 FET(27)의 소스-드레인 경로내에 흐르는 전류이다.

여기서

식(4)

다음의 식은 저항기들(29 및 33)에 인가된 피드백에 의해 도입된 히스테리시스의 효과가 없는 경우,

일 때,

식(5)

상술된 실시예에서, 변환기(22)는 수신된 신호 전압 레벨 V_LIN의 함수인 입력 전류 I_IN을 생성한다. 변환기(23)는 단자(13) 상의 공급 전압 V_SUP인, 기준 전압 레벨의 함수인 기준 전류 I_SUP를 생성한다. 비교기(31)는 각각 전류 I_IN 및 I_SUP에 의해 한편으로 저항기들(28 및 29) 및 다른 한편으로 저항기들(32 및 33) 양단에 생성된 전압들의 상대 값들에 응답한다. 전압 비교기(31)는 단자(13)에서의 공급 전압 V_SUP와 단자(14)에서의 접지 간의 입력 신호 V_LIN의 스윙보다 실질적으로 낮은 전압 V_DD로 전원 공급된다.

스위치(35)는 수신된 신호 V_LIN이 어썰팅될 때, 비교기(31)가 선택적으로 작동하게 한다. 다시, 전류 I_SUP 및 I_IN은 수신된 신호가 어썰팅될 때에만 생성된다. 따라서, 수신기의 이 부분에 대한 전력 소비는 수신된 신호가 디어썰팅될 때 감소된다. 한편으로 저항기들(28 및 29) 및 다른 한편으로 저항기들(32 및 33) 양단에 전개된 전압들은 입력 신호 전압 레벨 V_LIN의 스윙보다 실질적으로 작다. 모든 이들 구성요소들은 수신기의 저전압 부분(21)에 포함된다.

입력 전류 I_IN은 수신된 신호 및 상기 입력 기준 전압 레벨의 상대 전압 레벨들의 함수로서 생성된다. 따라서, 공급 전압 V_SUP의 변동은 입력 전류 I_IN이 공급 전압 V_SUP로부터 직접 생성된 기준 전류 I_SUP와 비교될 때 취소된다.

도 7은 본 발명의 또 다른 실시예를 도시한다. 도 4 내지 도 6의 실시예에서, 입력 전압은 전압 비교기에 의해 기준 전압과 비교된다. 도 7의 실시예에서, 전류 비교기는 입력 전류 I_IN의 상대 값과 기준 전류의 상대 값들을 비교한다. 도 7에서, 도 6의 대응하는 소자들과 동일한 소자들은 동일한 참조 번호들이 붙는다.

전류 변환기(22)에 대한 입력 전압은 전류 I_IN을 전류 미러(47)에 공급한다. 전류 변환기(23)에 대한 기준 전압은 기준 전류 I_SUP를 전류 미러(48)에 공급하고, 도 6의 실시예의 저항기들(44 및 45) 대신, FET(46)의 게이트가 전류를 I_G 값으로 제한하는 전류 소스(49)를 통해 공급 단자(13)에 연결된다.

전류 미러들(47 및 48)은 제 1 및 제 2 NMOS FET(50)를 각각 포함한다. 각각의 경우에서, 전류 미러로의 전류 입력은 접지 단자(14)에 연결된 소스를 갖고, 그것의 드레인 단자에 단락되는 게이트를 갖는 제 1 FET(50)의 드레인 단자에 전달된다. 제 2 FET(51)의 소스는 접지 단자(14)에 또한 연결되고, 각각의 경우에서, 그것의 게이트는 각각의 제 1 FET(50)의 게이트에 연결되고, 그것의 소스는 전류 미러의 출력 전류를 제공한다. 보상 전류 소스들(52 및 53)은 전류들 I_IN 및 I_SUP의 비교에서의 부정확한 전위 소스를 정정하는 보상 전류들을 제공하기 위해 전류 미러들(47 및 48)의 FET들(51)의 드레인-소스 경로들과 병렬로 각각 연결된다. 전류 소스(52)는 V_TP/R과 동일한 전류를 생성하고, 여기서 V_TP는 FET들(40 및 46)의 게이트-소스 임계 전압이고, R은 저항기들(41, 42, 및 43)의 저항값이다. 전류 소스(53)는 V_TP/2R과 동일한 전류를 생성한다. 전류 미러(47)의 FET(51)는 I_IN과 동일한 출력 전류를 제공하고, 전류 I₂를 전류 소스(52)와 함께, 전류 비교기(54)에 전달한다. 동일하게, 전류 미러(48)의 FET(51)는 전류 소스(53)로부터의 전류와 결합된 I_SUP와 동일한 전류를 제공하고, 전류 I₁을 전류 비교기(54)에 전달한다.

전류 비교기(54)는 소스가 저전압 공급 단자(34)에 연결되고 드레인이 전류 미러(47)로부터 전류 I₂를 수신하기 위해 연결되는 제 1 PMOS FET(55)를 포함한다. 전류 비교기(54)는 소스가 저전압 공급 단자(34)에 연결되고, 드레인이 전류 미러(48)로부터 전류 I₁을 수신하기 위해 연결되는 PMOS FET(56)를 또한 포함한다. FET(56)의 게이트는 그것의 드레인에 단락되고, FET들(55 및 56)의 게이트들은 함께 연결되어 있다.

작동에서, 단자(7)상의 입력 신호가 디어썰팅될 때, 단자(13)상의 공급 전압과 필터(8)로부터의 전압 레벨 V_LIN간의 차이는 FET(40)의 소스 게이트 임계 전압 V_VT보다 작아서, 전류 I_IN은 0이 되고 전류 I₂도 또한 실질적으로 0이 되도록 한다. FET(46)의 게이트의 전압이 단자(13)의 공급 전압 V_SUP까지 상승하도록 FET(26)는 턴 오프되고, FET(46)도 또한 턴 오프된다.

입력 전압 V_LIN이 감소하면서, 전류 I_IN은 증가하기 시작하고 FET들(26 및 46)은 턴 온된다. 전류 I₂가 전류 I₁ 보다 작게 유지되는 한, FET(55)는 도전성으로 유지되고, 전류 미러(47)의 FET(51)와 FET(55)의 드레인들 간의 접합에서의 전압은 단자(34)의 저전압 공급에 근접하다. 전류 I₂가 전류 I₁을 초과할 때, FET(55)는 턴 오프되고 FET(56)는 턴 온되며, FET(55)와 전류 미러(47)간의 접합들에서의 전압은 접지 단자(14)에 근접하게 떨어진다.

히스테리시스는 인버터(57)에 의해 제공되고, 인버터(57)의 출력은 출력 인버터(58)를 통해 노드 출력 단자(15)에 공급된다. 인버터(57)의 출력은 FET(55)의 드레인에 연결된 소스를 갖는 PMOS FET(59)의 게이트에 연결된다. FET(59)의 드레인은 저전압 단자(34)에 연결된 소스를 갖는 PMOS FET(60)의 드레인에 연결된다. FET(60)의 게이트는 FET들(55 및 56)의 게이트들에 연결된다.

작은 전류 I_SET의 소스는 회로의 시작에서 전류를 제공하기 위해 FET(55)의 소스와 드레인 양단에 연결된다.

히스테리시스 효과 없는 수신기의 작동은 다음 식들로 표시될 수 있다.

식(6)

I_VT는 소스(52)에서의 전류.

식(7)

저항기들(29 및 33)에 인가된 피드백에 의해 도입된 히스테리시스의 효과가 없는 경우,

일 때, 식(8)

I₂=I₁ 이다.

Claims

통신 라인(1)상의 스위칭된 신호를 수신하기 위한 수신기로서, 상기 신호는 제 1 전압 레벨과 제 2 전압 레벨(V_SUP, 접지) 사이에서 변화하고, 상기 수신기는 상기 수신된 신호 전압 레벨(V_LIN) 및 입력 기준 전압 레벨(V_SUP)의 상대값들에 응답하는 비교기 수단(31, 54)을 포함하는, 상기 수신기에 있어서,

상기 비교기 수단(31, 54)은,

상기 수신된 신호가 어썰팅(assert)될 때, 상기 수신된 신호 전압 레벨(V_LIN)의 함수인 입력 전류(I_IN) 및 상기 입력 기준 전압 레벨(V_SUP)의 함수인 기준 전류(I_SUP)를 생성하도록 선택적으로 작동 가능한 전류 생성 수단(40, 41); 및

상기 입력 전류(I_IN) 및 상기 기준 전류(I_SUP)의 상대 값들에 응답하는 출력 수단(28, 32, 31; 55, 56)을 포함하고,

상기 출력 수단(28,32,31; 56)에는, 상기 제 1 전압 레벨과 제 2 전압 레벨(V_SUP, 접지)간의 차이보다 실질적으로 낮은 전압(V_DD)의 전력이 공급되며,

상기 비교기 수단(31, 54)은 상기 수신된 신호가 디어썰팅(de-assert)될 때, 그 전력 소비를 감소시키기 위해 상기 수신된 신호에 응답하는 것을 특징으로 하는, 수신기.
제 1 항에 있어서,

상기 출력 수단(28, 32, 31; 55, 56)은 상기 수신된 신호가 어썰팅될 때, 선택적으로 작동 가능한, 수신기.
제 1 항에 있어서,

상기 비교기 수단(31, 54)은 상기 수신된 신호가 디어썰팅될 때, 상기 비교기 수단의 전력 소비를 감소시키기 위해 상기 입력 전류(I_IN)에 응답하는 스위치 수단(26, 35, 46)을 포함하는, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 수신된 신호 전압 레벨(V_LIN)은 상기 수신된 신호가 디어썰팅될 때, 상기 입력 기준 전압(V_SUP)과 실질적으로 동일하고, 상기 수신된 신호가 어썰팅될 때, 상대적으로 작은, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 전류 생성 수단(40, 41)은 상기 수신된 신호가 어썰팅될 때, 상기 수신된 신호(V_LIN) 및 상기 입력 기준 전압 레벨(V_SUP)의 상기 상대 전압 레벨들의 함수로서 상기 입력 전류(I_IN)를 생성하도록 구성되는, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 전류 생성 수단(40, 41)은, 상기 수신된 신호가 어썰팅될 때 높은 임피던스를 제공하는 전류 증폭기 소자(37)와 직렬로 전류 리미터(39)를 포함하는 입력 단(22), 및 상기 수신된 신호가 어썰팅될 때 상기 수신된 신호 전압 레벨(V_LIN)의 함수로서 상기 입력 전류(I_IN)를 전달하기 위한 입력 신호 변환기 단(40, 41)을 포함하는, 수신기.
제 6 항에 있어서,

상기 입력 신호 변환기 단(22)은 저항 소자(41)를 포함하고, 상기 입력 단은 상기 수신된 신호가 어썰팅될 때 상기 저항 소자의 양단에 상기 수신된 신호 전압 레벨(V_LIN)과 상기 입력 기준 전압 레벨(V_SUP) 간의 차이의 함수인 전압을 인가하도록 구성되는, 수신기.
제 7 항에 있어서,

상기 전류 생성 수단(40, 41)은 상기 수신된 신호(V_LIN)가 어썰팅될 때, 상기 입력 기준 전압 레벨(V_SUP)의 함수로서 상기 기준 전류(I_SUP)를 전달하기 위한 기준 변환기 단(23)을 포함하고,

상기 기준 변환기 단은 상기 수신된 신호가 어썰팅될 때 상기 입력 기준 전압 레벨이 양단에 인가되는 저항 소자(42, 43)를 포함하는, 수신기.
제 8 항에 있어서,

상기 입력 신호 변환기 단(22) 및 상기 기준 변환기 단(23)은 상기 저항 소자들(41, 42, 43) 양단에 인가된 상기 전압들을 변경하는 유사한 임계 전압들(V_TP)을 제공하는, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 출력 수단은, 상기 입력 전류(I_IN) 및 상기 기준 전류(I_SUP)를 각각 수신하기 위한 비교기 저항 소자들(28, 32), 및 상기 비교기 저항 소자들(28, 32) 양단에 전개된 상기 전압들의 상기 상대 값들에 응답하는 전압 비교기 수단(31)을 포함하고,

상기 비교기 저항 소자들 양단에 전개된 상기 전압들(V₊, V_-)은 상기 제 1 전압 레벨과 제 2 전압 레벨간의 차이보다 실질적으로 작은, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 출력 수단은, 상기 입력 전류와 상기 기준 전류의 상기 상대 값들에 응답하는 전류 비교기 수단(54)을 포함하고, 상기 전류 비교기에서 전개된 상기 전압들은 상기 제 1 전압 레벨과 제 2 전압 레벨 간의 차이보다 실질적으로 작은, 수신기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 출력 수단은, 상기 출력 수단의 응답을 상기 상대 값들로 변경하여, 입력의 작은 변화에 응답하여 상기 비교기 수단(31, 54)의 발진을 피하기 위한 히스테리시스 수단(hysteresis means)(24, 25, 29, 33, 36; 59, 60)을 포함하는, 수신기.