CN116941225A - 发送电路、电子控制单元和车辆 - Google Patents

发送电路、电子控制单元和车辆 Download PDF

Info

Publication number
CN116941225A
CN116941225A CN202280018476.0A CN202280018476A CN116941225A CN 116941225 A CN116941225 A CN 116941225A CN 202280018476 A CN202280018476 A CN 202280018476A CN 116941225 A CN116941225 A CN 116941225A
Authority
CN
China
Prior art keywords
terminal
variable resistor
current limiting
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280018476.0A
Other languages
English (en)
Inventor
矢野雄二
向井彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116941225A publication Critical patent/CN116941225A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种发送电路包括第一端子、第二端子、第三端子和第四端子，所述第一端子被配置为使得第一电压被施加到其上，所述第四端子被配置为使得低于所述第一电压的第二电压被施加到其上。所述发送电路还包括第一可变电阻器部、第一电流限制部、第二可变电阻器部、第二电流限制部和控制部，所述第一可变电阻器部被提供在所述第一端子与所述第二端子之间，并且被配置为改变电阻值，所述第一电流限制部被提供在所述第一端子与所述第二端子之间，并且被配置为限制从所述第一端子流到所述第二端子的电流，所述第二可变电阻器部被提供在所述第三端子与所述第四端子之间，并且被配置为改变电阻值，所述第二电流限制部被提供在所述第三端子与所述第四端子之间，并且被配置为限制从所述第三端子流到所述第四端子的电流，所述控制部被配置为基于发送数据来控制所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值。

Description

发送电路、电子控制单元和车辆
技术领域
本文公开的发明涉及一种发送差分信号的发送电路，并且涉及包括该发送电路的电子控制单元和车辆。
背景技术
诸如汽车的车辆包括安装在其中的大量电子控制单元。作为大量ECU之间的通信方法，例如采用CAN(控制器局域网)通信(参见例如专利文献1)。
CAN通信的发送信号和接收信号均为差分信号。由第一信号和第二信号构成的差分信号可被分解为共模分量和差模分量。共模分量表示第一信号和第二信号的平均值，差模分量表示第一信号和第二信号之间的差。
现有技术文献
专利文献
专利文献1：日本特开昭61-195453号公报
发明内容
发明要解决的课题
当构成差分信号的第一信号和第二信号之间的对称性破缺时，共模分量中可能出现噪声。共模分量中可能出现的噪声(共模噪声)引起EMC(电磁兼容性)特性的劣化。因此，需要抑制包括发送差分信号的发送电路和接收差分信号的接收电路的收发器电路中的共模噪声。
此外，即使当发送和接收差分信号的这种收发器电路可以被提供有能够抑制共模噪声的电路时，如果过电流流过能够抑制共模噪声的电路，则可能出现新的问题，诸如能够抑制共模噪声的电路中的过度功耗和能够抑制共模噪声的电路的故障。
用于解决课题的手段
本文公开的发送电路具有包括第一端子、第二端子、第三端子、第四端子、第一可变电阻器部、第一电流限制部、第二可变电阻器部、第二电流限制部和控制部的配置，所述第一端子被配置为使得第一电压被施加到其上，所述第四端子被配置为使得低于所述第一电压的第二电压被施加到其上，所述第一可变电阻器部被提供在所述第一端子与所述第二端子之间，并且被配置为改变电阻值，所述第一电流限制部被提供在所述第一端子与所述第二端子之间，并且被配置为限制从所述第一端子流到所述第二端子的电流，所述第二可变电阻器部被提供在所述第三端子与所述第四端子之间，并且被配置为改变电阻值，所述第二电流限制部被提供在所述第三端子与所述第四端子之间，并且被配置为限制从所述第三端子流到所述第四端子的电流，所述控制部被配置为基于发送数据来控制所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值。
本文公开的电子控制单元具有包括如上配置的发送电路和将发送数据发送到发送电路的计算机的配置。
本文公开的车辆具有包括通信总线和多个电子控制单元的配置，每个电子控制单元与如上配置的电子控制单元相同并且连接到所述通信总线。
发明的效果
根据本文公开的发明，可以提供一种抑制共模噪声和过电流的发送电路。
附图说明
图1是根据实施例的车辆的外观视图。
图2是CAN通信系统的示意性视图。
图3是示出ECU的配置示例的视图。
图4是示出收发器电路的配置示例的视图。
图5是示出差分信号的时序图。
图6是示出第一可变电阻器部的配置示例的视图。
图7是示出第二可变电阻器部的配置示例的视图。
具体实施方式
在本文中，MOS晶体管是指其栅极结构由至少三层组成的晶体管，所述至少三层是“具有小电阻值的电导体或半导体层(诸如多晶硅)”、“绝缘层”和“p型、n型或本征半导体层”。即，MOS晶体管的栅极结构不限于由金属、氧化物和半导体层组成的三层结构。
在本文中，恒定电流是指在理想状态下恒定的电流，并且实际上是可能由于温度变化等而略微波动的电流。
在本文中，恒定电压是指在理想状态下恒定的电压，并且实际上是可能由于温度变化等而略微波动的电压。
<车辆和CAN通信系统>
图1是根据实施例的车辆X的外观视图。车辆X包括多个ECU 1(图1中未示出)。车辆X还包括电池(未示出)。
图2是被提供在车辆X中的CAN通信系统的示意性视图。图2所示的CAN通信系统包括多个ECU 1、第一总线线路BL1、第二总线线路BL2以及电阻器R101和R102。
电阻器R101的一端连接到第一总线线路BL1的一端，并且电阻器R102的一端连接到第一总线线路BL1的另一端。电阻器R101的另一端连接到第二总线线路BL2的一端，并且电阻器R102的另一端连接到第二总线线路BL2的另一端。多个ECU 1中的每一个连接到第一总线线路BL1和第二总线线路BL2。从电池输出的电压VBAT被提供给多个ECU 1中的每一个。此外，多个ECU 1中的每一个连接到接地电位。多个ECU 1使用电压VBAT作为电源电压。
<ECU>
图3是示出每个ECU 1的配置示例的视图。图3所示的配置示例的ECU 1包括端子T1至T4、电源电路2、微型计算机3、收发器电路4、二极管5以及电容器6和7。
电压VBAT被供应给端子T1。二极管5的阳极连接到端子T1。二极管5的阴极连接到电源电路2的输入端子和电容器6。
电源电路2的输出端子连接到微型计算机3的电源电压输入端子、收发器电路4的端子VCC和电容器7的一端。从电源电路2的输出端子输出恒定电压。
微型计算机3将发送数据发送到收发器电路4的端子TXD，并从收发器电路4的端子RXD接收接收数据。发送数据和接收数据均为单个信号的形式。
收发器电路4的端子CANH连接到端子T2，并且收发器电路4的端子CANL连接到端子T3。端子T2连接到图2所示的第一总线线路BL1，并且端子T3连接到图2所示的第二总线线路BL2。
收发器电路4将发送数据转换成由第一信号SCANH(参见后面涉及的图5)和第二信号SCANL(参见后面涉及的图5)构成的差分信号(CAN信号)并输出该差分信号。此外，收发器电路4将由第一信号和第二信号构成的差分信号(CAN信号)转换成接收数据并输出该接收数据。就是说，收发器电路4包括发送差分信号的发送电路和接收差分信号的接收电路。第一信号经由第一总线线路BL1发送，并且第二信号经由第二总线线路BL2发送。
电源电路2的接地端子连接到电容器6的另一端、端子T4、收发器电路4的端子GND、微型计算机3的接地端子和电容器7的另一端。端子T4连接到接地电位。
<收发器电路>
图4是示出收发器电路4的配置示例的图。图4所示的配置示例的收发器电路4包括端子VCC、端子GND、端子TXD、端子RXD、端子CANH和端子CANL。
图4所示的配置示例的收发器电路4还包括第一可变电阻器部VR1、第二可变电阻器部VR2、用作第一电流限制部的p沟道型MOS晶体管(PMOS晶体管)Q1、用作第二电流限制部的n沟道型MOS晶体管(NMOS晶体管)Q7、以及控制部CNT1。
图4所示的配置示例的收发器电路4还包括上拉电阻器R1、下拉电阻器R2、防逆流二极管D1和D3、以及均为钳位元件的PMOS晶体管Q2和NMOS晶体管Q6。
当第一可变电阻器部VR1进入高阻抗状态时，上拉电阻器R1稳定节点N1(第一可变电阻器部VR1和二极管D1之间的连接点)的电位。当第二可变电阻器部VR2进入高阻抗状态时，下拉电阻器R2稳定节点N2(第二可变电阻器部VR2和NMOS晶体管Q6之间的连接点)的电位。
PMOS晶体管Q2和NMOS晶体管Q6均是具有高耐受电压的双扩散MOS晶体管。PMOS晶体管Q2钳位PMOS晶体管Q2的源极电位，并且NMOS晶体管Q6钳位NMOS晶体管Q6的源极电位。
图4所示的配置示例的收发器电路4包括接收器电路RCV1、二极管D2、PMOS晶体管Q3、NMOS晶体管Q4、NMOS晶体管Q5和齐纳二极管ZD1。
端子VCC连接到PMOS晶体管Q1的源极和上拉电阻器R1的一端。为恒定电压的偏置电压Vbp被供应到PMOS晶体管Q1的栅极。因此，PMOS晶体管Q1用作恒定电流源。在端子CANH被短路到不大于施加到端子GND的电压的电压值的电压值的情况下，PMOS晶体管Q1限制从端子VCC流到端子CANH的电流。这可以抑制从端子VCC流到端子CANH的过电流。
PMOS晶体管Q1的漏极连接到第一可变电阻器部VR1的一端。第一可变电阻器部VR1的另一端连接到上拉电阻器R1的另一端和二极管D1的阳极。
二极管D1的阴极连接到PMOS晶体管Q2的源极。PMOS晶体管Q2的漏极连接到端子CANH和接收器电路RCV1的第一输入端子。
由PMOS晶体管Q3、NMOS晶体管Q4、NMOS晶体管Q5、二极管D2和齐纳二极管ZD1组成的栅极驱动信号产生电路产生用于PMOS晶体管Q2的栅极驱动信号。在收发器电路4内部产生的内部电压VREG1施加到PMOS晶体管Q3的源极。PMOS晶体管Q3的漏极连接到二极管D2的阳极。二极管D2的阴极连接到齐纳二极管ZD1的阳极和NMOS晶体管Q4的漏极。齐纳二极管ZD1的阴极连接到PMOS晶体管Q1的源极。启用信号EN被供应给PMOS晶体管Q3和NMOS晶体管Q4的相应栅极中的每一个。当启用信号EN处于高电平时，收发器电路4进入启用状态。另一方面，当启用信号EN处于低电平时，收发器电路4进入禁用状态。NMOS晶体管Q4的源极连接到NMOS晶体管Q5的漏极。NMOS晶体管Q5的源极连接到接地电位。为恒定电压的偏置电压Vbn1被供应给NMOS晶体管Q5的栅极。
二极管D3的阳极连接到端子CANL和接收电路RCV1的第二输入端子。二极管D3的阴极连接到NMOS晶体管Q6的漏极。NMOS晶体管Q6的源极连接到第二可变电阻器部VR2的一端和下拉电阻器R2的一端。启用信号EN被供应给NMOS晶体管Q6的栅极。
第二可变电阻器部VR2的另一端连接到NMOS晶体管Q7的漏极。NMOS晶体管Q7的源极连接到下拉电阻器R2的另一端和端子GND。为恒定电压的偏置电压Vbp2被供应给NMOS晶体管Q7的栅极。因此，NMOS晶体管Q7用作恒定电流源。在端子CANL被短路到不小于被供应给端子VCC的电压的电压值的电压值的情况下，NMOS晶体管Q7限制从端子CANL流到端子GND的电流。这可以抑制从端子CANL流到端子GND的过电流。
控制部CNT1接收被供应给端子TXD的发送数据，并基于发送数据控制第一可变电阻器部VR1和第二可变电阻器部VR2的相应电压值。
上述第一信号SCANH是如图5所示的假设V1或(V1+V2)的二值信号，并且上述第二信号SCANL是如图5所示的假设V1或(V1-V2)的二值信号。由第一信号SCANH和第二信号SCANL构成的差分信号(CAN信号)可以被分解为表示第一信号SCANH和第二信号SCANL的平均值的共模分量COM和表示第一信号SCANH和第二信号SCANL之间的差的差模分量DIFF。
当在第一信号SCANH和第二信号SCANL之间引起时间差(偏移)时，在共模分量COM中可能出现噪声。然而，可以通过将第一信号SCANH和第二信号SCANL中的每一个调整为具有小高频分量的波形来抑制由于偏移而可能出现的这种共模噪声。
为此目的，在图4所示的配置示例的收发器电路4中，第一可变电阻器部VR1的电阻值在第一信号SCANH的电压值从V1转变到(V1+V2)的第一转变时段和第二信号SCANL的电压值从V1转变到(V1-V2)的第二转变时段中逐渐减小，并且第一可变电阻器部VR1的电阻值在第一信号SCANH的电压值从(V1+V2)转变到V1的第三转变时段和第二信号SCANL的电压值从(V1-V2)转变到V1的第四转变时段中逐渐增大，使得第一信号SCANH和第二信号SCANL中的每一个被调整为具有小高频分量的波形。在除了上述转变时段的任何其他时段中，控制部CNT1将第一可变电阻器部VR1的电阻值设置为最大值。
类似地，在图4所示的配置示例的收发器电路4中，第二可变电阻器部VR2的电阻值在第一信号SCANH的电压值从V1转变到(V1+V2)的第一转变时段和第二信号SCANL的电压值从V1转变到(V1-V2)的第二转变时段中逐渐减小，并且第二可变电阻器部VR2的电阻值在第一信号SCANH的电压值从(V1+V2)转变到V1的第三转变时段和第二信号SCANL的电压值从(V1-V2)转变到V1的第四转变时段中逐渐增大，使得第一信号SCANH和第二信号SCANL中的每一个被调整为具有小高频分量的波形。在除了上述转变时段的任何其他时段中，控制部CNT1将第二可变电阻器部VR2的电阻值设置为最大值。
图6是示出第一可变电阻器部VR1的配置示例的视图，并且图7是示出第二可变电阻器部VR2的配置示例的视图。
图6所示的配置示例的第一可变电阻器部VR1包括用作开关的PMOS晶体管M1至M60和电阻器Z1至Z60，并且因此是其中均由电阻器和开关组成的60个串联电路并联连接的电路。根据从控制部CNT1输出的控制信号S1至S60中的相应控制信号来控制PMOS晶体管M1至M60中的每一个导通/关断。上述串联电路的数量可以是除了60之外的复数数量。在图6所示的配置示例中，第一可变电阻器部VR1的电阻值取决于电阻器Z1至Z60的组合电阻，并且因此可以以高准确度进行控制。
图7所示的配置示例的第二可变电阻器部VR2包括用作开关的NMOS晶体管M101至M160和电阻器Z101至Z160，并且因此是其中均由电阻器和开关组成的60个串联电路并联连接的电路。根据从控制部CNT1输出的控制信号S101至S160中的相应控制信号来控制NMOS晶体管M101至M160中的每一个导通/关断。上述串联电路的数量可以是除了60之外的复数数量。在图7所示的配置示例中，第二可变电阻器部VR2的电阻值取决于电阻器Z101至Z160的组合电阻，并且因此可以以高准确度进行控制。
<注释>
除了上述实施例之外，在不脱离本发明的主旨的情况下，可以对本发明的配置进行各种修改。上述实施例在所有方面都应被解释为说明性的而非限制性的。本发明的技术范围由所附权利要求而不是由前述实施例的描述来指示，并且应当理解，落入权利要求的等同物的含义和范围内的所有改变旨在被包含在其中。
例如，虽然前述实施例采用CAN通信作为由收发器电路执行的通信，但是可以采用除了CAM通信之外的任何其他类型的通信作为由收发器电路执行的通信。
此外，例如，可以采用其中第一可变电阻器部VR1和第二可变电阻器部VR2均由晶体管形成并且根据被供应给晶体管的控制端子的控制信号来调整晶体管的导通电阻的配置。
此外，例如，作为第一电流限制部，可以使用电阻器来代替恒定电流源。优选地，用作第一电流限制部的电阻器的电阻值小于第一可变电阻器部VR1的最小电阻值。这可以抑制由用作第一电流限制部的电阻器施加的对第一信号SCANH和第二信号SCANL的相应波形的影响。类似地，作为第二电流限制部，可以使用电阻器来代替恒定电流源。优选地，用作第二电流限制部的电阻器的电阻值小于第二可变电阻器部VR2的最小电阻值。这可以抑制由用作第二电流限制部的电阻器施加的对第一信号SCANH和第二信号SCANL的相应波形的影响。
上述发送电路(4)具有包括第一端子(VCC)、第二端子(CANH)、第三端子(CANL)、第四端子(GND)、第一可变电阻器部(VR1)、第一电流限制部(Q1)、第二可变电阻器部(VR2)、第二电流限制部(Q7)和控制部(CNT1)的配置(第一配置)，所述第一端子被配置为使得第一电压被施加到其上，所述第四端子被配置为使得低于所述第一电压的第二电压被施加到其上，所述第一可变电阻器部被提供在所述第一端子与所述第二端子之间，并且被配置为改变电阻值，所述第一电流限制部被提供在所述第一端子与所述第二端子之间，并且被配置为限制从所述第一端子流到所述第二端子的电流，所述第二可变电阻器部被提供在所述第三端子与所述第四端子之间，并且被配置为改变电阻值，所述第二电流限制部被提供在所述第三端子与所述第四端子之间，并且被配置为限制从所述第三端子流到所述第四端子的电流，所述控制部被配置为基于发送数据来控制所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值。
在上述第一配置的发送电路中，可以通过所述第一电流限制部来抑制从所述第一端子流到所述第二端子的过电流。此外，在上述第一配置的发送电路中，可以通过所述第二电流限制部来抑制从所述第三端子流到所述第四端子的过电流。此外，在上述第一配置的发送电路中，可以通过由所述控制部执行的对所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值的控制来抑制由于偏移而可能发生的共模噪声。
上述第一配置的发送电路可以具有这样的配置(第二配置)，其中，在所述第二端子与所述第三端子之间的电阻值小于通常电阻值的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，而所述第二电流限制部限制从所述第三端子流到所述第四端子的电流，在所述第一端子与所述第二端子之间的电压大于通常电压的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，并且在所述第三端子和所述第四端子之间的电压大于通常电压的情况下，所述第二电流限制部限制从所述第三端子流到所述第四端子的电流。
在上述第二配置的发送电路中，可以通过所述第一电流限制部和所述第二电流限制部适当地抑制过电流。
上述第二配置的发送电路可以具有这样的配置(第三配置)，其中，在所述第二端子和所述第三端子短路的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，而所述第二电流限制部限制从所述第三端子流到所述第四端子的电流，在所述第二端子和所述第四端子短路的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，并且在所述第一端子和所述第三端子短路的情况下，所述第二电流限制部限制从所述第三端子流到所述第四端子的电流。
在上述第三配置的发送电路中，可以通过所述第一电流限制部和所述第二电流限制部适当地抑制更严重的过电流。
上述第一至第三配置中的任何一个的发送电路可以具有这样的配置(第四配置)，其中，所述第一可变电阻器部和所述第二可变电阻器部均是其中均由电阻器和开关组成的多个串联电路并联连接的电路。
在上述第四配置的发送电路中，可以以高准确度控制所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值。
上述第一至第四配置中的任何一个的发送电路可以具有这样的配置(第四配置)，其中，所述第一电流限制部和所述第二电流限制部均用作恒定电流源。
在上述第五配置的发送电路中，可以抑制由所述第一电流限制部和所述第二电流限制部施加的对从所述第二端子和所述第三端子输出的信号的相应波形的影响。
上述第五配置的发送电路可以具有这样的配置(第六配置)，其中，所述第一电流限制部被提供在所述第一端子和所述第一可变电阻器部之间，并且是栅极被施加第一恒定电压的p沟道型MOS晶体管，并且所述第二电流限制部被提供在所述第二可变电阻器部和所述第四端子之间，并且是栅极被施加低于所述第一恒定电压的第二恒定电压的n沟道型MOS晶体管。
在上述第六配置的发送电路中，所述第一电流限制部和所述第二电流限制部均具有简单的配置，并且因此可以实现尺寸和成本的降低。
上述第一至第六配置中的任何一个的发送电路可以具有这样的配置(第七配置)，还包括上拉电阻器和下拉电阻器，其中所述上拉电阻器的一端连接到所述第一端子，所述上拉电阻器的另一端连接到所述第一可变电阻器部的两端中靠近所述第二端子的一端，所述下拉电阻器的一端连接到所述第二可变电阻器部的两端中的靠近所述第三端子的一端，并且所述下拉电阻器的另一端连接到所述第四端子。
在上述第七配置的发送电路中，当所述第一可变电阻器部进入高阻抗状态时，所述第一可变电阻器部的靠近所述第二端子的一端处的电位可以通过所述上拉电阻器来稳定。此外，在上述第七配置的发送电路中，当所述第二可变电阻器部进入高阻抗状态时，所述第二可变电阻器部的靠近所述第三端子的一端处的电位可以通过所述下拉电阻器来稳定。
上述电子控制单元(1)具有包括上述第一至第七配置中的任何一个的发送电路和将发送数据发送到发送电路的计算机(3)的配置(第八配置)。
上述第八配置的电子控制单元能够抑制发送电路中的共模噪声和过电流。
上述车辆(X)具有包括通信总线(BL1、BL2)和多个电子控制单元的配置(第九配置)，每个电子控制单元与上述第八配置的电子控制单元相同并且连接到所述通信总线。
上述第九配置的车辆能够抑制发送电路中的共模噪声和过电流。
附图标记列表
1ECU
2 电源电路
3 微型计算机
4 收发器电路
5、D1至D3二极管
6、7 电容器
CNT1 控制部
BL1 第一总线线路
BL2 第二总线线路
M1至M60 PMOS晶体管
M101至M160 NMOS晶体管
Q1 PMOS晶体管(第一电流限制部的示例)
Q7 NMOS晶体管(第二电流限制部的示例)
Q3 PMOS晶体管
Q4至Q6 NMOS晶体管
R1 上拉电阻器
R2 下拉电阻器
R101、R102、Z1至Z60、Z101至Z160电阻器
RCV1接收器电路
T1至T4、VCC、GND、TXD、RXD、CANH、CANL端子
VR1 第一可变电阻器部
VR2 第二可变电阻器部
X 车辆
ZD1 齐纳二极管

Claims (9)

1.一种发送电路，包括：
第一端子，所述第一端子被配置为使得第一电压被施加到其上；
第二端子；
第三端子；
第四端子，所述第四端子被配置为使得低于所述第一电压的第二电压被施加到其上；
第一可变电阻器部，所述第一可变电阻器部被提供在所述第一端子与所述第二端子之间，并且被配置为改变电阻值；
第一电流限制部，所述第一电流限制部被提供在所述第一端子与所述第二端子之间，并且被配置为限制从所述第一端子流到所述第二端子的电流；
第二可变电阻器部，所述第二可变电阻器部被提供在所述第三端子与所述第四端子之间，并且被配置为改变电阻值；
第二电流限制部，所述第二电流限制部被提供在所述第三端子与所述第四端子之间，并且被配置为限制从所述第三端子流到所述第四端子的电流；以及
控制部，所述控制部被配置为基于发送数据来控制所述第一可变电阻器部和所述第二可变电阻器部的相应电阻值。
2.根据权利要求1所述的发送电路，其中
在所述第二端子与所述第三端子之间的电阻值小于通常电阻值的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，而所述第二电流限制部限制从所述第三端子流到所述第四端子的电流，
在所述第一端子与所述第二端子之间的电压大于通常电压的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，并且
在所述第三端子和所述第四端子之间的电压大于通常电压的情况下，所述第二电流限制部限制从所述第三端子流到所述第四端子的电流。
3.根据权利要求2所述的发送电路，其中
在所述第二端子和所述第三端子短路的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，而所述第二电流限制部限制从所述第三端子流到所述第四端子的电流，
在所述第二端子和所述第四端子短路的情况下，所述第一电流限制部限制从所述第一端子流到所述第二端子的电流，并且
在所述第一端子和所述第三端子短路的情况下，所述第二电流限制部限制从所述第三端子流到所述第四端子的电流。
4.根据权利要求1至3中任一项所述的发送电路，其中
所述第一可变电阻器部和所述第二可变电阻器部均是其中均由电阻器和开关组成的多个串联电路并联连接的电路。
5.根据权利要求1至4中任一项所述的发送电路，其中
所述第一电流限制部和所述第二电流限制部均用作恒定电流源。
6.根据权利要求5所述的发送电路，其中
所述第一电流限制部被提供在所述第一端子和所述第一可变电阻器部之间，并且是栅极被施加第一恒定电压的p沟道型MOS晶体管，并且
所述第二电流限制部被提供在所述第二可变电阻器部和所述第四端子之间，并且是栅极被施加低于所述第一恒定电压的第二恒定电压的n沟道型MOS晶体管。
7.根据权利要求1至6中任一项所述的发送电路，还包括：
上拉电阻器；以及
下拉电阻器，
其中所述上拉电阻器的一端连接到所述第一端子，
所述上拉电阻器的另一端连接到所述第一可变电阻器部的两端中靠近所述第二端子的一端，
所述下拉电阻器的一端连接到所述第二可变电阻器部的两端中的靠近所述第三端子的一端，并且
所述下拉电阻器的另一端连接到所述第四端子。
8.一种电子控制单元，包括：
根据权利要求1至7中任一项所述的发送电路；以及
计算机，所述计算机将所述发送数据发送到所述发送电路。
9.一种车辆，包括：
通信总线；以及
多个电子控制单元，每个电子控制单元与根据权利要求8所述的电子控制单元相同并且连接到所述通信总线。
CN202280018476.0A 2021-03-01 2022-01-25 发送电路、电子控制单元和车辆 Pending CN116941225A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-031693 2021-03-01
JP2021031693 2021-03-01
PCT/JP2022/002571 WO2022185782A1 (ja) 2021-03-01 2022-01-25 送信回路、電子制御ユニット、及び車両

Publications (1)

Publication Number Publication Date
CN116941225A true CN116941225A (zh) 2023-10-24

Family

ID=83154942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280018476.0A Pending CN116941225A (zh) 2021-03-01 2022-01-25 发送电路、电子控制单元和车辆

Country Status (5)

Country Link
US (1) US20230403039A1 (zh)
JP (1) JPWO2022185782A1 (zh)
CN (1) CN116941225A (zh)
DE (1) DE112022000521T5 (zh)
WO (1) WO2022185782A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3546683C3 (de) 1985-02-22 2003-10-09 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
JP2010219943A (ja) * 2009-03-17 2010-09-30 Toshiba Corp ドライバ回路
KR20170099031A (ko) * 2016-02-22 2017-08-31 한국전자통신연구원 비대칭 보상 회로를 포함하는 차동 드라이버 회로
KR102540228B1 (ko) * 2016-12-02 2023-06-02 삼성전자주식회사 집적 회로
JP7329378B2 (ja) * 2019-07-09 2023-08-18 ローム株式会社 差動信号送信回路

Also Published As

Publication number Publication date
JPWO2022185782A1 (zh) 2022-09-09
US20230403039A1 (en) 2023-12-14
WO2022185782A1 (ja) 2022-09-09
DE112022000521T5 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
KR101726514B1 (ko) 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기
JP6337110B2 (ja) バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法
US7242227B2 (en) Common mode stabilization circuit for differential bus networks
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
CN105812014B (zh) 控制控制器局域网收发器电路的方法及其设备
US6870404B1 (en) Programmable differential capacitors for equalization circuits
CN108605018B (zh) 用于串行总线的可切换的线路终端的电路装置
US11343118B2 (en) User station for a serial bus system and method for transmitting a message in a serial bus system
WO2017208612A1 (ja) リンギング抑制回路
JP2018019323A (ja) リンギング抑制回路
EP1404078A1 (en) Receiver for a switched signal on a communication line
CN114747184A (zh) 带环抑制的总线收发器
US8340624B2 (en) Receiver circuit adapted to communication apparatuses operative with different power voltage range
KR102509941B1 (ko) 송신 장치 및 이를 포함하는 시스템
US11601301B2 (en) Transceiver device for a bus system and method for reducing conducted emissions
US20240146353A1 (en) Feedback Controlled High-Speed Transmitter
JP2011035449A (ja) トランシーバ、半導体装置および通信システム
CN116941225A (zh) 发送电路、电子控制单元和车辆
CN111713077B (zh) 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法
US5465255A (en) Multiplex transmission system
US20230396288A1 (en) Delay signal generation circuit, transmission circuit, electronic control unit, and vehicle
US11515876B2 (en) Driver for a shared bus, in particular a LIN bus
WO2022185783A1 (ja) 送信回路、電子制御ユニット、及び車両
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
US20030081663A1 (en) Interface circuit of differential signaling system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination