KR100928512B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100928512B1
KR100928512B1 KR1020070141412A KR20070141412A KR100928512B1 KR 100928512 B1 KR100928512 B1 KR 100928512B1 KR 1020070141412 A KR1020070141412 A KR 1020070141412A KR 20070141412 A KR20070141412 A KR 20070141412A KR 100928512 B1 KR100928512 B1 KR 100928512B1
Authority
KR
South Korea
Prior art keywords
line
line width
thickness
photoresist
regions
Prior art date
Application number
KR1020070141412A
Other languages
English (en)
Other versions
KR20090073460A (ko
Inventor
전영두
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070141412A priority Critical patent/KR100928512B1/ko
Publication of KR20090073460A publication Critical patent/KR20090073460A/ko
Application granted granted Critical
Publication of KR100928512B1 publication Critical patent/KR100928512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 선폭(Critical Dimension)의 균일도를 향상시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 서로 다른 두께를 가지는 다수의 영역을 형성하는 제 1 단계와, 상기 다수의 영역 상에 도포되는 포토레지스의 두께에 따른 선폭의 변화를 검출하는 제 2 단계와, 상기 제 2 단계에 의하여 검출된 선폭의 변화 값을 분석하여 상기 다수의 영역에 형성되는 라인의 선폭 변화 값이 공통적으로 작은 값을 가지는 포토레지스트의 두께를 검출하는 제 3 단계와, 상기 제 3 단계에 검출된 포토레지스트의 두께를 적용하여 상기 다수의 영역 상에 일정 선폭을 가지는 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 두께가 서로 상이하게 형성되는 여러 영역 상에서 라인 형성을 위하여 도포되는 포토레지스트의 두께에 따른 라인 선폭의 에러 값을 검출하고, 이 검출된 에러 값이 공통적으로 최소값을 가지는 포토레지스트의 두께를 라인을 형성하는 공정에 적용하여 두께가 서로 다른 영역 간의 단차 따른 선폭의 변화를 최소로 줄일 수 있다. 이를 통해 소자의 신뢰도를 향상시킬 수 있다.
선폭(Critical Dimension)

Description

반도체 소자의 제조방법{manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 선폭(Critical Dimension)의 균일도를 향상시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 디자인 룰(design rule)이 급격히 축소도고 집적도가 증가함에 따라, 웨이퍼(wafer) 상에 형성되는 패턴의 균일도가 급격히 저하되는 문제점이 있다. 이 중에서도 특히, 포토 마스크 상의 패턴을 사진 및 노광 과정으로 전사할 때, 하나의 노광 샷 또는 노광 필드 내에서 웨이퍼 상에 실제 전사되는 패턴 선폭의 균일도(critical dimension uniformity)가 급격히 저하되고 있다.
이러한 선폭 균일도의 저하는 마스크 상의 변수, 노광 장비 상의 변수, 노광시 수반되는 플레어(flare) 현상 등과 같이 여러 요소에 의해 발생된다.
이러한 선폭 균일도의 저하를 방지하고자 마스크 자체의 패턴 전체의 선폭 균일도를 수정 변경하는 방식이 제안되었으나, 이는 각각의 패턴에 따라 여러 매의 마스크를 제작해야 하고, 이에 따라 소자의 제조시간 및 제조비용이 증가되는 문제점을 발생시키고 있다.
도 1은 반도체 기판 상에 형성되는 영역 간의 단차에 의한 선폭의 변화를 나타내는 도면이다.
도 1을 참조하면, 반도체 기판(1) 상에 베리어 영역(bare area)(10), 폴리 영역(poly area)(20), 액티브 영역(active area(30), 소자격리 영역(STI area)(40)이 형성되어 있고, 각각의 영역 상에 일정 선폭(D)을 가지는 라인(50)이 형성되어 있다.
소자의 디자인 룰에서는 각각의 영역(10, 20, 30, 40) 상에 형성되는 라인(50)이 선폭(D) 모두 동일하도록 설계되어 있지만, 각각의 영역(10, 20, 30, 40) 간의 단차로 인하여 실제로 형성되는 라인(50)의 선폭(D1 내지 D4)은 서로 상이한 선폭을 가지게 된다.
각각의 영역 상에 형성되는 라인(50)의 선폭은 동일한 dose로 공정을 진행했을 경우, 각 영역의 두께에 따라 달라지게 된다.
특히, DUV implant layer 경우 각각의 영역(10, 20, 30, 40) 간의 단차로 인한 선폭의 변화가 더욱 심해져 소자의 제조의 마진(margin)이 현격하게 떨어지게 된다.
종래 기술에 따른 반도체 소자의 제조방법은 반도체 기판 상에 형성되는 라인의 선폭이 라인이 형성되는 영역 간의 단차에 의하여 변동되어 소자의 신뢰도가 떨어지는 단점이 있다.
이러한 문제점을 해결하기 위한, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 서로 다른 두께를 가지는 다수의 영역을 형성하는 제 1 단계와, 상기 다수의 영역 상에 도포되는 포토레지스의 두께에 따른 선폭의 변화를 검출하는 제 2 단계와, 상기 제 2 단계에 의하여 검출된 선폭의 변화 값을 분석하여 상기 다수의 영역에 형성되는 라인의 선폭 변화 값이 공통적으로 작은 값을 가지는 포토레지스트의 두께를 검출하는 제 3 단계와, 상기 제 3 단계에 검출된 포토레지스트의 두께를 적용하여 상기 다수의 영역 상에 일정 선폭을 가지는 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 두께가 서로 상이하게 형성되는 여러 영역 상에서 라인 형성을 위하여 도포되는 포토레지스트의 두께에 따른 라인 선폭의 에러 값을 검출하고, 이 검출된 에러 값이 공통적으로 최소값을 가지는 포토레지스트의 두께를 라인을 형성하는 공정에 적용하여 두께가 서로 다른 영역 간의 단차 따른 선폭의 변화를 최소로 줄일 수 있다. 이를 통해 소자의 신뢰 도를 향상시킬 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 제조방법에 의하여 반도체 기판 상에 형성되는 다수의 영역과 라인을 나타내는 도면이고, 도 3는 포토레지스트의 두께에 따른 선폭 변화를 나타내는 도면이고, 도 4는 본 발명의 실시 예에 따른 제조방법을 통해 선폭의 변화가 개선되는 것을 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판(100) 상에 베리어 영역(bare area)(110), 폴리 영역(poly area)(120), 액티브 영역(active area(130), 소자격리 영역(STI area)(140)이 형성되어 있고, 각각의 영역 상에 일정 선폭을 가지는 라인(150)을 형성 시에 각각 영역 상에 형성되는 라인(150)의 선폭(D1 내지 D4)의 에러 값이 최소 값을 가지는 제조방법을 제공할 수 있다.
도 3에 도시된 바와 같이, 라인(150)을 형성하기 위하여 수행되는 포토리쏘그래피 공정시 반도체 기판(001) 상에 도포되는 포토레지스트 층의 두께에 따라서 달라지게 된다. 여기서, 가로축은 포토레지스트의 두께를 나타내는 것이고, 세로축은 반도체 기판(100) 상에서 각각의 영역 상에 형성되는 라인(150) 선폭의 에러율을 나타내는 것이다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 도 3에 도시된 바와 같이, 반도체 기판(100) 상에 형성된 각 영역에 따라서 동일한 dose로 라인(150) 형성 공정을 실시하여 반도체 기판(100) 상에 도포되는 포토레지스트의 두께에 따른 스탠딩 웨이브(standing wave)를 구한다.
이를 통해, 반도체 기판 상에서 각각 상이한 두께를 가지는 소자격리 영역(STI), 폴리 영역(GC), 액티브 영역(AA) 상에 형성되는 라인(150)은 라인(150) 형성을 위하여 도포되는 포토레지스트의 두께에 따라 달라짐을 알 수 있다.
이러한, 각 영역의 스탠딩 웨이브를 분석하면 각각의 영역에서 포토레지스트의 두께에 따라서 각각의 영역 상에 형성되는 라인(150) 선폭의 에러 값이 서로 상이함을 알 수 있다. 이를 통해, 모든 영역에서 라인(150) 선폭이 에러 값이 "0"이 되도록 라인(150)을 형성할 수 없음을 알 수 있다.
그러나, 도 3의 "A"와 같이, 모든 영역에서 공통적으로 선폭의 에러 값이 "0"에 가까운 포토레지스트의 두께가 존재함을 알 수 있다. 즉, 각각의 영역 상에 형성되는 라인(150)을 형성하기 위하여 반도체 기판(100) 상에 형성되는 포토레지스트의 두께가 6,200㎛ 내지 6,800㎛ 일 때, 앞에서 설명한 3개의 영역 상에 형성되는 라인(150)의 선폭의 변화 값이 공통적으로 작은 에러 값을 가짐을 알 수 있다.
이러한 포토레지스트의 두께를 적용하여 라인을 형성하면, 도 4에 도시된 바와 같이, 두께가 서로 상이한 다수의 영역 상에서 선폭의 변동이 최소화된 라인을 형성할 수 있다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 두께가 서로 상이하게 형성되는 여러 영역 상에서 라인 형성을 위하여 도포되는 포토레지스트의 두께에 따른 라인 선폭의 에러 값을 검출하고, 이 검출된 에러 값이 공통적으로 최소값을 가지는 포토레지스트의 두께를 라인을 형성하는 공정에 적용하여 두께가 서로 다른 영역 간의 단차 따른 선폭의 변화를 최소로 줄일 수 있다. 이를 통해 소자의 신뢰도를 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 반도체 기판 상에 형성되는 영역 간의 단차에 의한 선폭의 변화를 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 제조방법에 의하여 반도체 기판 상에 형성되는 다수의 영역과 라인을 나타내는 도면.
도 3은 포토레지스트의 두께에 따른 선폭 변화를 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 제조방법을 통해 선폭의 변화가 개선되는 것을 나타내는 도면.
<도면 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 베리어 영역
120 : 폴리 영역 130 : 액티브 영역
140 : STI 영역 150 : 라인

Claims (2)

  1. 반도체 기판 상에 서로 다른 두께를 가지는 다수의 영역을 형성하는 제 1 단계와,
    상기 다수의 영역 상에 도포되는 포토레지스의 두께에 따른 선폭의 변화를 검출하는 제 2 단계와,
    상기 제 2 단계에 의하여 검출된 선폭의 변화 값을 분석하여 상기 다수의 영역에 형성되는 라인의 선폭 변화 값이 공통적으로 작은 값을 가지는 포토레지스트의 두께를 검출하는 제 3 단계와,
    상기 제 3 단계에 검출된 포토레지스트의 두께를 적용하여 상기 다수의 영역 상에 일정 선폭을 가지는 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 다수의 영역은 베리어 영역, 폴리 영역, 액티브 영역, 소자격리 영역인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070141412A 2007-12-31 2007-12-31 반도체 소자의 제조방법 KR100928512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141412A KR100928512B1 (ko) 2007-12-31 2007-12-31 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141412A KR100928512B1 (ko) 2007-12-31 2007-12-31 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090073460A KR20090073460A (ko) 2009-07-03
KR100928512B1 true KR100928512B1 (ko) 2009-11-26

Family

ID=41330607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141412A KR100928512B1 (ko) 2007-12-31 2007-12-31 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100928512B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144903B1 (ko) * 1995-04-21 1998-08-17 김광호 포토레지스트 패턴의 선폭 조절을 위한 사진 묘화 공정 및 마스크
JP2003100624A (ja) * 2001-08-08 2003-04-04 Samsung Electronics Co Ltd フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法
KR20060001153A (ko) * 2004-06-30 2006-01-06 삼성전자주식회사 광도 보정 방법과 노광 방법 및 이를 수행하기 위한 광도보정 장치와 노광 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144903B1 (ko) * 1995-04-21 1998-08-17 김광호 포토레지스트 패턴의 선폭 조절을 위한 사진 묘화 공정 및 마스크
JP2003100624A (ja) * 2001-08-08 2003-04-04 Samsung Electronics Co Ltd フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法
KR20060001153A (ko) * 2004-06-30 2006-01-06 삼성전자주식회사 광도 보정 방법과 노광 방법 및 이를 수행하기 위한 광도보정 장치와 노광 장치

Also Published As

Publication number Publication date
KR20090073460A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
KR100914289B1 (ko) 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US9064085B2 (en) Method for adjusting target layout based on intensity of background light in etch mask layer
JP4875568B2 (ja) リソグラフィプロセスのための計測システムおよび計測方法
KR100928512B1 (ko) 반도체 소자의 제조방법
KR20070078566A (ko) 반도체 소자의 형성 방법
KR100944332B1 (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
US9837282B1 (en) Semiconductor structure
JP2008058961A (ja) リソグラフィプロセスにおけるレジストの限界寸法の変動の修正
US6686129B2 (en) Partial photoresist etching
US6316340B1 (en) Photolithographic process for preventing corner rounding
US9285677B2 (en) Lithography process on high topology features
JP2002319584A (ja) 半導体装置の製造方法
KR100815958B1 (ko) 반도체 소자의 바이어스 보정 방법
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법
KR100611395B1 (ko) 반도체 소자의 제조 방법
KR100827472B1 (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법
US8163466B2 (en) Method for selectively adjusting local resist pattern dimension with chemical treatment
KR100615815B1 (ko) 기판 가장자리샷의 디포커스를 방지하는 노광방법
KR20110052900A (ko) 마스크용 데이터 베이스 생성방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20060078475A (ko) 포토마스크 공정 방법
KR100896860B1 (ko) 단차 영역의 패턴 균일도 향상을 위한 광학 근접 보상 방법
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
JP2009123878A (ja) 半導体パターン形成方法
US6797635B2 (en) Fabrication method for lines of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee