KR100928489B1 - Line on glass liquid crystal display - Google Patents

Line on glass liquid crystal display Download PDF

Info

Publication number
KR100928489B1
KR100928489B1 KR1020030042122A KR20030042122A KR100928489B1 KR 100928489 B1 KR100928489 B1 KR 100928489B1 KR 1020030042122 A KR1020030042122 A KR 1020030042122A KR 20030042122 A KR20030042122 A KR 20030042122A KR 100928489 B1 KR100928489 B1 KR 100928489B1
Authority
KR
South Korea
Prior art keywords
data
gate
signal
liquid crystal
lines
Prior art date
Application number
KR1020030042122A
Other languages
Korean (ko)
Other versions
KR20050001064A (en
Inventor
송홍성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042122A priority Critical patent/KR100928489B1/en
Publication of KR20050001064A publication Critical patent/KR20050001064A/en
Application granted granted Critical
Publication of KR100928489B1 publication Critical patent/KR100928489B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박형화를 이룰 수 있는 라인 온 글래스형 액정 표시 장치를 제공하는 것이다.The present invention provides a line-on glass liquid crystal display device that can achieve a thinning.

본 발명에 라인 온 글래스형 액정 표시 장치는 다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과, 상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과, 상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과, 상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며, 상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 한다.
A line-on-glass liquid crystal display according to the present invention includes a liquid crystal panel having a plurality of gate lines and a plurality of data lines, a plurality of data integrated circuits for supplying pixel data voltages to the data lines, and the liquid crystal panel. A first signal line for transmitting a first driving signal to the data integrated circuits, the first signal line being formed on a substrate of the substrate and overlapping the first signal line; A plurality of second signal lines connected to each other to transmit second driving signals to the data integrated circuits, wherein the first signal line and the second signal line overlap each other with an insulating layer formed on the substrate; It is characterized by.

Description

라인 온 글래스형 액정 표시 장치{LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE} Line on glass type liquid crystal display device {LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE}             

도 1은 종래 게이트 인쇄 회로 기판이 제거된 액정 표시 장치를 도시한 평면도이다.1 is a plan view illustrating a liquid crystal display device in which a conventional gate printed circuit board is removed.

도 2는 본 발명의 제1 실시 예에 따른 데이터 인쇄 회로 기판이 제거된 액정 표시 장치를 도시한 평면도이다.2 is a plan view illustrating a liquid crystal display device with a data printed circuit board removed according to a first embodiment of the present invention.

도 3은 도 2에 도시된 라인 온 글래스형 데이터 신호 라인군을 구체적으로 나타내는 평면도이다.3 is a plan view specifically illustrating the line-on-glass data signal line group shown in FIG. 2.

도 4는 도 2에 도시된 라인 온 글래스형 데이터 신호 라인군을 구체적으로 나타내는 단면도이다.4 is a cross-sectional view illustrating in detail the line-on-glass data signal line group shown in FIG. 2.

도 5는 도 3 및 도 4에 도시된 LOG형 기준신호라인과 LOG형 고주파신호라인을 상세히 나타내는 단면도이다.5 is a cross-sectional view illustrating in detail the LOG type reference signal line and the LOG type high frequency signal line shown in FIGS. 3 and 4.

도 6은 본 발명의 제2 실시 예에 따른 데이터 인쇄회로기판이 제거된 액정표시장치에서 데이터 신호라인군을 나타내는 단면도이다.
6 is a cross-sectional view illustrating a group of data signal lines in a liquid crystal display device with a data printed circuit board removed according to a second exemplary embodiment of the present invention.

<도면의 주요부분에 대한 설명> <Description of main parts of drawing>                 

2,102 : 하부 어레이 기판 4,104 : 상부 어레이 기판2,102: lower array substrate 4,104: upper array substrate

6,106 : 액정 표시 패널 8,108 : 게이트 TCP6,106: liquid crystal display panel 8,108: gate TCP

10,110 : 게이트 드라이브 IC 12,112 : 데이터 TCP10110: Gate Drive IC 12112: Data TCP

14,114 : 데이터 드라이브 IC 16,116 : 데이터 PCB14,114: Data Drive IC 16,116: Data PCB

18,118 : FPC 20,120 : 메인 PCB18,118: FPC 20,120: Main PCB

22,122 : 타이밍 제어부 24,124 : 전원부
22,122: timing controller 24,124: power supply

본 발명은 액정 표시 장치에 관한 것으로, 특히 박형화를 이룰 수 있는 LOG형 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a LOG type liquid crystal display device that can achieve a thinning.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다. The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. In the liquid crystal display panel, the liquid crystal cells display an image by adjusting the light transmittance according to the pixel signal.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다. The driving circuit includes a gate driver for driving the gate lines of the liquid crystal display panel, a data driver for driving the data lines, a timing controller for controlling the driving timing of the gate driver and the data driver, the liquid crystal display panel and the driving. And a power supply unit supplying power signals necessary for driving the circuits.

데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.The data driver and the gate driver are separated into a plurality of integrated circuits (hereinafter, referred to as ICs) and manufactured in a chip form. Each of the integrated drive ICs is mounted on an open IC area on a tape carrier package (TCP) or mounted on a base film of TCP in a chip on film (COF) method, and a liquid crystal display panel and a tape automated bonding (TAB) method. Electrically connected. In addition, the drive IC may be directly mounted on the liquid crystal panel using a chip on glass (COG) method. The timing control unit and the power supply unit are manufactured in a chip form and mounted on a main printed circuit board (PCB).

TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.The drive ICs connected to the liquid crystal display panel by TCP are connected to the timing control part and the power supply part of the main PCB through the flexible printed circuit (FPC) and the sub PCB. Specifically, the data drive ICs receive data control signals and pixel data from the timing controller mounted on the main PCB through the FPC and the data PCB, and power signals from the power supply. The gate drive ICs receive gate control signals from the timing controller mounted on the main PCB and power signals from the power supply through the gate FPC and the gate PCB.

COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.Drive ICs mounted on a liquid crystal display panel in a COG method control signals from a timing controller mounted on a main PCB through line on glass (LOG) type signal lines formed on the FPC and the liquid crystal display panel. And power signals from the pixel data and the power supply unit.

최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. Recently, even when the drive ICs are connected to the liquid crystal display panel via TCP, the LOG type signal lines are adopted to eliminate the PCB, thereby making the liquid crystal display device even thinner. In particular, signal lines for removing gate PCBs that transmit relatively few signals and supplying gate control signals and power signals to gate drive ICs are formed in a LOG type on the liquid crystal display panel. Accordingly, the gate drive ICs mounted in TCP are gate control signals from the timing controller and power signals from the power supply via the main PCB-> FPC-> data PCB-> data TCP-> LOG signal line-> gate TCP. Will be supplied.

구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 드라이브 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 드라이브 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.In detail, the LOG type liquid crystal display device in which the gate PCB is removed includes the main PCB 20 including the timing controller 22 and the power supply unit 24 and the main PCB (FPC 18) as shown in FIG. 1. A data PCB 16 connected to the 20, a data drive IC 14 mounted thereon, a data TCP 12 connected between the data PCB 16 and the liquid crystal display panel 6, and a gate drive IC 10; And a gate TCP 8 connected to the liquid crystal display panel 6.

액정 표시 패널(6)은 하부 어레이 기판(2)과, 상부 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터 의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.The liquid crystal display panel 6 is formed by bonding the lower array substrate 2 and the upper array substrate 4 with the liquid crystal interposed therebetween. The liquid crystal display panel 6 includes liquid crystal cells independently driven by thin film transistors in regions defined by intersections of the gate lines GL and the data lines DL. The thin film transistor supplies the pixel signal from the data line DL to the liquid crystal cell in response to the scan signal from the gate line GL.

데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.The data drive ICs 14 are connected to the data lines DL via the data TCP 12 and the data pad portion of the liquid crystal display panel 6. The data drive ICs 14 convert the pixel data into analog pixel signals and supply them to the data lines DL. To this end, the data drive ICs 14 transmit data control signals, pixel data, and power signals from the timing control unit 22 and the power supply unit 24 on the main PCB 20 via the data PCB 16 and the FPC 18. Will be supplied.

게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다. The gate drive ICs 10 are connected to the gate lines GL via the gate TCP 8 and the gate pad portion of the liquid crystal display panel 6. The gate drive ICs 10 sequentially supply scan signals of the gate high voltage VGH to the gate lines GL. In addition, the gate drive ICs 10 supply the gate low voltage VGL to the gate lines GL in a period other than the period in which the gate high voltage VGH is supplied.

이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 하부 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(12)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이 브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.To this end, gate control signals and power signals from the timing control unit 22 and the power supply unit 24 on the main PCB 20 are supplied to the data TCP 12 via the FPC 18 and the data PCB 16. . Gate control signals and power signals supplied through the data TCP 12 are supplied to the gate TCP 8 via the LOG signal line group 26 formed in the edge region of the lower array substrate 2. Gate control signals and power signals supplied to the gate TCP 12 are input into the gate drive IC 10 through the input terminals of the gate drive IC 10 and used. The gate control signals and the power signals are output through the output terminals of the gate drive IC 10, and the gate drive mounted on the next gate TCP 8 via the gate TCP 8 and the LOG signal line group 26. It is supplied to the IC 10.

LOG형 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.The LOG signal line group 26 is normally supplied from the power supply unit 24 such as the gate low voltage VGL, the gate high voltage VGH, the common voltage VCOM, the ground voltage GND, and the base driving voltage VCC. Direct current driving voltages; It is composed of signal lines that supply each of the gate control signals supplied from the timing controller 22, such as the gate start pulse GSP, the gate shift clock signal GSC, and the gate enable signal GOE.

이와 같이, 종래 게이트 드라이브 IC들(10)에 필요한 게이트제어신호 및 전원신호들을 포함하는 게이트신호를 공급하는 게이트 공급라인의 수가 많지 않기 때문에 그 공급라인을 LOG형태로 액정 표시 패널(6) 상에 형성할 수 있다. 그 결과, 게이트 PCB를 제거할 수 있으므로 액정 표시 장치의 박형화를 이룰 수 있다. As described above, since the number of gate supply lines for supplying gate signals including gate control signals and power signals necessary for the conventional gate drive ICs 10 is not large, the supply lines are formed on the liquid crystal display panel 6 in the form of LOG. Can be formed. As a result, since the gate PCB can be removed, the liquid crystal display device can be thinned.

그러나, 게이트 PCB가 제거되어 액정 표시 장치를 다소 박형화할 수 있지만, 데이터 PCB가 존재하므로 여전히 액정표시장치의 박형화가 요구되고 있다.
However, although the gate PCB can be removed to make the liquid crystal display device somewhat thinner, there is still a need for thinning the liquid crystal display device since the data PCB exists.

따라서, 본 발명의 목적은 박형화할 수 있는 LOG형 액정 표시 장치를 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a LOG type liquid crystal display device which can be thinned.

상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정 표시 장치는 다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과, 상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과, 상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과, 상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며, 상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 한다.In order to achieve the above object, a line on glass type liquid crystal display according to the present invention includes a liquid crystal panel having a plurality of gate lines and a plurality of data lines, and a plurality of data for supplying pixel data voltages to the data lines. A first signal line formed on an integrated circuit, a substrate of the liquid crystal panel, and connected between the data integrated circuits to transmit a first driving signal to the data integrated circuits, and overlapping the first signal line; And a plurality of second signal lines connected between the data integrated circuits to transmit second driving signals to the data integrated circuits, wherein the first signal line and the second signal line are formed on the substrate. And an insulating film formed therebetween.

상기 제2 신호라인은 고주파성분의 신호를 전송하는 것을 특징으로 한다.The second signal line is characterized in that for transmitting a signal of a high frequency component.

상기 제2 신호라인은 데이터 및 클럭신호 중 적어도 어느 하나를 전송하는 것을 특징으로 한다.The second signal line may transmit at least one of a data and a clock signal.

상기 제1 신호라인은 그라운드 전원 및 디지털 전원 중 적어도 어느 하나를 공급하는 것을 특징으로 한다.The first signal line supplies at least one of ground power and digital power.

상기 제2 신호라인들 각각은 동일 폭과 높이를 갖도록 형성되며 인접한 제2 신호라인과 동일 간격을 유지하는 것을 특징으로 한다.Each of the second signal lines may be formed to have the same width and height and maintain the same spacing as the adjacent second signal lines.

상기 제1 신호라인들은 상기 게이트라인과 동일 금속으로 형성되며, 상기 제2 신호라인들은 상기 데이터라인과 동일 금속으로 형성되는 것을 특징으로 한다.The first signal lines are formed of the same metal as the gate line, and the second signal lines are formed of the same metal as the data line.

상기 액정표시장치는 상기 다수의 제2 신호라인들의 외곽에 그들과 인접되게 형성되는 차폐층을 추가로 구비하는 것을 특징으로 한다.The liquid crystal display may further include a shielding layer formed adjacent to the second signal lines.

상기 차폐층에는 그라운드전원 및 디지털전원 중 어느 하나가 인가되는 것을 특징으로 한다.Any one of a ground power source and a digital power source is applied to the shielding layer.

상기 액정표시장치는 상기 게이트라인에 게이트신호를 공급하는 게이트집적회로와, 상기 액정패널 상에 형성되어 상기 게이트집적회로에서 필요로 하는 구동신호를 공급하는 제3 신호라인을 추가로 구비하는 것을 특징으로 한다.The liquid crystal display further includes a gate integrated circuit for supplying a gate signal to the gate line, and a third signal line formed on the liquid crystal panel to supply driving signals required by the gate integrated circuit. It is done.

상기 액정표시장치는 상기 데이터 집적 회로를 구동하기 위한 전원 신호를 생성하는 전원공급부와, 상기 데이터 집적 회로를 제어하기 위한 데이터 제어신호를 생성하는 타이밍 제어부를 추가로 구비하는 것을 특징으로 한다.The liquid crystal display further includes a power supply for generating a power signal for driving the data integrated circuit, and a timing controller for generating a data control signal for controlling the data integrated circuit.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 도 2 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 6.

도 2는 본 발명에 따른 LOG형 액정표시장치를 나타내는 도면이다.2 is a view showing a LOG type liquid crystal display device according to the present invention.

도 2를 참조하면, 본 발명에 따른 LOG형 액정표시장치는 타이밍 제어부(122)와 전원부(124)를 포함하는 메인 PCB(120)와, 데이터 드라이브 IC(114)를 실장하여 액정 표시 패널(106) 사이에 접속된 데이터 TCP(112)와, 게이트 드라이브 IC(110)를 실장하여 액정 표시 패널(106)에 접속된 게이트 TCP(108)를 구비한다.Referring to FIG. 2, the LOG-type liquid crystal display according to the present invention includes a main PCB 120 including a timing controller 122 and a power supply unit 124, and a data drive IC 114 to mount the liquid crystal display panel 106. ) And a gate TCP 108 connected to the liquid crystal display panel 106 by mounting the data TCP 112 connected to each other and the gate drive IC 110.

메인 PCB의 전원부(124)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 구동전압들, 예를 들어 게이트 하이 전압(VGH), 게이트 로우 전압신호(VGL), 기준전압(VCC,VCC), 공통전압(VCOM)을 발생하여 데이터 드라이브 IC(114) 및 게이트 드라이브 IC(110) 등에 공급한다.The power supply unit 124 of the main PCB uses driving voltages for driving the liquid crystal display using a voltage input from a system power supply unit (not shown), for example, a gate high voltage VGH and a gate low voltage signal VGL. The reference voltages VCC and VCC and the common voltage VCOM are generated and supplied to the data drive IC 114 and the gate drive IC 110.

메인 PCB(120)의 타이밍 제어부(122)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(114)에 공급한다. 아울러, 타이밍 제어부(122)는 그래픽카드로부터의 제어신호에 응답하여 데이터 및 게이트 드라이브 IC(114,110)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.The timing controller 122 of the main PCB 120 relays the video data R, G, and B from the graphics card to supply the data drive IC 114. In addition, the timing controller 122 generates timing signals and control signals for controlling the timing of the data and gate drive ICs 114 and 110 in response to a control signal from the graphics card.

액정 표시 패널(106)은 하부 어레이 기판(102)과, 상부 어레이 기판(104)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(106)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.The liquid crystal display panel 106 is formed by bonding the lower array substrate 102 and the upper array substrate 104 to each other with the liquid crystal interposed therebetween. The liquid crystal display panel 106 is provided with liquid crystal cells independently driven by thin film transistors in regions defined by intersections of the gate lines GL and the data lines DL. The thin film transistor supplies the pixel signal from the data line DL to the liquid crystal cell in response to the scan signal from the gate line GL.

게이트 드라이브 IC들(110)은 게이트 TCP(18) 및 액정 표시 패널(106)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다. The gate drive ICs 110 are connected to the gate lines GL via the gate TCP 18 and the gate pad portion of the liquid crystal display panel 106. The gate drive ICs 110 sequentially supply a scan signal of the gate high voltage VGH to the gate lines GL. In addition, the gate drive ICs 110 supply the gate low voltage VGL to the gate lines GL in a period other than the period in which the gate high voltage VGH is supplied.

이를 위하여, 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 의 게이트 제어 신호들과 전원 신호들은 FPC(118)를 경유하여 데이터 TCP(112)에 공급된다. 데이터 TCP(112)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 하부 어레이 기판(102)의 가장자리 영역에 형성된 LOG형 게이트 신호 라인(126)을 경유하여 게이트 TCP(108)에 공급된다. 게이트 TCP(108)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 입력 단자들을 통해 게이트 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 출력 단자들을 통해 출력되어 게이트 TCP(108)와 LOG형 게이트 신호 라인(126)을 경유하여 다음 게이트 TCP(108)에 실장된 게이트 드라이브 IC(110)로 공급된다.To this end, gate control signals and power signals from the timing controller 122 and the power supply 124 on the main PCB 120 are supplied to the data TCP 112 via the FPC 118. Gate control signals and power signals supplied through the data TCP 112 are supplied to the gate TCP 108 via the LOG type gate signal line 126 formed in the edge region of the lower array substrate 102. Gate control signals and power signals supplied to the gate TCP 108 are input into the gate drive IC 110 through the input terminals of the gate drive IC 110 and used. The gate control signals and the power signals are output through the output terminals of the gate drive IC 110 to be mounted on the next gate TCP 108 via the gate TCP 108 and the LOG type gate signal line 126. It is supplied to the drive IC 110.

LOG형 게이트 신호 라인(126)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(미도시)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(미도시)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.The LOG-type gate signal line 126 is typically provided from a power supply unit (not shown) such as a gate low voltage VGL, a gate high voltage VGH, a common voltage VCOM, a ground voltage GND, and a base driving voltage VCC. Supplied DC drive voltages; A signal line is provided to supply each of the gate control signals supplied from a timing controller (not shown), such as a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE.

데이터 드라이브 IC들(114)은 데이터 TCP(112) 및 액정 표시 패널(106)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(114)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(114)은 FPC(118)를 통해 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 데이터 제어 신호, 화소 데이터 및 전원 신호들을 공급받게 된다. The data drive ICs 114 are connected to the data lines DL via the data TCP 112 and the data pad portion of the liquid crystal display panel 106. The data drive ICs 114 convert pixel data into analog pixel signals and supply them to the data lines DL. To this end, the data drive ICs 114 receive data control signals, pixel data, and power signals from the timing controller 122 and the power supply unit 124 on the main PCB 120 through the FPC 118.

이를 위하여, 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터의 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 FPC(118)를 경유하여 제1 데이터 TCP(112)에 공급된다. 제1 데이터 TCP(108)에 공급된 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 데이터 드라이브 IC(110)의 입력 단자들을 통해 데이터 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 데이터 드라이브 IC(110)의 출력 단자들을 통해 출력되어 데이터 TCP(108)와 LOG형 데이터 신호 라인(126)을 경유하여 다음 데이터 TCP(108)에 실장된 데이터 드라이브 IC(110)로 공급된다.To this end, data control signals, pixel data and power signals from the timing controller 122 and the power supply unit 124 on the main PCB 120 are supplied to the first data TCP 112 via the FPC 118. Data control signals, pixel data and power signals supplied to the first data TCP 108 are input into the data drive IC 110 through the input terminals of the data drive IC 110 and used. The data control signals, pixel data, and power signals are output through the output terminals of the data drive IC 110 to the next data TCP 108 via the data TCP 108 and the LOG type data signal line 126. It is supplied to the mounted data drive IC 110.

LOG형 데이터 신호라인은 전원부(124)에서 생성된 아날로그 전압(VDD), 디지털 전원(VCC), 공통전압(VCOM), 그라운드 전압(GND)과 같은 구동전압들과; 타이밍제어부(122)에서 생성된 소스 스타트 펄스(SSP), 소스 출력 이네이블(SOE), 극성 제어 신호(POL), 소스 쉬프트 클럭(SSC) 등과 같은 데이터 제어 신호들과; 타이밍 제어부(122)에서 정렬된 화소 데이터들을 각각을 공급하는 신호라인들로 구성된다.The LOG data signal line may include driving voltages such as an analog voltage VDD, a digital power supply VCC, a common voltage VCOM, and a ground voltage GND generated by the power supply unit 124; Data control signals such as a source start pulse SSP, a source output enable SOE, a polarity control signal POL, a source shift clock SSC, etc. generated by the timing controller 122; The timing controller 122 includes signal lines for supplying the aligned pixel data, respectively.

여기서, 아날로그 전압(VDD), 디지털 전원(VCC), 공통전압(VCOM), 그라운드 전압(GND)과 같은 구동전압들을 공급하는 제1 LOG 데이터 신호라인들(94)은 도 3에 도시된 바와 같이 액정 표시 패널에 형성된 게이트라인(GL)과 동일금속인 게이트금속으로 액정 표시 패널의 하부기판(90) 상에 형성된다. 특히, 그라운드전압(GND) 또는 디지털 전원(VCC)을 공급하는 LOG형 기준신호라인들(80)은 도 3 및 도 4에 도 시된 바와 같이 상대적으로 넓은 폭으로 형성되어 제2 LOG형 데이터신호라인들(96) 중 고주파성분의 신호를 공급하는 LOG형 고주파 신호라인들(82)과 중첩되도록 형성된다.Here, the first LOG data signal lines 94 supplying driving voltages such as an analog voltage VDD, a digital power supply VCC, a common voltage VCOM, and a ground voltage GND are shown in FIG. 3. A gate metal, which is the same metal as the gate line GL formed on the liquid crystal display panel, is formed on the lower substrate 90 of the liquid crystal display panel. In particular, the LOG type reference signal lines 80 for supplying the ground voltage GND or the digital power supply VCC are formed in a relatively wide width as shown in FIGS. 3 and 4 to form the second LOG data signal line. It is formed to overlap with the LOG type high frequency signal lines 82 for supplying a signal of a high frequency component of the 96.

그리고, 저주파제어신호, 감마신호, 화소데이터, 클럭신호 등을 공급하는 제2 LOG형 데이터 신호라인들(96)은 게이트절연막(92)이 형성된 하부기판(90) 상에 액정표시패널에 형성된 데이터라인(DL)과 동일금속인 데이터금속으로 형성된다. 이들의 부식을 방지하기 위해 이들을 덮도록 보호막(98)이 형성된다. The second LOG data signal lines 96 for supplying a low frequency control signal, a gamma signal, a pixel data, a clock signal, and the like are formed on the liquid crystal display panel on the lower substrate 90 on which the gate insulating film 92 is formed. It is formed of a data metal that is the same metal as the line DL. In order to prevent these corrosion, the protective film 98 is formed so that these may be covered.

제2 LOG형 데이터신호라인들(96) 중 고주파성분을 포함하는 신호, 예를 들어 화소데이터 및 클럭신호 중 적어도 어느 하나를 공급하는 LOG형 고주파 신호라인들(82)은 수학식1을 만족하도록 5에 도시된 바와 같이 LOG형 기준신호라인(80)과 게이트절연막(92)을 사이에 두고 중첩되도록 형성되어 그들 각각의 임피던스(Z)가 동일하다. 여기서, h는 게이트절연막(92)의 두께, w는 제2 LOG 고주파 신호라인(82)의 폭, ε: 게이트절연막(92)의 유전율, t는 제2 LOG 고주파 신호라인(82)의 두께를 각각 나타낸다.Among the second LOG type data signal lines 96, the LOG type high frequency signal lines 82 supplying at least one of a signal including a high frequency component, for example, pixel data and a clock signal, satisfy Equation 1 below. As shown in FIG. 5, the LOG type reference signal line 80 and the gate insulating film 92 are formed to overlap each other so that their respective impedances Z are the same. Where h is the thickness of the gate insulating film 92, w is the width of the second LOG high frequency signal line 82, ε is the dielectric constant of the gate insulating film 92, and t is the thickness of the second LOG high frequency signal line 82. Represent each.

Figure 112003023040220-pat00001
Figure 112003023040220-pat00001

이에 따라, LOG형 데이터 신호라인들(98,94) 사이에서의 신호간섭 및 전자기적 차폐(Electro Magnetic Interference ; 이하 "EMI"라 함)를 방지할 수 있다. Accordingly, signal interference and electromagnetic shielding (hereinafter, referred to as "EMI") between the LOG data signal lines 98 and 94 may be prevented.

또한, 제2 LOG 데이터 신호라인들(98) 중 고주파성분을 포함하고 있는 신호 들을 전송하는 LOG형 고주파신호라인(82)은 제1 LOG형 데이터신호라인 중 LOG형 기준신호라인(80)과 중첩되게 형성된다. 이에 따라, LOG형 기준신호라인(80)과 LOG형 고주파신호라인(82) 간에는 캐패시터가 형성된다. 이 캐패시터에 의해 제2 LOG 데이터 전송라인들로부터의 고주파 성분인 EMI 신호를 바이패스시킴으로써 EMI가 현전하게 감소하게 된다.In addition, the LOG high frequency signal line 82 which transmits signals including high frequency components among the second LOG data signal lines 98 overlaps the LOG type reference signal line 80 among the first LOG data signal lines. Is formed. Accordingly, a capacitor is formed between the LOG type reference signal line 80 and the LOG type high frequency signal line 82. The capacitor significantly reduces EMI by bypassing an EMI signal, which is a high frequency component, from the second LOG data transmission lines.

도 6은 본 발명의 제2 실시 예에 따른 LOG형 액정표시장치를 나타내는 단면도이다.6 is a cross-sectional view of a LOG type liquid crystal display device according to a second embodiment of the present invention.

도 6을 참조하면, 본 발명의 제2 실시 예에 따른 LOG 형 액정표시장치는 도 2 내지 도 4에 도시된 액정표시장치와 비교하여 전자파 차폐층(88)을 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다.Referring to FIG. 6, the LOG type liquid crystal display according to the second exemplary embodiment of the present invention is further provided with an electromagnetic shielding layer 88 as compared to the liquid crystal display shown in FIGS. 2 to 4. With the same components.

전자파 차폐층(88)은 LOG형 고주파 신호라인(82)의 외곽에 위치하여 그라운드 전압(GND) 또는 디지털 전압(VCC)이 공급된다. 이 전자파 차폐층(88)과 LOG형 고주파 신호라인(82) 간에는 캐패시터가 형성된다. 이 캐패시터에 의해 LOG형 고주파 신호라인(82)들로부터의 고주파 성분인 EMI 신호를 바이패스시킴으로써 EMI가 현전하게 감소하게 된다.The electromagnetic wave shielding layer 88 is located outside the LOG type high frequency signal line 82 and is supplied with the ground voltage GND or the digital voltage VCC. A capacitor is formed between the electromagnetic shielding layer 88 and the LOG type high frequency signal line 82. By this capacitor, the EMI signal, which is a high frequency component from the LOG type high frequency signal lines 82, is significantly reduced.

또한, LOG형 기준신호라인(80)과 다수의 LOG형 고주파 신호라인(82)은 게이트절연막(92)을 사이에 두고 중첩되게 형성된다. 이 때, LOG형 고주파신호라인들(82)은 서로 동일 폭과 높이를 가지며 각 LOG 형 고주파 신호라인들(82)은 인접한 LOG형 고주파 신호라인(82)과 동일 간격을 유지하게 형성된다. 이에 따라, LOG형 고주파 신호라인들(82)은 수학식1을 만족하여 그들 각각의 임피 던스(Z)가 동일하다. Further, the LOG type reference signal line 80 and the plurality of LOG type high frequency signal lines 82 are formed to overlap each other with the gate insulating film 92 interposed therebetween. At this time, the LOG type high frequency signal lines 82 have the same width and height, and each LOG type high frequency signal lines 82 are formed to maintain the same interval as the adjacent LOG type high frequency signal lines 82. Accordingly, the LOG type high frequency signal lines 82 satisfy Equation 1, so that their respective impedances Z are the same.

이에 따라, LOG형 데이터 신호라인들 사이에서의 신호간섭 및 전자기적 차폐(Electro Magnetic Interference ; 이하 "EMI"라 함)를 방지할 수 있다. Accordingly, signal interference and electromagnetic shielding (hereinafter referred to as "EMI") between the LOG data signal lines can be prevented.

한편, 제2 LOG형 데이터신호라인들(92) 중 저주파신호를 공급하는 LOG형 저주파 신호라인도 LOG형 고주파 신호라인(82)과 함께 LOG형 기준신호라인들(80)과 게이트절연막(92)을 사이에 두고 수학식 1을 만족하도록 형성될 수 있다. Meanwhile, the LOG type low frequency signal line which supplies the low frequency signal among the second LOG type data signal lines 92 is also the LOG type reference signal lines 80 and the gate insulating film 92 together with the LOG type high frequency signal line 82. It may be formed so as to satisfy the equation (1) with the intervening.

또한, 본 발명에서 제1 LOG형 데이터신호라인들을 게이트라인과 동일한 게이트금속으로 형성하고, 제2 LOG형 데이터신호라인들을 데이터라인과 동일한 데이터금속으로 형성하는 것으로 한정하였지만 이외에도 제1 LOG형 데이터신호라인들을 데이터금속으로 형성할 수 있고, 제2 LOG형 데이터신호라인들을 화소전극과 동일금속으로 형성할 수 있다.
Further, in the present invention, the first LOG data signal lines are formed of the same gate metal as the gate lines, and the second LOG data signal lines are formed of the same data metal as the data lines. The lines may be formed of data metal, and the second LOG data signal lines may be formed of the same metal as the pixel electrode.

상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치는 기준전압이 공급하는 제1 LOG형 신호라인과 고주파성분을 포함하는 구동신호를 공급하는 제2 LOG형 신호라인을 절연되게 중첩되어 형성된다. 또한, 제2 LOG 형 신호라인들 각각은 동일한 임피던스를 유지하도록 형성된다. 이에 따라, 제2 LOG 형 신호라인들로부터의 EMI가 제1 LOG형 신호라인들로 바이패스되게 됨으로써 EMI가 감소하게 된다.As described above, the LOG type liquid crystal display according to the present invention is formed by insulated overlapping of the first LOG type signal line supplied by the reference voltage and the second LOG type signal line supplying the driving signal including the high frequency component. . In addition, each of the second LOG type signal lines is formed to maintain the same impedance. Accordingly, EMI from the second LOG signal lines is bypassed to the first LOG signal lines, thereby reducing EMI.

또한, 제2 LOG 형 신호라인의 외곽에 전자파 차폐층이 형성됨으로써 제2 LOG형 신호라인들로부터의 EMI 신호가 바이패스됨으로써 EMI가 감소하게 된다. In addition, since the electromagnetic shielding layer is formed outside the second LOG signal line, EMI signals from the second LOG signal lines are bypassed, thereby reducing EMI.                     

뿐만 아니라, 게이트 PCB와 데이터 PCB가 제거되므로 액정표시장치의 박형화를 이룰 수 있다.In addition, since the gate PCB and the data PCB are removed, the liquid crystal display device can be thinned.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (10)

다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과,A liquid crystal panel having a plurality of gate lines and a plurality of data lines; 상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과,A plurality of data integrated circuits for supplying pixel data voltages to the data lines; 상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과,A first signal line formed on a substrate of the liquid crystal panel and connected between the data integrated circuits to transmit a first driving signal to the data integrated circuits; 상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며,A plurality of second signal lines formed to overlap the first signal line and connected between the data integrated circuits to transmit second driving signals to the data integrated circuits; 상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 하는 액정표시장치.And the first signal line and the second signal line overlap each other with an insulating film formed on the substrate therebetween. 제 1 항에 있어서,The method of claim 1, 상기 제2 신호라인은 고주파성분의 신호를 전송하는 것을 특징으로 하는 액정표시장치.And the second signal line transmits a signal having a high frequency component. 제 2 항에 있어서,The method of claim 2, 상기 제2 신호라인은 데이터 및 클럭신호 중 적어도 어느 하나를 전송하는 것을 특징으로 하는 액정표시장치.And the second signal line transmits at least one of a data and a clock signal. 제 1 항에 있어서,The method of claim 1, 상기 제1 신호라인은 그라운드 전원 및 디지털 전원 중 적어도 어느 하나를 공급하는 것을 특징으로 하는 액정표시장치.And the first signal line supplies at least one of a ground power source and a digital power source. 제 1 항에 있어서,The method of claim 1, 상기 제2 신호라인들 각각은 동일 폭과 높이를 갖도록 형성되며 인접한 제2 신호라인과 동일 간격을 유지하는 것을 특징으로 하는 액정표시장치.And wherein each of the second signal lines has the same width and height and maintains the same spacing as the adjacent second signal lines. 제 1 항에 있어서,The method of claim 1, 상기 제1 신호라인들은 상기 게이트라인과 동일 금속으로 형성되며,The first signal lines are formed of the same metal as the gate line, 상기 제2 신호라인들은 상기 데이터라인과 동일 금속으로 형성되는 것을 특징으로 하는 액정표시장치.And the second signal lines are formed of the same metal as the data lines. 제 1 항에 있어서,The method of claim 1, 상기 다수의 제2 신호라인들의 외곽에 그들과 인접되게 형성되는 차폐층을 추가로 구비하는 것을 특징으로 하는 액정표시장치.And a shielding layer formed adjacent to the second signal lines, the shielding layer being adjacent to the plurality of second signal lines. 제 7 항에 있어서,The method of claim 7, wherein 상기 차폐층에는 그라운드전원 및 디지털전원 중 어느 하나가 인가되는 것을 특징으로 하는 액정표시장치.And one of a ground power source and a digital power source is applied to the shielding layer. 제 1 항에 있어서,The method of claim 1, 상기 게이트라인에 게이트신호를 공급하는 게이트집적회로와,A gate integrated circuit supplying a gate signal to the gate line; 상기 액정패널 상에 형성되어 상기 게이트집적회로에서 필요로 하는 구동신호를 공급하는 제3 신호라인을 추가로 구비하는 것을 특징으로 하는 액정표시장치.And a third signal line formed on the liquid crystal panel to supply driving signals required by the gate integrated circuit. 제 1 항에 있어서,The method of claim 1, 상기 데이터 집적 회로를 구동하기 위한 전원 신호를 생성하는 전원공급부와,A power supply unit generating a power signal for driving the data integrated circuit; 상기 데이터 집적 회로를 제어하기 위한 데이터 제어신호를 생성하는 타이밍 제어부를 추가로 구비하는 것을 특징으로 하는 액정표시장치.And a timing controller for generating a data control signal for controlling the data integrated circuit.
KR1020030042122A 2003-06-26 2003-06-26 Line on glass liquid crystal display KR100928489B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042122A KR100928489B1 (en) 2003-06-26 2003-06-26 Line on glass liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042122A KR100928489B1 (en) 2003-06-26 2003-06-26 Line on glass liquid crystal display

Publications (2)

Publication Number Publication Date
KR20050001064A KR20050001064A (en) 2005-01-06
KR100928489B1 true KR100928489B1 (en) 2009-11-26

Family

ID=37216923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042122A KR100928489B1 (en) 2003-06-26 2003-06-26 Line on glass liquid crystal display

Country Status (1)

Country Link
KR (1) KR100928489B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100888B1 (en) 2005-08-04 2012-01-02 삼성전자주식회사 Drive film, drive package for organic light emitting diode display and organic light emitting diode display including the same
KR101384014B1 (en) * 2006-11-01 2014-04-17 엘지디스플레이 주식회사 Liquid crystal display
KR102401843B1 (en) 2015-08-17 2022-05-26 삼성디스플레이 주식회사 Display apparatus
KR102394393B1 (en) * 2015-09-30 2022-05-03 엘지디스플레이 주식회사 Display device
KR102659876B1 (en) * 2016-12-30 2024-04-22 엘지디스플레이 주식회사 Shift register and display apparatus comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024956A (en) * 1997-09-09 1999-04-06 구자홍 Wiring Structure and Wiring Method of COG Type Liquid Crystal Display Panel
JP2001021913A (en) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR20030045955A (en) * 2001-12-03 2003-06-12 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024956A (en) * 1997-09-09 1999-04-06 구자홍 Wiring Structure and Wiring Method of COG Type Liquid Crystal Display Panel
JP2001021913A (en) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR20030045955A (en) * 2001-12-03 2003-06-12 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR20050001064A (en) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100874637B1 (en) Line on Glass Liquid Crystal Display
KR100977218B1 (en) Liquid crystal display of line-on-glass type and driving method thereof
KR100847812B1 (en) Liquid crystal dispaly panel of line on glass type
US8373837B2 (en) Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same
US7362291B2 (en) Liquid crystal display device
KR100949496B1 (en) Liquid crystal display device of line on glass type and fabricating method thereof
KR101604492B1 (en) Liquid Crystal Display device
KR100928489B1 (en) Line on glass liquid crystal display
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
US7432894B2 (en) Liquid crystal display device and method of driving the same
KR100949494B1 (en) Liquid crystal display of line-on-glass type
KR100555302B1 (en) Liquid crystal display device unified control signal generater and driving circuit
KR100994224B1 (en) Liquid crystal display and driving apparatus thereof
KR101073248B1 (en) Liquid Crystal Display device
KR101007687B1 (en) Liquid crystal display device
KR100839482B1 (en) Gate driving apparatus and method for liquid crystal display of line on glass type
KR100855486B1 (en) Liquid crystal dispaly apparatus of line on glass type
KR101060772B1 (en) Line on Glass Liquid Crystal Display
KR101174779B1 (en) Liquid crystal displayl device of line on glass type
KR20120020298A (en) Display device and fabricating method thereof
KR100912697B1 (en) Liquid crystal display
KR20070075804A (en) Liquid crystal dispaly apparatus of line on glass type
KR20180003243A (en) Flexible film having small size and display device including thereof
KR100855494B1 (en) Liquid crystal dispaly apparatus of line on glass type
KR100855493B1 (en) Liquid crystal display device of line on glass type and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10