KR100928488B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100928488B1
KR100928488B1 KR1020030042030A KR20030042030A KR100928488B1 KR 100928488 B1 KR100928488 B1 KR 100928488B1 KR 1020030042030 A KR1020030042030 A KR 1020030042030A KR 20030042030 A KR20030042030 A KR 20030042030A KR 100928488 B1 KR100928488 B1 KR 100928488B1
Authority
KR
South Korea
Prior art keywords
pad
gate
data
contact hole
contact
Prior art date
Application number
KR1020030042030A
Other languages
English (en)
Other versions
KR20050001745A (ko
Inventor
김상규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042030A priority Critical patent/KR100928488B1/ko
Publication of KR20050001745A publication Critical patent/KR20050001745A/ko
Application granted granted Critical
Publication of KR100928488B1 publication Critical patent/KR100928488B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

콘택 불량 문제를 감소시켜서 수율을 향상시킬 수 있는 액정표시장치 및 그의 제조방법에 관한 것으로, 이와 같은 목적을 달성하기 위한 액정표시장치는 교차 배치되어 화소영역을 구성하는 게이트라인 및 데이터라인과; 상기 게이트라인과 데이터라인이 교차되는 부분에 형성된 박막 트랜지스터와; 상기 게이트라인 끝단에 형성된 게이트 패드와; 상기 데이터라인의 끝단 하부의 일영역상에 이와 격리되어 형성된 격리 도전막 패턴과; 상기 게이트 패드와 콘택되며, 상기 게이트 패드 끝단보다 더 연장되어 단차를 갖고 형성되는 도전막 패드와; 상기 격리 도전막 패턴에 의해 단차를 갖도록 상기 데이터라인 끝단의 일영역에 형성된 데이터 패드와; 상기 드레인전극에 제 1 콘택홀을 갖으며, 상기 도전막 패드와 상기 격리 도전막 패턴의 단차 영역상에 제 2, 제 3 콘택홀을 갖도록 상기 기판 전면에 형성된 유기절연막과; 상기 제 1 콘택홀을 포함한 상기 화소영역에 형성된 화소전극과; 상기 제 2 콘택홀을 포함한 상기 유기절연막상에 형성된 게이트 패드 단자와; 상기 제 3 콘택홀을 포함한 상기 유기절연막상에 형성된 데이터 패드 단자를 포함한다.
콘택홀, 단차, 격리 도전막 패턴

Description

액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 따른 액정표시장치의 단위 화소를 확대한 도면
도 2는 도 1의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도
도 3은 도 1의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도
도 4는 본 발명의 실시예에 따른 액정표시장치의 단위 화소를 확대한 도면
도 5는 도 4의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'와 Ⅴ-Ⅴ' 선상을 자른 구조 단면도
도 6a 내지 도 6c는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
40 : 하부기판 41 : 액티브층
41a : 소오스영역 41b : 드레인영역
42 : 게이트절연막 43 : 게이트라인
43a : 게이트전극 43b : 게이트패드
43c : 격리 도전막 패턴 44 : 층간절연막
45a, 45b, 45c : 제 1, 제 2, 제 3 콘택홀
46 : 데이터라인 46a : 소오스전극
46b : 드레인전극 46c : 도전막 패드
46d : 데이터패드 47 : 보호막
48 : 유기절연막
49a, 49b, 49c : 제 4, 제 5, 제 6 콘택홀
50a : 화소전극 50b : 게이트 패드 단자
50b : 데이터 패드 단자
본 발명은 액정표시장치에 대한 것으로, 특히 패드 오픈시 콘택홀의 과식각에 의한 콘택 불균일을 해소할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방 송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분 의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
이하, 첨부 도면을 참조하여 종래 기술에 따른 액정표시장치에 대하여 설명하기로 한다.
도 1은 종래 기술에 따른 액정표시장치의 단위 화소를 확대한 도면이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다.
종래 기술에 따른 액정표시장치는 도 1과 도 2, 도 3에 도시한 바와 같이, 액티브영역이 정의된 하부기판(10)상에 버퍼층(미도시)이 형성되어 있고, 버퍼층상의 일영역에 액티브층(20)이 형성되어 있다.
그리고 상기 액티브층(20)을 포함한 하부기판(10) 전면에 게이트절연막(11)이 형성되어 있다.
그리고 상기 게이트절연막(11)상에 일방향으로 배열된 게이트라인(12)이 있고, 상기 게이트라인(12)의 일측에서 돌출되며 액티브층(20)상부의 일영역상에 게이트전극(12a)이 형성되어 있으며, 상기 게이트라인(12) 끝단의 일영역에 게이트패드(12b)가 형성되어 있다.
그리고 게이트전극(12a) 양측의 액티브층(20)내에 소오스영역(미도시)과 드레인영역(미도시)이 각각 형성되어 있다.
그리고 소오스영역과 드레인영역에 각각 제 1, 제 2 콘택홀(14a, 14b)을 갖으며, 상기 게이트패드(12b)의 일영역에 제 3 콘택홀(14c) 갖도록 하부기판(10) 전 면에 층간절연막(13)이 형성되어 있다.
그리고 상기 게이트라인(12)과 교차 배열되어 화소영역을 정의하는 데이터라인(15)이 있다.
그리고 상기 데이터라인(15)의 일측에서 돌출되며 상기 제 1 콘택홀(14a)을 통해 소오스영역에 콘택된 소오스전극(15a)이 있고, 상기 소오스전극(15a)과 이격되어 드레인영역에 콘택된 일정패턴을 갖는 드레인전극(15b)이 있다.
그리고 제 3 콘택홀(14c)을 통해 상기 게이트패드(12b)에 연결되도록 게이트패드(12b) 상부의 층간절연막(13)상에 도전막 패드(15c)가 형성되어 있다.
그리고 상기 데이터라인(15) 끝단의 일영역 데이터패드(15d)가 형성되어 있다.
그리고 상기 드레인전극(15b)과 도전막 패드(15c)와 데이터패드(15d)의 상부에 제 4, 제 5, 제 6 콘택홀(18a,18b,18c)을 갖는 보호막(16)과 유기절연막(17)이 하부기판(10) 전면에 적층 형성되어 있다.
그리고 상기 제 4 콘택홀(18a)을 통해 드레인전극(15b)과 콘택되도록 화소영역에 화소전극(19a)이 형성되어 있다.
그리고 상기 제 5, 제 6 콘택홀(18b,18c) 및 이에 연장된 상기 유기절연막(17)상에 각각 게이트 패드 단자(19b)와 데이터 패드 단자(19b)가 형성되어 있다.
상기와 같이 구성된 종래 기술에 따른 액정표시장치는 하부기판이 대면적화 됨에 따라 콘택홀 깊이에 따른 식각 균일도의 불균형으로 인해서 콘택 불량 문제가 대두된다.
예를 들어 종래 기술에서는 제 5, 제 6 콘택홀을 형성할 때 하부기판이 대면적화되어 콘택홀 깊이에 따른 식각 균일도가 떨어질 경우 게이트 패드 단자(19b)와 데이터 패드 단자(19b)가 오픈되지 않는 콘택 불량 문제가 발생할 수 있다.
또한, 이와 같이 콘택 불량 문제가 발생하면 전체적인 수율이 떨어지는 문제도 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 콘택 불량 문제를 감소시켜서 수율을 향상시킬 수 있는 액정표시장치 및 그의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 교차 배치되어 화소영역을 구성하는 게이트라인 및 데이터라인과; 상기 게이트라인과 데이터라인이 교차되는 부분에 액티브층, 게이트전극, 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 게이트라인 끝단에 형성된 게이트 패드와; 상기 데이터라인의 끝단 하부의 일영역상에 이와 격리되어 형성된 격리 도전막 패턴과; 상기 게이트 패드와 콘택되며, 상기 게이트 패드 끝단보다 더 연장되어 단차를 갖고 형성되는 도전막 패드와; 상기 격리 도전막 패턴에 의해 단차를 갖도록 상기 데이터라인 끝단의 일영역에 형성된 데이터 패드와; 상기 드레인전극에 제 1 콘택홀을 갖으며, 상기 도전막 패드와 상기 격리 도전막 패턴의 단차 영역상에 제 2, 제 3 콘택 홀을 갖도록 상기 기판 전면에 형성된 유기절연막과; 상기 제 1 콘택홀을 포함한 상기 화소영역에 형성된 화소전극과; 상기 제 2 콘택홀을 포함한 상기 유기절연막상에 형성된 게이트 패드 단자와; 상기 제 3 콘택홀을 포함한 상기 유기절연막상에 형성된 데이터 패드 단자를 포함함을 특징으로 한다.
상기 박막 트랜지스터는 기판의 일영역 상에 형성된 액티브층과, 상기 액티브층을 포함한 상기 기판 상에 형성된 게이트절연막과, 상기 액티브층상의 일영역에 형성된 게이트전극과, 상기 게이트전극 양측의 상기 액티브층상에 형성된 소오스/드레인영역과, 상기 소오스/드레인영역에 각각 콘택되는 소오스/드레인전극으로 구성됨을 특징으로 한다.
상기 격리 도전막 패턴은 상기 게이트라인 및 상기 게이트 패드와 동일층상에 형성됨을 특징으로 한다.
상기 소오스영역, 상기 드레인영역 및 상기 게이트패드의 일영역에 각각 콘택홀을 갖도록 상기 기판 전면에 층간절연막이 더 구비됨을 특징으로 한다.
상기 도전막 패드는 상기 데이터라인과 동일층상에 형성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명의 액정표시장치의 제조방법은 교차 배치되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 그 교차 부분에 액티브층, 게이트전극, 소오스/드레인영역 및 소오스/드레인전극으로 구성된 박막 트랜지스터가 구비된 액정표시장치의 제조방법에 있어서, 기판상에 일방향을 갖는 상기 게이트라인 및 그 끝단에 게이트패드를 형성하는 단계; 상기 데이터라인 끝단과 격리되도록 그 하부에 격리 도전막 패턴을 형성하는 단계; 상기 게이트라인과 교차 배치 되어 화소영역을 정의하도록 상기 데이터라인을 형성하는 단계; 상기 게이트 패드와 콘택되며, 상기 게이트 패드 끝단보다 더 연장되어 단차를 갖도록 도전막 패드를 형성하는 단계; 상기 격리 도전막 패턴에 의해 단차를 갖도록 상기 데이터라인 끝단의 일영역에 데이터 패드를 형성하는 단계; 상기 드레인전극에 제 1 콘택홀을 갖으며, 상기 도전막 패드와 상기 격리 도전막 패턴의 단차 영역상에 제 2, 제 3 콘택홀을 갖도록 상기 기판 전면에 유기절연막을 형성하는 단계; 상기 제 1 콘택홀을 포함한 상기 화소영역에 화소전극을 형성하는 단계; 상기 제 2 콘택홀을 포함한 상기 유기절연막상에 게이트 패드 단자를 형성하는 단계; 상기 제 3 콘택홀을 포함한 상기 유기절연막상에 데이터 패드 단자를 형성하는 단계를 포함함을 특징으로 한다.
상기 게이트라인과 상기 게이트패드 및 상기 격리 도전막 패턴은 동시에 형성함을 특징으로 한다.
상기 도전막 패드는 상기 데이터라인 및 상기 데이터패드와 동시에 형성함을 특징으로 한다.
상기 화소전극과 상기 게이트 패드 단자와 상기 데이터 패드 단자는 동시에 형성함을 특징으로 한다.
상기 화소전극과 상기 게이트 패드 단자와 상기 데이터 패드 단자는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전막으로 형성함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 본 발명의 실시예에 따른 액정표시장치의 구성에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 단위 화소를 확대한 도면이고, 도 5는 도 4의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'와 Ⅳ-Ⅳ' 선상을 자른 구조 단면도이다.
본 발명의 일실시예에 따른 액정표시장치는 게이트라인과 데이터라인의 각 끝단에 형성된 게이트패드와 데이터패드에 콘택 불량을 방지하기 위해서 단차가 갖도록 형성한 것에 그 구조적 특징이 있는 것이다.
좀 더 자세하게 설명하면, 도 4와 도 5에 도시한 바와 같이, 액티브영역이 정의된 하부기판(40)상에 버퍼층(미도시)이 형성되어 있고, 버퍼층상의 일영역에 액티브층(41)이 형성되어 있다.
그리고 상기 액티브층(41)을 포함한 하부기판(40) 전면에 게이트절연막(42)이 형성되어 있다.
그리고 상기 게이트절연막(42)상에 일방향으로 배열된 게이트라인(43)이 있고, 상기 게이트라인(43)의 일측에서 돌출되며 액티브층(41)상부의 일영역상에 게이트전극(43a)이 형성되어 있으며, 상기 게이트라인(43) 끝단의 일영역에 게이트패드(43b)가 형성되어 있다.
그리고 차후에 데이터패드가 형성될 일영역에 격리 도전막 패턴(43c)이 형성되어 있다.
상기 격리 도전막 패턴(43c)은 상기 게이트라인(43) 및 상기 게이트 패드(43b)와 동일층상에 형성된다.
그리고 게이트전극(43a) 양측의 액티브층(41)내에 소오스영역(41a)과 드레인영역(41b)이 각각 형성되어 있다.
그리고 소오스영역(41a)과 드레인영역(41b)에 각각 제 1, 제 2 콘택홀(45a, 45b)을 갖으며, 상기 게이트패드(43b)의 일영역에 제 3 콘택홀(45c) 갖도록 하부기판(40) 전면에 층간절연막(44)이 형성되어 있다.
그리고 상기 게이트라인(43)과 교차 배열되어 화소영역을 정의하는 데이터라인(46)이 있다.
그리고 상기 데이터라인(46)의 일측에서 돌출되며 상기 제 1 콘택홀(45a)을 통해 소오스영역(41a)에 콘택된 소오스전극(46a)이 있고, 상기 소오스전극(46a)과 이격되어 드레인영역(41b)에 콘택된 일정패턴을 갖는 드레인전극(46b)이 있다.
그리고 제 3 콘택홀(45c)을 통해 상기 게이트패드(43b)에 연결되며, 게이트패드(43b)의 끝단보다 더 연장도록 층간절연막(44)상에 도전막 패드(46c)가 형성되어 있다. 상기 도전막 패드(46c)는 상기 데이터라인(46)과 동일층상에 형성된다.
상기에서 도전막 패드(46c)는 게이트패드(43b)의 끝단에서 연장되어 있으므로, 게이트패드(43b) 끝단에서 단차를 갖고 형성된다.
그리고 상기 격리 도전막 패턴(43c)의 상부 및 상기 데이터라인(46) 끝단의 일영역에 단차를 갖도록 데이터패드(46d)가 형성되어 있다.
이때 데이터패드(46d)의 단차는 격리 도전막 패턴(43c)에 의해서 형성된 것 이다.
그리고 상기 드레인전극(46b)과 도전막 패드(46c)와 데이터패드(46d)의 상부에 제 4, 제 5, 제 6 콘택홀(49a,49b,49c)을 갖도록 하부기판(40) 전면에 보호막(47)과 유기절연막(48)이 적층 형성되어 있다.
상기에서 제 5, 제 6 콘택홀(49b,49c)의 하면에는 단차가 형성되어 있다.
그리고 상기 제 4 콘택홀(49a)을 통해 드레인전극(46b)과 콘택되도록 화소영역에 화소전극(50a)이 형성되어 있다.
그리고 상기 제 5, 제 6 콘택홀(49b,49c) 및 이에 연장된 상기 유기절연막(48)상에 각각 게이트 패드 단자(50b)와 데이터 패드 단자(50b)가 형성되어 있다.
상기에서와 같이 제 5 콘택홀(49b)은 단차를 갖는 게이트 패드(43b)의 끝단에 걸쳐서 형성되고, 제 6 콘택홀(49c)은 격리 도전막 패턴(43c)에 의해 단차를 갖는 데이터 패드(46d)상에 형성되어 있다.
상기에서는 게이트라인과 데이터라인이 교차되는 부분에 다결정 실리콘 박막 트랜지스터(TFT)를 예로 들어 설명하였으나, 박막 트랜지스터는 상기 구성외에도 아몰퍼스 실리콘 TFT로 구성될 수도 있다.
다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은, 교차 배치되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 그 교차 부분에 액티브층, 게이트전극, 소오스/드레인영역 및 소오스/드레인전극으로 구성된 박막 트랜지스터가 구비된 액정표시장치의 제조방법에 있어서, 도 6a에 도시한 바와 같이, 액티브영역이 정의된 유리등의 하부기판(40)상에 버퍼층(미도시)을 형성한다.
그리고 버퍼층상에 다결정실리콘층을 화학기상증착방법으로 증착하고, 이후에 액티브영역 형성 마스크를 이용하여 상기 다결정실리콘층을 패턴식각하여 일영역에 액티브층(41)을 형성한다.
이때 액티브층(41)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성할 수도 있다.
상기에서 버퍼층은 하부기판(40)의 불순물이 활성영역으로 확산되는 것을 막아주는 역할을 하는 것으로, 궁극적으로는 레이저 결정화시에 열을 차단하는 역할을 한다.
그리고 액티브층(41)을 포함한 하부기판(40) 전면에 게이트절연막(42)을 증착하고, 상기 게이트절연막(42) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에 게이트 형성 마스크를 이용해서 상기 게이트 형성 물질을 식각하여 일 방향을 갖는 게이트라인(43)을 형성한다.
상기 게이트라인(43)을 형성할 때, 게이트라인(43)의 일측에서 돌출되며, 액티브층(41)의 일영역상에 형성되도록 게이트전극(43a)을 형성하고, 게이트라인(43) 의 일끝단 영역에 게이트패드(43b)를 형성하며, 상기 데이터라인의 끝단과 격리되도록 그 하부에 격리 도전막 패턴(43c)을 형성한다.
이후에 상기 게이트전극(43a)을 이온블로킹 마스크로 하여 액티브층(41)내에 P형의 불순물이온을 주입하여 게이트라인(43) 양측의 액티브층(41)에 소오스영역(41a)과 드레인영역(41b)을 형성한다.
이어서, 도 6b에 도시한 바와 같이, 게이트라인(43)을 포함한 게이트절연막(42)상에 층간절연막(44)을 증착하고, 소오스영역(41a)과 드레인영역(41b)에 각각 제 1, 제 2 콘택홀(45a, 45b)을 갖으며, 상기 게이트패드(43b)의 일영역에 제 3 콘택홀(45c) 갖도록 층간절연막(44)을 식각한다.
다음에 층간절연막(44)상에 금속막을 증착하고, 금속막을 식각하여 상기 게이트라인(43)과 교차 배열되어 화소영역을 정의하도록 데이터라인(46)을 형성한다.
상기 데이터라인(46)을 형성함과 동시에, 데이터라인(46)의 일측에서 돌출되며 상기 제 1 콘택홀(45a)을 통해 소오스영역(41a)에 콘택되도록 소오스전극(46a)을 형성하고, 상기 소오스전극(46a)과 이격되어 드레인영역(41b)에 콘택되도록 일정패턴을 갖는 드레인전극(46b)을 형성한다.
또한 상기 데이터라인(46)을 형성함과 동시에, 제 3 콘택홀(45c)을 통해 상기 게이트패드(43b)에 연결되고, 게이트패드(43b)의 끝단에서 더 연장되도록 층간절연막(44)상에 도전막 패드(46c)를 형성한다.
상기에서와 같이 도전막 패드(46c)는 게이트패드(43b)의 끝단에서 더 연장되어 있으므로, 게이트패드(43b) 끝단에서 단차를 갖고 형성된다.
또한 도전막 패드(46c)를 형성함과 동시에 상기 격리 도전막 패턴(43c) 상부 및 상기 데이터라인(46)에서 연장된 끝단 영역에서 단차를 갖도록 데이터패드(46d)를 형성한다.
상기 데이터라인(46)을 포함한 하부기판(40) 전면에 보호막(47)과 유기절연막(48)을 차례로 증착한다.
이어서, 도 6c에 도시한 바와 같이, 보호막(47)과 유기절연막(48)을 식각하여 상기 드레인전극(46b)에 제 4 콘택홀(49a)을 형성하고, 단차를 포함한 도전막 패드(46c)에 제 5 콘택홀(49b), 단차를 포함한 데이터패드(46d)의 상부에 제 6 콘택홀(49c)을 각각 형성한다.
상기 제 5 콘택홀(49b)은 게이트패드(43b) 끝단 상부의 단차가 형성된 부분을 포함한 도전막 패드(46c)상에 형성하여 하면이 단차를 이루고 있고, 제 6 콘택홀(49c)은 격리 도전막 패턴(43c)에 의해 단차가 형성된 데이터패드(46d)상부에 형성하여 하면이 단차를 이루고 있다.
상기에서와 같이 제 5, 제 6 콘택홀(49b,49c)을 형성하는 식각공정은 전체 하부기판(40)에 동시에 콘택 공정을 진행하여도 도전막 패드(46c)와 데이터패드(46d)가 단차를 이루고 있으므로, 도전막 패드(46c)와 데이터패드(46d)가 드러나지 않아서 발생하는 콘택 불량 문제를 줄일 수 있다.
즉, 전체 하부기판(40)의 콘택홀 깊이에 대한 장비 자체의 균일도가 떨어진다고 해도, 제 5, 제 6 콘택홀을 형성할 영역이 단차를 이루고 있기 때문에, 단차의 낮은 부분에 있는 도전막 패드(46c)와 데이터패드(46d)는 드러나지 않는다고 해 도 단차의 높은 부분에 형성된 도전막 패드(46c)와 데이터패드(46d)의 일영역은 드러나도록 식각할 수 있으므로, 콘택홀 식각(etch)시 콘택(contact) 불량이 발생하는 것을 감소시킬 수 있다.
다음에 제 4, 제 5, 제 6 콘택홀(49a,49b,49c)을 포함한 하부기판(40)의 유기절연막(48)의 전면에 투명 도전막을 증착하고, 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하여 화소전극(50a)과, 게이트 패드 단자(50b)와, 소오스 패드 단자(50c)를 동시에 형성한다.
상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용한다.
상기에서 화소전극(50a)은 상기 제 4 콘택홀(49a)을 통해 드레인전극(46b)과 콘택되도록 화소영역에 형성하고, 게이트 패드 단자(50b)는 도전막 패드(46c)를 통해서 게이트패드(43b)와 콘택되도록 제 5 콘택홀(49b) 및 이에 인접한 유기절연막(48) 상에 형성하고, 소오스 패드 단자(50c)는 데이터패드(46d)에 콘택되도록 제 6 콘택홀(49c) 및 이에 인접한 유기절연막(48)상에 형성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
전체 하부기판의 콘택홀 깊이에 대한 장비 자체의 균일도가 떨어진다고 해도, 콘택홀을 형성할 하부가 단차를 갖도록 형성되어 있으므로 콘택 불량이 발생하는 문제를 감소시켜서 수율을 향상시킬 수 있다.

Claims (10)

  1. 교차 배치되어 화소영역을 구성하는 게이트라인 및 데이터라인과;
    상기 게이트라인과 데이터라인이 교차되는 부분에 액티브층, 상기 액티브층 상의 게이트전극, 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와;
    상기 게이트라인 끝단에 형성된 게이트 패드와;
    상기 데이터라인의 끝단 하부의 일영역상에 이와 격리되어 형성된 격리 도전막 패턴과;
    층간 절연막을 사이에 두고 상기 게이트 패드 상에 형성되고, 상기 층간 절연막을 관통하여 상기 게이트 패드와 콘택되며, 상기 게이트 패드 끝단에서 연장되어 단차를 갖는 도전막 패드와;
    상기 층간 절연막을 사이에 두고 상기 격리 도전막 패턴 상에 형성되고, 상기 격리 도전막 패턴에 의해 단차를 갖도록 상기 데이터라인 끝단에서 연장되어 형성된 데이터 패드와;
    상기 드레인전극에 제 1 콘택홀을 갖으며, 상기 도전막 패드와 상기 격리 도전막 패턴의 단차 영역상에 제 2, 제 3 콘택홀을 갖도록 상기 기판 전면에 형성된 유기절연막과;
    상기 제 1 콘택홀을 포함한 상기 화소영역에 형성된 화소전극과;
    상기 도전막 패드와 콘택되도록 상기 제 2 콘택홀을 포함한 상기 유기절연막상에 형성된 게이트 패드 단자와;
    상기 데이터 패드와 콘택되도록 상기 제 3 콘택홀을 포함한 상기 유기절연막상에 형성된 데이터 패드 단자를 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터는 기판의 일영역 상에 형성된 상기 액티브층과,
    상기 액티브층을 포함한 상기 기판 상에 형성된 게이트절연막과,
    상기 액티브층상의 일영역에 형성된 상기 게이트전극과,
    상기 게이트전극 양측의 상기 액티브층상에 형성된 소오스/드레인영역과,
    상기 소오스/드레인영역에 각각 콘택되는 상기 소오스/드레인전극으로 구성됨을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 격리 도전막 패턴은 상기 게이트라인 및 상기 게이트 패드와 동일층상에 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 층간절연막은 상기 소오스영역, 상기 드레인영역 및 상기 게이트패드의 일영역에 각각 콘택홀을 갖도록 상기 기판 전면에 형성됨을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 도전막 패드는 상기 데이터라인과 동일층상에 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  6. 교차 배치되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 그 교차 부분에 액티브층, 상기 액티브층 상에 형성된 게이트전극, 소오스/드레인영역 및 소오스/드레인전극으로 구성된 박막 트랜지스터가 구비된 액정표시장치의 제조방법에 있어서,
    기판상에 일방향을 갖는 상기 게이트라인 및 그 끝단에 게이트패드를 형성하는 단계;
    상기 데이터라인 끝단과 격리되도록 그 하부에 격리 도전막 패턴을 형성하는 단계;
    상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 상기 데이터라인을 형성하는 단계;
    층간 절연막을 사이에 두고 상기 게이트 패드 상에 형성되고, 상기 층간 절연막을 관통하여 상기 게이트 패드와 콘택되며, 상기 게이트 패드 끝단에서 연장되어 단차를 갖는 도전막 패드를 형성하는 단계;
    상기 층간 절연막을 사이에 두고 상기 격리 도전막 패턴 상에 형성되고, 상기 격리 도전막 패턴에 의해 단차를 갖도록 상기 데이터라인 끝단에서 연장된 데이터 패드를 형성하는 단계;
    상기 드레인전극에 제 1 콘택홀을 갖으며, 상기 도전막 패드와 상기 격리 도전막 패턴의 단차 영역상에 제 2, 제 3 콘택홀을 갖도록 상기 기판 전면에 유기절연막을 형성하는 단계;
    상기 제 1 콘택홀을 포함한 상기 화소영역에 화소전극을 형성하는 단계;
    상기 도전막 패드와 콘택되도록 상기 제 2 콘택홀을 포함한 상기 유기절연막상에 게이트 패드 단자를 형성하는 단계;
    상기 데이터 패드와 콘택되도록 상기 제 3 콘택홀을 포함한 상기 유기절연막상에 데이터 패드 단자를 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트라인과 상기 게이트패드 및 상기 격리 도전막 패턴은 동시에 형성함을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 도전막 패드는 상기 데이터라인 및 상기 데이터패드와 동시에 형성함을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 화소전극과 상기 게이트 패드 단자와 상기 데이터 패드 단자는 동시에 형성되며,
    상기 게이트 패드 단자는 상기 게이트 패드 끝단 상부의 단차가 형성된 부분을 포함한 상기 도전막 패드 상에 형성되어 하면이 단차를 이루는 상기 제 2 콘택홀을 통해 상기 도전막 패드와 콘택되고,
    상기 데이터 패드 단자는 상기 격리 도전막 패턴에 의해 단차가 형성된 상기 데이터 패드 상부에 형성되어 하면이 단차를 이루는 상기 제 3 콘택홀을 통해 상기 데이터 패드와 콘택됨을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 화소전극과 상기 게이트 패드 단자와 상기 데이터 패드 단자는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전막으로 형성함을 특징으로 하는 액정표시장치의 제조방법.
KR1020030042030A 2003-06-26 2003-06-26 액정표시장치 및 그의 제조방법 KR100928488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042030A KR100928488B1 (ko) 2003-06-26 2003-06-26 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042030A KR100928488B1 (ko) 2003-06-26 2003-06-26 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050001745A KR20050001745A (ko) 2005-01-07
KR100928488B1 true KR100928488B1 (ko) 2009-11-25

Family

ID=37217366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042030A KR100928488B1 (ko) 2003-06-26 2003-06-26 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100928488B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385457B1 (ko) * 2007-03-16 2014-04-15 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101728497B1 (ko) 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282528A (ja) * 1997-04-03 1998-10-23 Lg Electron Inc 液晶表示装置及びその製造方法
KR20020089625A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282528A (ja) * 1997-04-03 1998-10-23 Lg Electron Inc 液晶表示装置及びその製造方法
KR20020089625A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050001745A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US20030122978A1 (en) Liquid crystal display device having single bodied compensating pattern and method of fabricating the same
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR100698042B1 (ko) 액정표시소자 및 그 제조방법
KR100928488B1 (ko) 액정표시장치 및 그의 제조방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101264715B1 (ko) 액정표시장치 및 그의 제조방법
KR100499570B1 (ko) 액정표시장치의 입력배선 형성방법
KR100760946B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20030062592A (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR101002337B1 (ko) 액정표시장치 및 그의 제조방법
KR100446940B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050068457A (ko) 박막 트랜지스터 어레이 기판 및 이의 형성 방법
KR20030087479A (ko) 액정 표시 장치 및 그의 제조 방법
KR100904267B1 (ko) 액정표시장치의 제조공정
KR20040009378A (ko) 액정표시소자의 제조방법
KR20050041544A (ko) 박막트랜지스터의 형성방법
KR101009662B1 (ko) 액정표시장치의 마스크
KR100487434B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100517594B1 (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10