KR100922621B1 - 플라즈마 처리 장치용 실리콘 소재의 제조 방법 - Google Patents
플라즈마 처리 장치용 실리콘 소재의 제조 방법 Download PDFInfo
- Publication number
- KR100922621B1 KR100922621B1 KR1020070085546A KR20070085546A KR100922621B1 KR 100922621 B1 KR100922621 B1 KR 100922621B1 KR 1020070085546 A KR1020070085546 A KR 1020070085546A KR 20070085546 A KR20070085546 A KR 20070085546A KR 100922621 B1 KR100922621 B1 KR 100922621B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- grinding
- plate
- electrode plate
- temperature
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 300
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 257
- 239000010703 silicon Substances 0.000 title claims abstract description 239
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 153
- 238000000227 grinding Methods 0.000 claims abstract description 115
- 238000005498 polishing Methods 0.000 claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000004140 cleaning Methods 0.000 claims abstract description 28
- 238000007517 polishing process Methods 0.000 claims abstract description 21
- 239000002210 silicon-based material Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- -1 Ring Chemical compound 0.000 abstract description 5
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 239000002245 particle Substances 0.000 description 16
- 230000003746 surface roughness Effects 0.000 description 16
- 238000009826 distribution Methods 0.000 description 10
- 239000002002 slurry Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005553 drilling Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000010432 diamond Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 235000019592 roughness Nutrition 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000000155 melt Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910021642 ultra pure water Inorganic materials 0.000 description 5
- 239000012498 ultrapure water Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000010802 sludge Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000007605 air drying Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 실리콘 소재의 제조 방법에 관한 것으로, 실리콘 판을 마련하는 단계와, 적어도 2회의 그라인딩 공정을 실시하여 실리콘 판을 평탄화하는 단계와, 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계와, 열처리 공정을 실시하여 실리콘 링 또는 실리콘 전극판의 저항을 안정화시키는 단계와, 더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함한다.
본 발명에 의하면, 적어도 2회의 그라인딩 공정 또는 에칭 및 클리닝 공정에 의해 실리콘 판 및 실리콘 전극판의 표면에 발생되는 그라인딩 휠 마크를 감소시켜 평탄도를 향상시킬 수 있고, 내부의 데미지를 감소시킬 수 있다. 또한, 열처리 공정에 의해 실리콘 에지링 또는 실리콘 전극 내부의 불순물 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 함으로써 높은 밀도와 고른 밀도로 플라즈마를 생성하도록 하여 플라즈마를 이용한 공정 수율을 향상시킬 수 있다.
실리콘 에지링, 실리콘 전극, 그라인딩, 에칭, 클리닝, 표면 평탄도, 도너 킬링, 열처리, 더블 사이드 폴리싱
Description
본 발명은 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것으로, 특히 플라즈마 처리 장치에 사용되는 실리콘 링 또는 실리콘 전극판을 제작하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 반도체 기판 상부에 반도체막, 도전막 또는 절연막을 형성하고, 이들을 필요에 따라 식각하여 제조된다. 최근들어 반도체 소자의 제조 공정에서 박막의 형성 공정과 식각 공정에 플라즈마 기술을 이용하여 공정 효율을 증대시키고 있다. 플라즈마 기술을 이용한 식각 공정을 예로들어 설명하면, 소정의 박막이 증착된 반도체 기판을 플라즈마 식각 챔버내에 로딩한 후 식각 챔버에 반응 가스를 공급하고, 식각 챔버에 고주파 전원을 인가하여 반응 가스를 플라즈마 상태가 되도록 한다. 플라즈마 상태의 반응 가스에 의해 반도체 기판 상부의 박막이 식각된다. 이와 같이 반응 가스를 플라즈마화켜 반도체 기판 상부의 박막들 과의 반응성을 높일 뿐만 아니라 플라즈마화된 반응 가스의 물리적인 충돌에 의해 박막이 제거됨으로써 박막의 제거 성능을 향상시킬 수 있다.
플라즈마 처리 장치는 웨이퍼가 안치되는 하부 전극과, 웨이퍼의 에지 영역에 마련된 에지링과, 하부 전극 상측에 마련되어 샤워헤드 기능을 갖는 상부 전극을 구비한다. 여기서, 에지링과 상부 전극은 실리콘을 이용하여 제작한다.
에지링을 제작하기 위해서는 실리콘 잉곳을 절단하여 원형의 실리콘 판을 제작한 후 원형의 실리콘 판의 중심에 중심홀을 형성하여 실리콘 링을 형성하고, 로터리 연삭기 등을 이용하여 실리콘 링의 표면을 그라인딩한 후 실리콘 링의 일면을 매엽식 단면 폴리싱을 통해 폴리싱한다. 그리고, 상부 전극을 제작하기 위해서는 원형의 실리콘 판에 복수의 관통홀을 균일하게 형성하고, 연삭기 등으로 실리콘 판을 그라인딩한 후 단면 폴리싱을 통해 플라즈마 처리 장치에 설치될 때 노출되는 일면을 폴리싱하여 실리콘 전극을 제작한다.
그런데, 실리콘 판의 그라인딩 공정에서 그라인딩 휠 마크(grinding wheel mark)가 실리콘 판의 표면에 깊고 넓게 형성되어 실리콘 판의 평탄도를 저하시킬 뿐만 아니라 실리콘 판 내에 데미지를 발생시키게 된다. 이러한 실리콘 판을 에지링 및 상부 전극으로 이용하면 플라즈마 처리 공정에서 파티클 소오스로 작용하게 된다.
또한, 상기와 같이 제작된 실리콘 에지링 또는 실리콘 전극 내부에는 다량의 산소 불순물이 함유되게 되어 고유 비저항을 높이게 되고, 위치에 따라 불순물의 함유량이 달라 비저항이 다르게 된다. 따라서, 플라즈마 발생시 고밀도 플라즈마를 고르게 생성할 수 없게 되어 플라즈마 공정 수율이 저하된다.
그리고, 왁스 공정을 사용하는 매엽식 단면 폴리싱으로 그 표면을 폴리싱하는 경우 두 면을 따로 폴리싱하기 때문에 공정이 증가되어 생산성이 저하되며, 왁스 코팅의 균일도에 따라 평탄도가 달라지게 되어 플라즈마 처리 공정시 파티클 소오스로 작용하는 문제가 발생한다.
상기와 같은 실리콘 에지링 및 실리콘 전극을 플라즈마 처리시 이용하면 결과적으로 반도체 소자의 신뢰성을 저하시키게 된다.
본 발명은 실리콘 판을 적어도 2회 그라인딩함으로써 표면 평탄도를 향상시키고, 내부에 데미지가 발생되지 않도록 하여 파티클 발생 소오스를 감소시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명은 그라인딩 후 에칭 및 클리닝 공정을 실시함으로써 표면 평탄도를 더욱 향상시키는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명은 고온 또는 다단계 열처리 공정을 실시하여 실리콘 에지링 또는 실리콘 전극을 제작함으로써 내부의 불순물 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명은 더블 사이드 폴리싱 공정으로 두면을 동시에 폴리싱함으로써 폴리싱 공정의 생산성을 향상시키고, 표면 평탄도를 향상시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 실리콘 소재의 제조 방법은 실리콘 판을 마련하는 단계; 적어도 2회의 그라인딩 공정을 실시하여 상기 실리콘 판을 평탄화하는 단계; 상기 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계; 열처리 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 저항을 안정화시키는 단 계; 및 더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳을 절단하여 실리콘 원판을 제작하는 단계; 및 상기 실리콘 원판의 중심에 선택적으로 중심홀을 형성하는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳의 중심부를 코어링하여 실리콘 원통과 실리콘 중심 원통을 제작하는 단계; 및 상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계를 포함한다.
상기 그라인딩 공정은 제 1 거칠기로 1차 그라인딩한 후 상기 제 1 거칠기보다 낮은 제 2 거칠기로 2차 그라인딩한다.
상기 1차 그라인딩 공정은 상기 2차 그라인딩 공정보다 낮은 회전 속도 및 높은 압력에서 실시하고, 상기 실리콘 판 또는 실리콘 전극판을 더 두껍게 제거한다.
상기 그라인딩 공정 후 에칭 및 클리닝 공정을 실시하는 단계를 더 포함한다.
상기 열처리 공정은 상온에서 제 1 온도로 상승시킨 후 제 1 시간동안 열처리하는 단계; 상기 제 1 온도에서 제 2 온도로 상승시킨 후 제 2 시간동안 열처리하는 단계; 상기 제 2 온도에서 제 3 온도로 상승시킨 후 제 3 시간동안 열처리하는 단계; 상기 제 3 온도에서 상기 상온으로 온도를 하강시키는 단계를 포함한다.
상기 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 유입시켜 실시한다.
상기 열처리 공정 후 실리콘 링의 내측벽면에 단차를 형성한 후 상기 단차를 폴리싱하는 단계를 더 포함한다.
상기 더블 사이드 폴리싱 공정은 서로 다른 방향으로 회전하는 상부 폴리싱 패드부와 하부 폴리싱 패드부에 의해 실시된다.
상기 폴리싱 패드부와 상기 하부 폴리싱 패드부 사이에 복수의 캐리어를 위치시키고, 상기 캐리어 각각에 적어도 하나 이상의 상기 실리콘 링 또는 실리콘 전극판을 고정시킨다.
본 발명에 의하면, 실리콘 판을 서로 다른 거칠기로 적어도 2회의 그라인딩 공정을 실시함으로써 실리콘 판의 표면에 발생되는 그라인딩 휠 마크를 감소시켜 평탄도를 향상시킬 수 있고, 내부의 데미지를 감소시킬 수 있다. 그리고, 그라인딩 공정 후 에칭 및 클리닝 공정을 실시함으로써 표면 평탄도를 더욱 향상시킬 수 있고, 내부의 데미지를 제거할 수 있다.
또한, 열처리 공정을 실시하여 실리콘 에지링 또는 실리콘 전극 내부의 불순물 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 함으로써 높은 밀도와 고른 밀도로 플라즈마를 생성하도록 하여 플라즈마를 이용한 공정 수율을 향상시킬 수 있다.
따라서, 이러한 공정에 의해 제작된 실리콘 판을 플라즈마 처리 장치의 실리콘 에지링 및 상부 전극을 이용함으로써 플라즈마 처리시 파티클 발생을 방지할 수 있고, 이에 따라 반도체 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 21는 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 참고 도면이다. 하기에서는 도 1의 흐름도를 기준으로 도 2 내지 도 21의 도면을 참조하여 설명한다. 본 발명에 따른 실리콘 소재의 제조 방법은 일 예로서 실리콘 잉곳을 코어링하여 속이 빈 실리콘 원통 및 실리콘 중심 원통을 제작한 후 절단하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있고, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판을 이용하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있는데, 이하에서는 전자의 방법을 예로 설명하기로 한다.
S110 : 도 2에 도시된 바와 같이 대구경(8인치 이상)의 잉곳(110)을 제작한 다. 잉곳(110)은 용융 대역(Float Zone; FZ)법, 쵸크랄스키(Czochralski; CZ)법 등의 다양한 제작 방법을 이용하여 성장시킬 수 있는데, 초크랄스키법을 이용하여 성장시키는 것이 바람직하다.
잉곳(110) 제작 방법의 일 예를 설명하면 다음과 같다. 석영 도가니 내에 다결정 실리콘(Polysilicon)을 포함한 원부자재를 넣고 가열한다. 1400∼1500℃의 온도에서 가열하여 다결정 실리콘을 용융시킨다. 이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 가진 단결정 시드(seed)를 용융액 표면 중심부에 접촉시킨다. 이어서, 시드를 천천히 들어올려 실리콘 단결정 잉곳(110)을 성장시킨다. 이때, 시드와 석영 도가니를 반대 방향으로 회전시킨다. 시드가 단결정 용융액 상측으로 인상되는 경우 시드와 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘막들이 시드 표면으로 지속적으로 달라붙게 되고, 동시에 냉각된다. 시드 표면에서 냉각되는 동안 용융액 속의 실리콘 원자들은 시드와 동일 방향의 결정 방향성을 갖게 된다. 여기서, 용융액의 흐름을 원활하고 안정되게 하기 위해 자기장을 인가할 수도 있다. 일 예로서, 대면적의 잉곳을 성장시키기 위해 수평 자장을 인가한다. 이때, 수평 자장으로 1000가우스 이상을 인가한다. 수평 자장은 잉곳의 성장 방향과 수직한 방향으로 인가된 자장을 지칭한다.
S120 : 크로핑(Cropping)을 통해 단결정 잉곳 상하부의 불필요한 부분을 절단하여 도 3에 도시된 바와 같이 잉곳(110)이 원통 형상이 되도록 한다.
초크랄스키법을 통해 성장된 단결정 잉곳(110)은 도 2에 도시된 바와 같이 상하부가 뾰족하게 돌출된 통 형상으로 제작된다. 따라서, 크로핑 공정을 실시하여 잉곳(110)의 상하부의 돌출부를 절단하여 원형 단결정 실리콘 원통(120a)을 제작한다. 이를 통해 후속 가공이 용이하도록 할 수 있다. 이때, 단결정 잉곳을 복수의 블럭 단위로 절단할 수도 있다. 크로핑 공정을 실시한 후 단결정 실리콘 원통(120a)의 품질을 검사한다. 이러한 품질 검사로 단결정 실리콘 원통(120a)의 외경 평가 및 에지칩 평가 등을 수행할 수 있다.
S130 : 코어링 공정을 실시하여 도 4(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 원통(120b)을 제작하고, 도 4(b)에 도시된 바와 같이 실리콘 중심 원통(120c)을 제작한다.
본 실시 예에서는 단일의 잉곳을 코어링하여 실리콘 에지링을 제작하기 위한 중심부가 비어 있는 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 동시에 제작한다. 실리콘 중심 원통(120c)은 실리콘 전극용으로 사용될 수 있으며, 실리콘 중심 원통(120c)을 다시 코어링하여 실리콘 에지링 제작을 위한 중심부가 비어 있는 실리콘 원통과 실리콘 중심 원통을 제작할 수 있다. 즉, 실리콘 중심 원통을 반복적으로 코어링함으로써 사이즈가 작은 실리콘 원통과 실리콘 중심 원통을 반복 제작할 수 있다.
코어링 공정을 통해 제작되는 실리콘 중심 원통(120c)의 지름과 관통홀(121)의 지름은 제작하고자 하는 실리콘 에지링의 내경에 맞게 조절되는 것이 바람직하다. 예를들어 실리콘 에지링의 최소 내경이 1이라고 할 경우 실리콘 원통(120b)의 관통홀(121)의 지름은 0.90∼0.99인 것이 바람직하다. 이는 후속 그라인딩 공정 및 내경 폴리싱 공정이 수행될 경우 내경이 증가할 수 있기 때문이다. 상기 범위를 벗어나는 경우 그라인딩 공정 및 폴리싱 공정의 공정 조건 조절이 어려울 수 있다. 관통홀(121)은 잉곳의 성장 방향으로 형성된다. 즉, 실리콘 원통(120a)의 길이 방향과 평행한 방향으로 마련된다. 그리고, 실리콘 중심 원통(120c)의 지름은 관통홀(121)의 지름 보다 약 0.1∼10% 정도 더 작게 된다. 이는 코어링에 의해 제거되는 영역이 존재하기 때문이다.
한편, 코어링 전에 실리콘 원통(120a)을 복수의 블록으로 절단한 다음 각 실리콘 블록별로 코어링을 수행할 수도 있다. 그리고, 코어링은 실리콘 원통(120a)의 상면에서 하면까지 한번에 수행할 수 있다. 물론, 실리콘 원통(120a)의 상면에서 하면 방향으로 1차 코어링을 수행한 다음 실리콘 원통(120a)을 뒤집어 하면에서 상면 방향으로 2차 코어링을 수행할 수도 있다.
그리고, 클리닝 공정을 실시하여 코어링 공정시 발생한 파티클 및 이물질을 제거한다.
S141 및 S142 : 코어링되어 중심에 원형의 관통홀(121)이 마련되어 있는 실리콘 원통(120b)을 절단(slicing)하여 도 5(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 판(130)을 제작하고, 실리콘 중심 원통(120c)을 슬라이싱하여 도 5(b)에 도시된 바와 같이 실리콘 전극판(140)을 제작한다.
실리콘 판(130)과 실리콘 전극판(140)은 와이어를 이용한 소잉 공정 또는 다 이아몬드를 이용한 절단 공정으로 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 얇은 두께로 절단하여 제작된다. 절단 공정시 제작되는 실리콘 판(130)과 실리콘 전극판(140)의 두께를 다양하게 조절할 수 있어 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있다. 즉, 단일의 실리콘 원통(120b) 및 실리콘 중심 원통(120c)에서 동일 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 뿐만 아니라, 다양한 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 수 있다.
S151 및 S152 : 적어도 2회의 그라인딩 공정을 실시하여 도 6에 도시된 바와 같이 실리콘 판(130) 및 실리콘 전극판(140)의 표면을 평탄화한다.
평탄화 공정은 도 7에 도시된 바와 같은 그라인딩 장비를 이용하여 실시한다. 도 7에 도시된 본 발명의 일 실시 예에 따른 적어도 2회의 그라인딩 공정을 실시하는 그라인딩 장비는 회전 가능한 테이블(70)과, 테이블(70)상에 마련되며 실리콘 판(130) 또는 실리콘 전극판(140)을 고정하며 회전 가능한 적어도 세개의 스테이지(71, 72 및 73)와, 적어도 두개의 스테이지(72 및 73)상에 고정된 실리콘 판(130) 또는 실리콘 전극판(140)을 서로 다른 거칠기로 그라인딩하는 적어도 두개의 그라인딩 휠(74 및 75)를 포함한다.
테이블(70)은 예를들어 시계 방향으로 회전 가능하며, 바람직하게는 원형 형상으로 제작된다.
복수의 스테이지(71, 72 및 73)는 서로 등간격으로 이격되어 테이블(70) 상에 마련되며, 예를들어 시계 방향으로 회전된다. 복수의 스테이지(71, 72 및 73)는 테이블(70)상에 원형으로 오목부가 형성되어 마련될 수 있고, 원형으로 돌출부가 형성되어 마련될 수 있다. 복수의 스테이지(71, 72 및 73)는 그라인딩 공정을 실시하기 위한 실리콘 판(130) 또는 실리콘 전극판(140)이 로딩된 후 시계 방향으로 회전하면서 그라인딩 휠(74 및 75)을 이용하여 상대적으로 거친 제 1 그라인딩 공정과 상대적으로 고운 제 2 그라인딩 공정을 실시하고, 그라인딩 공정이 완료된 실리콘 판(130) 또는 실리콘 전극판(140)을 언로딩하게 된다. 또한, 복수의 스테이지(71, 72 및 73)내에는 도 8에 도시된 바와 같이 복수의 진공홀(76)이 각각 형성될 수 있다. 또한, 포러스 척을 사용할 수 있다. 진공홀(76)이 형성됨으로써 스테이지(71, 72 및 73)상에 실리콘 판(130) 또는 실리콘 전극판(140)이 로딩되어 안착된 후 진공 펌프(미도시)에 의해 실리콘 판(130) 또는 실리콘 전극판(140)과 스테이지(71, 72 및 73) 사이의 공기가 복수의 진공홀(76)을 통해 배기되어 실리콘 판(130) 또는 실리콘 전극판(140)이 스테이지(71, 72 및 73) 상에 진공 고정된다. 이때, 실리콘 판(130)의 경우에는 진공홀(76)이 실리콘 판(130)에 대응하는 부분에만 형성되는 것이 더욱 바람직하다. 이렇게 진공홀(76)을 이용하면 다양한 사이즈의 실리콘 판(130) 또는 실리콘 전극판(140)을 진공 고정할 수 있다. 한편, 실리콘 판(130) 또는 실리콘 전극판(140)은 진공 고정 뿐만 아니라 기계적인 방법 등 다양한 방법으로 고정될 수 있다.
그라인딩 휠(74 및 75) 각각은 스테이지(72 및 73)와 일부만 접촉되고 약간의 기울기를 갖도록 설치된다. 예를들어 그라인딩 휠(74 및 75)은 스테이지(72 및 73)의 중앙부를 중심으로 반만 접촉되고, 스테이지(72 및 73)와 접촉되는 부분쪽으 로 기울어지도록 설치된다. 그리고, 그라인딩 휠(74 및 75)은 스테이지(71, 72 및 73)의 직경보다 작은 직경으로 마련되며, 예를들어 시계 방향으로 회전한다. 또한, 그라인딩 휠(74 및 75) 각각의 하면에는 서로 다른 사이즈의 그라인딩 부재, 예를들어 다이아몬드 세그먼트가 설치된다. 그라인딩 휠(74)의 하면에는 200∼400 메쉬(mesh)를 갖는 거친(rough) 다이아몬드 입자가 부착된 세그먼트가 설치되고, 그라인딩 휠(75)의 하면에는 1000∼3000메쉬를 갖는 고운(fine) 다이아몬드 입자가 부착된 세그먼트가 설치된다. 따라서, 그라인딩 휠(74)에 의해 거친 그라인딩 공정이 실시되고, 그라인딩 휠(75)에 의해 고운 그라인딩 공정이 실시된다. 여기서, 거친 다이아몬드 세그먼트는 325 메쉬를 갖고, 고운 다이아몬드 세그먼트는 2000 메쉬를 갖는 것이 바람직하다. 이에 따라 한 장비내에서 두개의 그라인딩 휠(74 및 75)에 의해 거친 그라인딩과 고운 그라인딩이 가능하게 된다. 또한, 그라인딩 휠(74 및 75) 각각은 회전 속도, 제거량 및 압력 등이 상이한데, 각각의 그라인딩 조건을 설명하면 다음과 같다. 먼저, 그라인딩 휠(74)은 2300∼2700rpm의 속도로 회전하고, 그라인딩 대상물, 즉 실리콘 판(130) 또는 실리콘 전극판(140)이 50∼70㎛의 두께로 제거되도록 한다. 예를들어 4.06㎜ 두께의 실리콘 판(130) 또는 실리콘 전극판(140)이 4㎜의 두께가 되도록 그라인딩한다. 그라인딩 휠(74)은 2단계의 압력으로 그라인딩하는데, 초기 130∼160㎛/min의 하강 압력으로 소정 두께 그라인딩한 후 90∼120㎛/min의 하강 압력으로 그라인딩하며, 이때 스테이지(72)는 170∼230rpm의 속도로 회전한다. 또한, 그라인딩 휠(75)은 2800∼3200rpm의 속도로 회전하고, 그라인딩 대상물이 10∼30㎛의 두께로 제거되도록 한다. 예를들어 그라인딩 휠(74)에 의해 1차 그라인딩된 4㎜ 두께의 실리콘 판(130) 또는 실리콘 전극판(130)이 3.98㎜의 두께가 되도록 그라인딩한다. 그라인딩 휠(75)은 3단계의 압력으로 그라인딩하는데, 초기 25∼35㎛/min의 하강 압력으로 소정 두께 그라인딩한 후 15∼20㎛/min의 하강 압력으로 그라인딩하며, 압력을 가하지 않고 그라인딩 휠(75)만을 회전하여 그라인딩 면을 다듬는다. 이때 스테이지(73)는 100∼130rpm의 속도로 회전한다. 그리고, 압력을 가하지 않고 그라인딩 면을 다듬는 공정은 약 10초 정도로 실시하고, 그라인딩 후 그라인딩 휠(75)을 50∼70㎛/min의 속도로 약 10초 정도의 시간동안 상승시킨다. 물론, 그라인딩 휠(74 및 75)의 상기 그라인딩 조건은 다양하게 변형 가능하다. 예를들어 실리콘 판(130) 또는 실리콘 전극판(140)의 두께를 고려하여 그라인딩하여 제거하려는 두께에 따라 회전 속도, 제거량 및 그라인딩 압력 등을 조절할 수 있다.
상기한 그라인딩 장비를 이용한 적어도 2회의 그라인딩 공정에 의해 와이어에 의해 절단된 실리콘 판(130)과 실리콘 전극판(140)의 상부면과 하부면의 표면을 평탄화시킨다. 즉, 그라인딩 휠(74)를 이용한 거친 그라인딩 공정에 의해 와이어 소잉에 의한 와이어 소우 마크(wire saw mark)를 제거하여 표면 평탄도를 향상시키고, 그라인딩 휠(75)를 이용한 고운 그라인딩 공정에 의해 거친 그라인딩 공정에 의해 발생될 수 있는 그라인딩 휠 마크(grinding wheel mark)를 제거하여 표면 거칠기를 줄이게 된다.
도 9(a) 및 도 9(b)는 종래의 그라인딩 공정과 본 발명에 따른 그라인딩 공정을 실시한 후 실리콘 전극판의 표면 사진으로서, 종래의 그라인딩 공정 후에는 도 9(a)에 도시된 바와 같이 깊고 넓은 그라인딩 휠 마크가 생성되지만, 본 발명에 따른 거친 그라인딩 공정과 고운 그라인딩 공정 후에는 도 9(b)에 도시된 바와 같이 그라인딩 휠 마크가 현저하게 감소되는 것을 알 수 있다.
도 10 및 도 11은 종래의 그라인딩 공정과 본 발명에 따른 그라인딩 공정을 실시한 후 실리콘 전극판 표면의 그라인딩 휠 마크에 의한 표면 거칠기를 측정한 그래프이다. 도 10 및 도 11의 (a), (b) 및 (c) 각각은 실리콘 전극판의 중앙부, 중앙부와 외곽부 사이, 그리고 외곽부의 표면 거칠기를 측정한 것으로, 각 도면의 세로축은 ㎛ 단위의 깊이를 나타내고, 가로축은 ㎜ 단위의 폭을 나타낸다. 도시된 바와 같이 종래의 그라인딩 공정 후 실리콘 전극판 전체적으로 그라인딩 휠 마크의 깊이가 실리콘 전극판의 표면(세로축의 0.00)보다 0.5㎛ 이상, 심하게는 1㎛ 이상 깊게 나타나고, 표면 거칠기도 나쁜것을 알 수 있다. 이에 비해 본 발명에 따른 그라인딩 공정 후에는 실리콘 전극판의 중앙으로부터 외곽까지 전체적으로 그라인딩 휠 마크가 다량 제거되어 그 깊이가 매우 얕아지고, 표면 거칠기도 종래보다 향상됨을 알 수 있다.
그라인딩 공정 후, 그라인딩 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 더 수행할 수 있다. 이때, 세정 공정은 더블 스크러버 공정 또는 롤러타입 스크러버 브러시를 이용할 수 있다. 즉, 더블 스크러버 공정은 상하부 영역에 브러시가 마련된 더블 스크러버 장비를 이용하여 웨이퍼 상하면의 불순물을 동시에 제거할 수 있다.
S161 및 S162 : 실리콘 판(130)의 내측벽면 및/또는 외측벽면을 가공하여 도 12에 도시된 바와 같이 실리콘 링 부재(150)를 제작하고, 홀 천공을 통해 도 13에 도시된 바와 같이 실리콘 전극판(140)에 복수의 관통홀(141)을 제작한다.
실리콘 링 부재(150)는 실리콘 에지링이 사용되는 용도에 따라 다양한 형태의 가공 공정에 의해 제작될 수 있다. 본 실시 예에서는 실리콘 판(130)의 내측벽면의 일부를 제거하여 계단형의 단차(도 12의 A 영역)를 갖는 실리콘 링 부재(150)를 제작하였다. 즉, 본 실시 예에 따른 실리콘 링 부재(150)는 그 내측 중앙에 제 1 지름을 갖는 관통홀과 관통홀 상측에 제 1 지름보다 큰 제 2 지름을 갖는 홈을 포함한다. 물론 이에 한정되지 않고, 가공 공정에 의해 실리콘 링 부재(150)는 필요에 따라 연장 돌기, 오목홈을 포함하는 다양한 패턴을 포함할 수도 있다. 중심이 비어 있는 실리콘 판(130)의 내외측면의 가공은 그라인딩 공정을 통해 수행되는 것이 바람직하다. 이때, 실리콘 판(130)의 가공은 CNC 장비 또는 MCT(Machining Center Tool) 장비를 이용하는 것이 바람직하다. 그리고, 가공 공정 후에 가공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 가공 공정 후에 제작된 실리콘 링 부재(150)의 불량 검사를 수행할 수도 있다.
또한, 실리콘 전극판(140)에 복수의 관통홀(141)을 제작하기 이전에 실리콘 전극판(140)의 외경을 규격에 맞게 재그라인딩하는 것이 바람직하다. 이는 앞선 코어링에 의해 제작된 실리콘 중심 원통(120c)의 외경은 실리콘 에지링에 의해 제한되기 때문에 원하는 외경에 맞도록 실리콘 전극판(140)의 외경을 다시 가공하는 것이 바람직하다. 물론 실리콘 전극판(140) 외경의 그라인딩은 코어링 공정후 실리콘 중심 원통(120c) 레벨에서 수행될 수도 있다. 이때, 실리콘 전극판(140)의 외경의 가공은 CNC 장비를 사용하는 것이 바람직하다. 그리고, 외경의 가공 후에 실리콘 전극판(140)을 세정하고, 검사를 수행할 수 있다. 실리콘 전극판(140)의 외경을 가공한 후 실리콘 전극판(140)을 천공 장비의 기판 상에 본딩시킨다. 즉, 홀 천공을 위한 유리 기판 상에 실리콘 전극판(140)을 본딩한다. 그리고, 드릴 또는 초음파를 이용한 천공 공정을 통해 복수의 관통홀(141)을 형성한다. 여기서, 초음파를 이용한 천공 공정은 수백개 이상의 홀을 동시에 천공할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고, 천공 공정을 통해 실리콘 전극판(140) 전체에 홀을 형성할 수 있다. 물론 실리콘 전극판(140)의 직경이 클 경우에는 실리콘 전극판(140)을 복수의 영역으로 분할한 다음 각 영역 별로 천공 공정을 수행할 수 있다. 이후, 천공 공정 후에 천공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 복수의 관통홀(141)이 형성된 실리콘 전극판(140)의 불량 검사를 수행할 수도 있다.
S171 및 S172 : 실리콘 링 부재(150)를 형성하고 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 실리콘 링 부재(150) 및 실리콘 전극판(140)의 그라인딩 휠 마크를 더욱 완화하고 데미지를 제거하기 위한 에칭 공정 및 클리닝 공정을 수행한다.
에칭 공정은 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬 또는 HNO3와 같 은 산성 케미컬을 사용한다. 그리고, 에칭 공정 후에는 SC1(NH4O+H2O2+H2O)을 이용한 클리닝 공정을 수행한다. 또한, 에칭 공정과 클리닝 공정 사이에는 린싱 공정을 실시한다. 이러한 에칭 공정 및 클리닝 공정에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 그라인딩 휠 마크가 더욱 완화되고 데미지가 제거된다.
실리콘 링 부재(150) 및 실리콘 전극판(140)의 에칭 공정 및 클리닝 공정을 더욱 상세히 설명하면 다음과 같다. 먼저, 초순수(Deionized Water)를 이용하여 실리콘 링 부재(150) 및 실리콘 전극판(140)을 상온에서 300초 정도 린싱(rinsing)한 후 KOH, H2O2 및 초순수가 1:1:15 정도로 혼합된 혼합 용액을 이용하여 65∼75℃의 온도에서 300초 정도 1차 에칭 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 1차 에칭 용액을 린싱한 후 45%의 KOH 용액을 이용하여 60∼70℃의 온도에서 300초 정도 2차 에칭 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 2차 에칭 용액을 린싱한 후 NH4O, H2O2 및 H2O가 1:1:10으로 혼합된 SC1 용액을 이용하여 65∼75℃의 온도에서 300초 정도 클리닝 공정을 수행한다. 이어서, 초순수를 이용하여 상온에서 300초 정도 클리닝 용액을 린싱하고, 35∼55℃의 초순수에 30초 정도 실리콘 링 부재(150) 또는 실리콘 전극판(140)을 담근 후 서서히 들어올려 건조시킨 후 70∼90℃의 온도에서 100초 정도 에어 드라이 공정을 수행한다. 상기 에칭 공정과 클리닝 공정은 미세 먼지가 발생되지 않는 클린 룸 내에서 수행되는 것이 바람직하다. 이는 후속되는 공정이 클린 룸 내에서 수행되기 때문이다.
도 14(a) 및 도 14(b)는 에칭 공정을 실시하기 이전 및 이후의 실리콘 링 부재의 평면 사진으로서, 에칭 공정을 실시하기 이전에는 도 14(a)에 도시된 바와 같이 그라인딩 휠 마크가 일부 잔류하며 실리콘 링 부재(150) 또는 실리콘 전극판(140)에 데미지가 발생할 수 있고, 에칭 공정을 실시한 후에는 도 14(b)에 도시된 바와 같이 그라인딩 휠 마크 및 데미지가 거의 완전히 제거된다.
도 15는 45% KOH 용액의 70℃에서의 에칭 시간에 따른 에칭 두께를 나타낸 그래프로서, 약 0.72㎛/min의 에칭률을 보인다.
S181 및 S182 : 열처리 공정에 의한 도너 킬링 공정을 수행하여 실리콘 링 부재(150) 및 실리콘 전극판(140) 내의 저항을 안정화시킨다. 열처리 공정은 다단계 열처리 공정 또는 고온 열처리 공정으로 실시할 수 있다.
도너 킬링 공정은 실리콘 링 부재(150) 및 실리콘 전극판(140)의 열처리를 통해 이들 내부의 불순물, 특히 산소를 제거하는 공정이다. 열처리는 퍼니스 타입, 오븐 타입 또는 벨트 타입을 포함하는 다양한 열처리 기구가 사용될 수 있다. 열처리 기구는 온도 및 시간을 세팅할 수 있는 프로그램이 가능한 기구를 이용하여 정확한 열처리가 가능하도록 한다. 그리고, 열처리 온도 및 시간은 프로그램에 의해 디지털 또는 아날로그 등으로 결과물을 기록할 수 있는 것이 바람직하다.
다단계 열처리 공정은 온도를 상승시키면서 다단계로 실시하는데, 일 예로서 도 16에 도시된 바와 같이 3단계로 온도를 상승시키면서 실시한다. 즉, 도 16에 도시된 바와 같이 상온에서 1∼100℃/min의 온도 상승률로 제 1 온도까지 상승시킨 후 1∼60분간 열처리한다. 이어서, 제 1 온도에서 1∼100℃/min의 온도 상승률로 제 2 온도까지 상승시킨 후 1∼60분간 열처리한다. 그리고, 제 2 온도에서 1∼100℃/min의 온도 상승률로 제 3 온도까지 상승시킨 후 1∼180분간 열처리한다. 이후 제 3 온도에서 1∼100℃/min의 온도 하강률로 상온까지 온도를 낮추게 된다. 여기서, 제 1 온도는 예를들어 100∼300℃이고, 제 2 온도는 예를들어 300∼500℃이며, 제 3 온도는 예를들어 600∼1000℃이다. 그리고, 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 공급하여 실시한다. 열처리 공정을 실시한 후 공급된 가스에 따라 산화막 또는 질화막이 실리콘 링 부재(150) 또는 실리콘 전극판(140) 상에 성장될 수 있는데, 이렇게 성장된 산화막 또는 질화막은 그라인딩, 불화 수소를 이용한 습식 식각 또는 폴리싱에 의해 제거한다.
또한, 다단계 열처리 공정 뿐만 아니라 고온 열처리 공정을 실시할 수도 있는데, 이 경우 상온에서 1∼100℃/min의 온도 상승률로 600∼1000℃ 까지 상승시킨 후 1∼180분간 열처리한다. 이후 1∼100℃/min의 온도 하강률로 상온까지 온도를 낮추게 된다.
도너 킬링 공정에 의해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 저항을 안정화시킨 다음 실리콘 링 부재(150) 및 실리콘 전극판(140)의 저항을 측정하고, 실리콘 소재의 이력 관리를 위해 레이저 마킹을 실시한다.
도 17 및 도 18은 다단계 열처리에 의한 도너 킬링 공정 후 직경 330㎜ 이상의 실리콘 링 부재(150)의 저저항 대역 및 중저항 대역에서 위치에 따른 저항 분포를 나타낸 그래프로서, 실리콘 링 부재(150)를 등간격, 예를들어 90°간격으로 이 격된 네 위치의 저항 분포를 나타낸 그래프이다. 도 17에 도시된 바와 같이 측정 위치에 따라 저저항 대역에서 약 0.02Ω㎝의 비저항을 갖고, 도 18에 도시된 바와 같이 중저항 대역에서 약 2∼2.6Ω㎝의 비저항을 갖는 것을 알 수 있다. 이는 0∼0.03Ω㎝인 저저항 대역의 사양(specification)을 만족하고, 1∼5Ω㎝인 중저항 대역의 사양을 만족한다. 또한, 실리콘 링 부재의 각 위치에서의 비저항이 거의 일정한 값을 가지는 규일한 저항 분포를 보인다.
도 19는 다단계 열처리에 의한 도너 킬링 공정 후 직경 315㎜ 이상의 실리콘 전극판(140)의 고저항 대역의 위치에 따른 저항 분포를 나타낸 그래프로서, 실리콘 전극판(140)의 중앙을 중심으로 좌우 및 상하로 등간격으로 이격된 아홉 위치의 저항 분포를 나타낸 그래프이다. 도시된 바와 같이 측정 위치에 따라 약 78∼84Ω㎝의 비저항을 갖는 것을 알 수 있다. 이는 60∼90Ω㎝인 고저항 대역의 사양을 만족한다. 또한, 실리콘 전극판의 각 위치에서의 비저항이 거의 일정한 값을 가지는 규일한 저항 분포를 보인다.
S191 및 S192 : 더블 사이드 폴리싱 공정을 실시하여 실리콘 링 부재(150) 및 실리콘 전극판(140)의 양면을 평탄화시키고, 표면 거칠기를 줄여 실리콘 에지링 및 실리콘 전극을 제작한다.
폴리싱 공정은 먼저, 단차 폴리싱 공정으로 실리콘 링 부재(150)의 단차 영역의 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å이하로 유지할 수 있다. 즉, 실리콘 링 부재(150)의 내측면 및 단차 표면(관통홀과 홈 영역)을 폴리싱한다. 이 후, 세정 공정을 수행한다.
세정 공정 후에 도 20에 도시된 바와 같은 더블 사이드 폴리싱 장비를 이용하여 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면을 동시에 폴리싱한다.
더블 사이드 폴리싱 장비는 상부 폴리싱 패드부(미도시)와 하부 폴리싱 패드부(90)를 포함한다. 하부 폴리싱 패드부(90)는 도 20에 도시된 바와 같이 바람직하게는 원형의 하부 플레이트(91)와, 하부 플레이트(91) 상에 설치된 하부 폴리싱 패드(92)와, 하부 폴리싱 패드(92) 상에 소정의 관통홀(94)을 갖는 복수의 캐리어(93)를 포함한다. 캐리어(93)의 관통홀(94)내는 실리콘 링 부재(150) 또는 실리콘 전극판(140)이 위치 고정되고, 이에 따라 이들의 이탈을 방지한다. 여기서, 상부 폴리싱 패드(미도시)와 하부 플레이트(90)는 서로 다른 방향으로 회전하면서 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면을 동시에 폴리싱한다. 또한, 복수의 캐리어(93)도 회전하는 것이 바람직하다. 한편, 하나의 캐리어(93) 내에 복수의 관통홀(94)이 형성될 수 있다. 즉, 하나의 캐리어(93) 내에 2 내지 4개의 관통홀(94)이 형성되어 한번에 더블 사이드 폴리싱 공정을 실시하는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 수를 증가시킬 수 있다.
그리고, 더블 사이드 폴리싱 공정용 장비는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 형상, 사이즈 또는 두께에 관계없이 캐리어(92)만을 변경하여 폴리싱을 수행할 수 있다. 그리고, 폴리싱 공정시 주입되는 슬러리 및 계면 활성제를 조절하여 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면의 표면 거 칠기를 제어할 수 있다. 즉, 일반적인 폴리싱은 단면 폴리싱으로 실리콘 판의 한면에 왁스를 코팅하고 폴리싱 헤드에 접착하여 사용하였다. 이로 인해 왁스 코팅의 균일도에 따라 평탄도가 달라질 수 있었다. 그러나, 본 발명에 따른 더블 사이드 폴리싱의 경우 왁스 코팅 공정을 수행하지 않는다. 이는 가공하고자 하는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 두께에 맞는 캐리어를 제작하고 실리콘 링 제품의 사이즈에 맞게 캐리어 홀을 만들어 공정을 진행하기 때문이다.
상기 더블 사이드 폴리싱 공정의 구체적인 공정 조건을 예를들어 살펴보면, 0.1∼1.0㎏/㎠의 압력으로 상부 폴리싱 패드부(미도시)는 약 10∼20rpm의 회전수로 반시계 방향으로 회전하고, 하부 폴리싱 패드부(90)는 약 30∼40rpm의 회전수로 시계 방향으로 회전한다. 이때, 캐리어(92)도 약 10∼20rpm의 회전수로 시계 방향으로 회전한다. 또한, 제 1 슬러리를 3∼5ℓ/min의 양으로 유입시켜 폴리싱한 후 필요에 따라 제 2 슬러리를 2∼3ℓ/min의 양으로 유입시켜 폴리싱한다. 여기서, 제 1 슬러리는 제 2 슬러리보다 연마 입자의 사이즈가 큰 슬러리이고, 제 1 슬러리를 이용한 폴리싱에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)이 폴리싱되고, 제 2 슬러리를 이용한 폴리싱에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 표면 거칠기를 더욱 향상시킨다. 또한, 제 2 슬러리를 이용한 폴리싱 이후에 케미컬을 유입시킬 수도 있는데, 이는 실리콘 링 부재(150) 또는 실리콘 전극판(140) 표면의 파티클 부착을 방지하여 이후 클리닝 공정을 완벽하게 할 수 있도록 한다.
이와 같은 더블 사이드 폴리싱 공정을 통해 실리콘 링 부재(150) 또는 실리 콘 전극판(140)의 상면과 하면의 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å이하로 유지할 수 있다. 표면 거칠기를 1 내지 5Å으로 유지하여 실리콘 웨이퍼의 표면 거칠기인 2Å과 유사하게 유지할 수 있다. 이와 같이 실리콘 링의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 웨이퍼 상측의 플라즈마 균일도를 높여 플라즈마 처리 효율을 향상시킬 수 있다.
도 21은 더블 사이드 폴리싱 후 실리콘 소재의 일면의 AFM 측정 결과를 도시한 것으로, 10㎛×10㎛의 면적에서 0.494㎚의 거칠기를 갖는 것이 측정되었다.
또한, 도 22는 실리콘 소재의 일측을 약 5°의 기울기로 경사 폴리싱한 후 촬영한 평면 사진으로, 도 22(a)는 종래의 폴리싱 공정 이후 약 0.5㎛의 깊이까지 그라인딩 휠 마크가 제거되지 않아 표면 거칠기가 개선되지 않은 상태의 단면 사진이고, 도 22(b)는 더블 사이드 폴리싱 이후 그라인딩 휠 마크가 제거된 사진이다. 도시된 바와 같이 더블 사이드 폴리싱 이후에 그라인딩 휠 마크가 완전히 제거된다.
상기 더블 사이드 폴리싱 공정 후 클리닝 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 에지링을 제작한다.
이어서, 제작 완료된 실리콘 에지링의 규격을 측정하고, 파이널 세정을 수행한다. 실리콘 에지링의 규격 측정을 위하여 3D 인스펙션을 실시하는 것이 바람직하다. 그리고, 파이널 세정 후에 육안 검사를 실시한다. 육안 검사로는 표면 검사 및 에지 칩핑 검사를 수행하고, 이를 통해 파티클 및 딥 스크레치를 검사할 수 있다.
물론 본 발명의 일 실시 예에 따른 실리콘 전극은 이에 한정되지 않고, 실리콘 전극의 전체 직경이 상기 실리콘 중심 원통의 직경보다 클 경우에는 복수의 몸체를 이용하여 실리콘 전극을 제작할 수 있다.
한편, 상기 실시 예에서는 적어도 2회의 그라인딩 공정과 에칭 및 클리닝 공정을 실시하는 것으로 설명되었으나, 에칭 및 클리닝 공정은 선택적으로 실시할 수도 있다. 즉, 에칭 및 클리닝 공정을 실시하지 않고 적어도 2회의 그라인딩 공정만을 실시할 수도 있다. 이는 그라인딩 공정 후 표면 평탄화 및 결함 양상에 따라 에칭 및 클리닝 공정을 선택적으로 실시할 수 있음을 의미한다.
또한, 상기 실시 예에서는 다단계 열처리에 의한 도너 킬링 공정을 실리콘 링 부재(150) 및 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 실시하였으나, 이에 국한되지 않고 실리콘 원통(120b) 및 실리콘 중심 원통(120c)를 절단한 후 실시할 수도 있고, 평탄화 공정 후에 실시할 수도 있다. 또한, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판의 중심에 중심홀 또는 복수의 관통홀을 형성하여 실리콘 에지링 또는 실리콘 전극판을 형성하는 경우에는 다단계 열처리에 의한 도너 킬링 공정을 실리콘 판을 형성한 후, 실리콘 판에 중심홀 또는 복수의 관통홀을 형성한 후, 또는 그라인딩 공정 후에 실시할 수도 있다.
도 23은 상술한 본 발명의 일 실시 예에 따른 방법에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도이다.
플라즈마 식각 장치는 실리콘 소재로 앞서 설명한 제작 방법으로 제작된 실 리콘 에지링(220)과 실리콘 상부 전극(230)을 구비한다.
도 23에 도시된 바와 같이 플라즈마 식각 장치는 챔버(200)와, 웨이퍼(201)가 안치되는 하부 전극(210)과, 하부 전극(210) 상에 안치된 웨이퍼(201)의 가장자리 영역에 마련된 실리콘 에지링(220)과, 하부 전극(210)에 상측에 마련되고 샤워헤드 일체형의 실리콘 상부 전극(230)과, 하부 전극(210)과 실리콘 상부 전극(230)에 전원을 공급하는 제 1 및 제 2 전원 공급부(240, 250)를 구비한다.
본 실시 예에서는 상기 실리콘 링(220)과 실리콘 상부 전극(230)의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 플라즈마의 균일도를 더욱 증대시킬 뿐만 아니라 파티클의 발생을 최소화할 수 있다.
본 실시예의 제작 방법에 따라 제조된 실리콘 링(220) 및 실리콘 상부 전극(230)은 그 사용처가 상술한 식각 장치에 한정되지 않고, 다양한 플라즈마 처리 장치에 적용될 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도.
도 2는 실리콘 잉곳의 개략 사시도.
도 3은 크로핑 후의 실리콘 원통의 개략 사시도.
도 4는 실리콘 원통 및 실리콘 중심 원통의 개략 사시도.
도 5는 와이어 소잉 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 6은 그라인딩 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 7은 그라인딩 장비의 개략 평면도.
도 8는 진공홀이 형성된 스테이지의 개략 평면도.
도 9는 종래와 본 발명에 따른 그라인딩 후의 평면 사진.
도 10은 종래의 그라인딩 후의 결함 양상을 설명하기 위한 그래프.
도 11은 본 발명에 따른 그라인딩 후의 결함 양상을 설명하기 위한 그래프.
도 12는 실리콘 링 부재의 개략 사시도.
도 13은 관통홀이 형성된 후의 실리콘 전극판의 개략 사시도.
도 14는 에칭 이전 및 에칭 이후의 평면 사진.
도 15는 45% KOH 용액을 이용한 에칭 시간에 따른 제거 두께를 나타낸 그래프.
도 16은 본 발명의 일 실시 예에 따른 다단계 열처리 공정의 레시피,
도 17 및 도 18은 다단계 열처리 공정 후의 실리콘 링 부재의 저항 분포를 나타낸 그래프.
도 19는 다단계 열처리 공정 후의 실리콘 전극판의 저항 분포를 나타낸 그래프.
도 20은 본 발명의 일 실시 예에 따른 더블 사이드 폴리싱 장비의 개략 구성도.
도 21은 더블 사이드 폴리싱 후 AFM 측정 결과.
도 22는 종래의 폴리싱 공정과 본 발명에 따른 더블 사이드 폴리싱 공정 이후의 표면 상태를 나타낸 사진.
도 23은 본 발명에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 잉곳 120 : 실리콘 원통
130 : 실리콘 판 140 : 실리콘 전극판
141 : 관통홀 150 : 실리콘 링 부재
200 : 챔버 201 : 웨이퍼
210 : 하부 전극 220 : 실리콘 링
230 : 실리콘 상부 전극 240, 250 : 전원 공급부
Claims (11)
- 실리콘 잉곳을 마련하는 단계;상기 실리콘 잉곳의 중심부를 코어링하여 실리콘 원통과 실리콘 중심 원통을 제작하는 단계;상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계;그라인딩 휠의 회전 속도, 압력, 세그먼트를 조절하여 실시하는 적어도 2회의 그라인딩 공정으로 상기 실리콘 판의 표면을 평탄화하는 단계;상기 실리콘 판을 가공하여 실리콘 링 부재를 제작하고, 상기 실리콘 전극판에 복수의 관통홀을 형성하는 단계를 포함하며,열처리 공정을 실시하여 상기 실리콘 링 부재 또는 실리콘 전극판 내의 불순물을 제거하는 단계; 및더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 부재 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함하며,상기 더블 사이드 폴리싱 공정은 서로 다른 방향으로 회전하는 상부 폴리싱 패드부와 하부 폴리싱 패드부에 의해 실시되는 실리콘 소재의 제조 방법.
- 삭제
- 삭제
- 청구항 1에 있어서, 상기 그라인딩 공정은 제 1 거칠기로 1차 그라인딩한 후 상기 제 1 거칠기보다 낮은 제 2 거칠기로 2차 그라인딩하는 실리콘 소재의 제조 방법.
- 청구항 4에 있어서, 상기 1차 그라인딩 공정은 상기 2차 그라인딩 공정보다 낮은 회전 속도 및 높은 압력에서 실시하고, 상기 실리콘 판 또는 실리콘 전극판을 더 두껍게 제거하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 그라인딩 공정 후 에칭 및 클리닝 공정을 실시하는 단계를 더 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 열처리 공정은,상온에서 제 1 온도로 상승시킨 후 제 1 시간동안 열처리하는 단계;상기 제 1 온도에서 제 2 온도로 상승시킨 후 제 2 시간동안 열처리하는 단계;상기 제 2 온도에서 제 3 온도로 상승시킨 후 제 3 시간동안 열처리하는 단계;상기 제 3 온도에서 상기 상온으로 온도를 하강시키는 단계를 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 유입시켜 실시하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 열처리 공정 후 실리콘 링의 내측벽면에 단차를 형성한 후 상기 단차를 폴리싱하는 단계를 더 포함하는 실리콘 소재의 제조 방법.
- 삭제
- 청구항 1있어서, 상기 폴리싱 패드부와 상기 하부 폴리싱 패드부 사이에 복수의 캐리어를 위치시키고, 상기 캐리어 각각에 적어도 하나 이상의 상기 실리콘 링 또는 실리콘 전극판을 고정시키는 실리콘 소재의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085546A KR100922621B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085546A KR100922621B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090020908A KR20090020908A (ko) | 2009-02-27 |
| KR100922621B1 true KR100922621B1 (ko) | 2009-10-21 |
Family
ID=40688129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070085546A KR100922621B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100922621B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102422673B1 (ko) * | 2022-02-16 | 2022-07-18 | 김재선 | 정전척 포커스링 제작용 와이어컷팅 회전지지장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275802A (ja) * | 1997-03-31 | 1998-10-13 | Hitachi Chem Co Ltd | プラズマエッチング電極の製造方法 |
| KR20050006157A (ko) * | 2002-04-17 | 2005-01-15 | 램 리서치 코포레이션 | 플라즈마 반응 챔버용 실리콘 부품 |
-
2007
- 2007-08-24 KR KR1020070085546A patent/KR100922621B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275802A (ja) * | 1997-03-31 | 1998-10-13 | Hitachi Chem Co Ltd | プラズマエッチング電極の製造方法 |
| KR20050006157A (ko) * | 2002-04-17 | 2005-01-15 | 램 리서치 코포레이션 | 플라즈마 반응 챔버용 실리콘 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090020908A (ko) | 2009-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
| KR100531552B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| KR100858441B1 (ko) | 실리콘 링의 제조 방법 | |
| KR100504098B1 (ko) | 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법 | |
| JP2007053178A (ja) | シリコンウェーハの製造方法 | |
| US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
| US20100021688A1 (en) | Wafer manufacturing method and wafer obtained through the method | |
| JP7419233B2 (ja) | ＳｉＣウエハの製造方法 | |
| KR101485830B1 (ko) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 | |
| KR19990087978A (ko) | 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법 | |
| KR100922620B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| CN110140195B (zh) | 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆 | |
| KR100918076B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR100922621B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| JP4248804B2 (ja) | 半導体ウェーハおよび半導体ウェーハの製造方法 | |
| KR100867389B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR100779728B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR101515373B1 (ko) | 높은 내구성을 갖는 플라즈마 처리 장치용 단결정 실리콘 부품의 제조 방법 | |
| JP7172878B2 (ja) | 単結晶シリコンの抵抗率測定方法 | |
| US11515263B2 (en) | Method of producing laser-marked silicon wafer and laser-marked silicon wafer | |
| KR100993979B1 (ko) | 반도체 웨이퍼의 제조방법 | |
| JP2009266896A (ja) | 評価用ウェーハ及び両面研磨の研磨代の評価方法 | |
| CN112805810A (zh) | 硅晶片的热处理方法 | |
| KR102577497B1 (ko) | 반도체 소자 제조 장치용 부품, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 | |
| CN113302718B (zh) | 硅外延晶片的制造方法和硅外延晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131011 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151013 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161013 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191014 Year of fee payment: 11 |