KR100867389B1 - 플라즈마 처리 장치용 실리콘 소재의 제조 방법 - Google Patents
플라즈마 처리 장치용 실리콘 소재의 제조 방법 Download PDFInfo
- Publication number
- KR100867389B1 KR100867389B1 KR1020070085545A KR20070085545A KR100867389B1 KR 100867389 B1 KR100867389 B1 KR 100867389B1 KR 1020070085545 A KR1020070085545 A KR 1020070085545A KR 20070085545 A KR20070085545 A KR 20070085545A KR 100867389 B1 KR100867389 B1 KR 100867389B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- plate
- electrode plate
- ring
- cylinder
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 229
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 186
- 239000010703 silicon Substances 0.000 title claims abstract description 170
- 238000012545 processing Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 85
- 238000005498 polishing Methods 0.000 claims abstract description 42
- 238000007517 polishing process Methods 0.000 claims abstract description 29
- 238000000227 grinding Methods 0.000 claims description 27
- 239000002210 silicon-based material Substances 0.000 claims description 22
- 239000002002 slurry Substances 0.000 claims description 14
- 230000003746 surface roughness Effects 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 6
- 239000004094 surface-active agent Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 abstract description 14
- 238000004140 cleaning Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 9
- 238000005553 drilling Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000155 melt Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- -1 ring Chemical compound 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010802 sludge Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 실리콘 소재의 제조 방법에 관한 것으로, 실리콘 판을 마련하는 단계와, 실리콘 판의 표면을 평탄화하는 단계와, 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계와, 더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함한다.
본 발명에 의하면, 더블 사이드 폴리싱 공정으로 실리콘 판의 양면을 동시에 폴리싱함으로써 폴리싱 공정의 생산성을 향상시킬 수 있고, 표면 평탄도를 향상시킬 수 있어 플라즈마 공정시의 파티클 소오스를 제거하여 플라즈마 공정의 신뢰성을 향상시킬 수 있다.
실리콘 에지링, 실리콘 전극, 더블 사이드 폴리싱, 캐리어
Description
본 발명은 플라즈마 처리 장치용 실리콘 소재 및 그 제조 방법에 관한 것으로, 특히 플라즈마 처리 장치에 사용되는 실리콘 링 또는 실리콘 전극판을 제작하는 플라즈마 처리 장치용 실리콘 소재 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 반도체 기판 상부에 반도체막, 도전막 또는 절연막을 형성하고, 이들을 필요에 따라 식각하여 제조된다. 최근들어 반도체 소자의 제조 공정에서 박막의 형성 공정과 식각 공정에 플라즈마 기술을 이용하여 공정 효율을 증대시키고 있다. 플라즈마 기술을 이용한 식각 공정을 예로들어 설명하면, 소정의 박막이 증착된 반도체 기판을 플라즈마 식각 챔버내에 로딩한 후 식각 챔버에 반응 가스를 공급하고, 식각 챔버에 고주파 전원을 인가하여 반응 가스를 플라즈마 상태가 되도록 한다. 플라즈마 상태의 반응 가스에 의해 반도체 기판 상부의 박막이 식각된다. 이와 같이 반응 가스를 플라즈마화켜 반도체 기판 상부의 박막들 과의 반응성을 높일 뿐만 아니라 플라즈마화된 반응 가스의 물리적인 충돌에 의해 박막이 제거됨으로써 박막의 제거 성능을 향상시킬 수 있다.
플라즈마 처리 장치는 웨이퍼가 안치되는 하부 전극과, 웨이퍼의 에지 영역에 마련된 에지링과, 하부 전극 상측에 마련되어 샤워헤드 기능을 갖는 상부 전극을 구비한다. 여기서, 에지링과 상부 전극은 실리콘을 이용하여 제작한다.
에지링을 제작하기 위해서는 실리콘 잉곳을 절단하여 원형의 실리콘 판을 제작한 후 원형의 실리콘 판의 중심에 중심홀을 형성하여 실리콘 링을 형성하고, 로터리 연삭기 등을 이용하여 실리콘 링의 표면을 그라인딩한 후 실리콘 링의 일면을 매엽식 단면 폴리싱을 통해 폴리싱한다. 그리고, 상부 전극을 제작하기 위해서는 원형의 실리콘 판에 복수의 관통홀을 균일하게 형성하고, 연삭기 등으로 실리콘 판을 그라인딩한 후 단면 폴리싱을 통해 플라즈마 처리 장치에 설치될 때 노출되는 일면을 폴리싱하여 실리콘 전극을 제작한다.
그런데, 단면 폴리싱 공정으로 실리콘 소재를 제작하는 경우 매엽식 왁스 공정을 사용하여 폴리싱하기 때문에 공정이 복잡하고 생산성이 저하된다. 또한, 실리콘 판의 한면에 왁스를 코팅하고 폴리싱 헤드에 접착하여 사용하기 때문에 왁스 코팅의 균일도에 따라 평탄도가 달라지게 되어 플라즈마 처리 공정시 파티클 소오스로 작용하는 문제가 발생한다.
본 발명은 폴리싱 공정의 생산성을 향상시키고, 실리콘 소재 양면 모두의 표면 평탄도를 향상시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명은 더블 사이드 폴리싱 공정으로 양면을 동시에 폴리싱함으로써 폴리싱 공정의 생산성을 향상시키고, 양면 모두의 표면 평탄도를 향상시킬 수 있는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 실리콘 소재의 제조 방법은 실리콘 판을 마련하는 단계; 상기 실리콘 판의 표면을 그라인딩하는 단계; 상기 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계; 및 더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳을 절단하여 실리콘 원판을 제작하는 단계; 및 상기 실리콘 원판의 중심에 선택적으로 중심홀을 형성하는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳의 중심부를 코어링하여 속이 빈 실리콘 원통과 실리콘 중심 원통을 제작하는 단계; 및 상기 속이 빈 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계를 포함한다.
상기 실리콘 링의 내측벽면에 단차를 형성한 후 상기 단차를 폴리싱하는 단계를 더 포함한다.
상기 더블 사이드 폴리싱 공정은 서로 다른 방향으로 회전하는 상부 폴리싱 패드부와 하부 폴리싱 패드부에 의해 실시된다.
상기 폴리싱 패드부와 상기 하부 폴리싱 패드부 사이에 복수의 캐리어를 위치시키고, 상기 캐리어 각각에 적어도 하나 이상의 상기 실리콘 링 또는 실리콘 전극판을 고정시킨다.
상기 더블 사이드 폴리싱 공정은 슬러리 및 계면 활성제를 유입시켜 실시하며, 상기 슬러리 및 계면 활성제를 조절하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면의 표면 거칠기를 제어한다.
본 발명의 다른 양태에 따른 실리콘 소재는 실리콘 링 및 실리콘 전극판을 포함하는 판 형상의 실리콘 소재에 있어서, 상기 실리콘 링 및 실리콘 전극판의 상면 및 하면이 동시에 폴리싱되어 경면 처리된다.
상기 실리콘 링은 내측벽면에 단차가 형성되고, 상기 단차가 경면 처리된다.
본 발명에 의하면, 더블 사이드 폴리싱 공정으로 실리콘 판의 양면을 동시에 폴리싱함으로써 실리콘 소재의 양면 모두를 경면 가공할 수 있고, 폴리싱 공정의 생산성을 향상시킬 수 있다. 또한, 표면 거칠기 및 평탄도를 향상시킬 수 있다. 이에 따라 플라즈마 공정시의 파티클 소오스를 제거하여 플라즈마 공정의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 12는 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 참고 도면이다. 하기에서는 도 1의 흐름도를 기준으로 도 2 내지 도 12의 도면을 참조하여 설명한다. 한편, 본 발명에 따른 실리콘 소재의 제조 방법은 일 예로서 실리콘 잉곳을 코어링하여 속이 빈 실리콘 원통 및 실리콘 중심 원통을 제작한 후 절단하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있고, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판의 중심에 중심홀 또는 복수의 관통홀을 형성하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있는데, 이하에서는 전자의 방법을 예로 설명하기로 한다.
S110 : 도 2에 도시된 바와 같이 대구경(8인치 이상)의 잉곳(110)을 제작한다. 잉곳(110)은 용융 대역(Float Zone; FZ)법, 쵸크랄스키(Czochralski; CZ)법 등의 다양한 제작 방법을 이용하여 성장시킬 수 있는데, 초크랄스키법을 이용하여 성장시키는 것이 바람직하다.
잉곳(110) 제작 방법의 일 예를 설명하면 다음과 같다. 석영 도가니 내에 다결정 실리콘(Polysilicon)을 포함한 원부자재를 넣고 가열한다. 1400∼1500℃의 온도에서 가열하여 다결정 실리콘을 용융시킨다. 이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 가진 단결정 시드(seed)를 용융액 표면 중심부에 접촉시킨다. 이어서, 시드를 천천히 들어올려 실리콘 단결정 잉곳(110)을 성장시킨다. 이때, 시드와 석영 도가니를 반대 방향으로 회전시킨다. 시드가 단결정 용융액 상측으로 인상되는 경우 시드와 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘막들이 시드 표면으로 지속적으로 달라붙게 되고, 동시에 냉각된다. 시드 표면에서 냉각되는 동안 용융액 속의 실리콘 원자들은 시드와 동일 방향의 결정 방향성을 갖게 된다. 여기서, 용융액의 흐름을 원활하고 안정되게 하기 위해 자기장을 인가할 수도 있다. 일 예로서, 대면적의 잉곳을 성장시키기 위해 수평 자장을 인가한다. 이때, 수평 자장으로 1000가우스 이상을 인가한다. 수평 자장은 잉곳의 성장 방향과 수직한 방향으로 인가된 자장을 지칭한다.
S120 : 크로핑(Cropping)을 통해 단결정 잉곳 상하부의 불필요한 부분을 절단하여 도 3에 도시된 바와 같이 잉곳(110)이 원통 형상이 되도록 한다.
초크랄스키법을 통해 성장된 단결정 잉곳(110)은 도 2에 도시된 바와 같이 상하부가 뾰족하게 돌출된 통 형상으로 제작된다. 따라서, 크로핑 공정을 실시하여 잉곳(110)의 상하부의 돌출부를 절단하여 원형 단결정 실리콘 원통(120a)을 제작한다. 이를 통해 후속 가공이 용이하도록 할 수 있다. 이때, 단결정 잉곳을 복수의 블럭 단위로 절단할 수도 있다. 크로핑 공정을 실시한 후 단결정 실리콘 원통(120a)의 품질을 검사한다. 이러한 품질 검사로 단결정 실리콘 원통(120a)의 외경 평가 및 에지칩 평가 등을 수행할 수 있다.
S130 : 코어링 공정을 실시하여 도 4(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 원통(120b)을 제작하고, 도 4(b)에 도시된 바와 같이 실리콘 중심 원통(120c)을 제작한다.
본 실시 예에서는 단일의 잉곳을 코어링하여 실리콘 에지링을 제작하기 위한 중심부가 비어 있는 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 동시에 제작한다. 실리콘 중심 원통(120c)은 실리콘 전극용으로 사용될 수 있으며, 실리콘 중심 원통(120c)을 다시 코어링하여 실리콘 에지링 제작을 위한 중심부가 비어 있는 실리콘 원통과 실리콘 중심 원통을 제작할 수 있다. 즉, 실리콘 중심 원통을 반복적으로 코어링함으로써 사이즈가 작은 실리콘 원통과 실리콘 중심 원통을 반복 제작할 수 있다.
코어링 공정을 통해 제작되는 실리콘 중심 원통(120c)의 지름과 관통홀(121)의 지름은 제작하고자 하는 실리콘 에지링의 내경에 맞게 조절되는 것이 바람직하 다. 예를들어 실리콘 에지링의 최소 내경이 1이라고 할 경우 실리콘 원통(120b)의 관통홀(121)의 지름은 0.90∼0.99인 것이 바람직하다. 이는 후속 그라인딩 공정 및 내경 폴리싱 공정이 수행될 경우 내경이 증가할 수 있기 때문이다. 그리고, 상기 범위를 벗어나는 경우 그라인딩 공정 및 폴리싱 공정의 공정 조건 조절이 어려울 수 있다. 관통홀(121)은 잉곳의 성장 방향으로 형성된다. 즉, 실리콘 원통(120a)의 길이 방향과 평행한 방향으로 마련된다. 그리고, 실리콘 중심 원통(120c)의 지름은 관통홀(121)의 지름 보다 약 0.1∼10% 정도 더 작게 된다. 이는 코어링에 의해 제거되는 영역이 존재하기 때문이다.
한편, 코어링 전에 실리콘 원통(120a)을 복수의 블록으로 절단한 다음 각 실리콘 블록별로 코어링을 수행할 수도 있다. 그리고, 코어링은 실리콘 원통(120a)의 상면에서 하면까지 한번에 수행할 수 있다. 물론, 실리콘 원통(120a)의 상면에서 하면 방향으로 1차 코어링을 수행한 다음 실리콘 원통(120a)을 뒤집어 하면에서 상면 방향으로 2차 코어링을 수행할 수도 있다.
그리고, 클리닝 공정을 실시하여 코어링 공정시 발생한 파티클 및 이물질을 제거한다.
S141 및 S142 : 코어링되어 중심에 원형의 관통홀(121)이 마련되어 있는 실리콘 원통(120b)을 절단(slicing)하여 도 5(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 판(130)을 제작하고, 실리콘 중심 원통(120c)을 절단하여 도 5(b)에 도시된 바와 같이 실리콘 전극판(140)을 제작한다.
실리콘 판(130)과 실리콘 전극판(140)은 와이어를 이용한 소잉 공정 또는 다이아몬드를 이용한 절단 공정을 통해 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 얇은 두께로 절단하여 제작된다. 절단 공정시 제작되는 실리콘 판(130)과 실리콘 전극판(140)의 두께를 다양하게 조절할 수 있어 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있다. 즉, 단일의 실리콘 원통(120b) 및 실리콘 중심 원통(120c)에서 동일 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 뿐만 아니라, 다양한 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 수 있다.
S151 및 S152 : 그라인딩 공정을 실시하여 도 6에 도시된 바와 같이 실리콘 판(130) 및 실리콘 전극판(140)의 표면을 평탄화한다.
그라인딩 공정을 이용하여 와이어 소잉에 의해 절단된 실리콘 판(130)과 실리콘 전극판(140)의 상부면과 하부면을 평탄화시킨다. 즉, 그라인딩 공정을 통해 와이어 소잉에 의한 와이어 소우 마크(wire saw mark)를 제거하고 표면 평탄도를 향상시킬 수 있다. 이때, 그라인딩 공정은 한번 실시할 수도 있고, 2회 이상 실시할 수도 있다. 예를들어, 2회 이상의 그라인딩 공정은 예를들어 거친(rough) 그라인딩 휠을 이용한 제 1 그라인딩 공정 후 고운(fine) 그라인딩 휠을 이용한 제 2 그라인딩 공정을 실시할 수 있다. 여기서, 거친 그라인딩 휠은 하면에 200∼400 메쉬(mesh)를 갖는 다이아몬드 입자가 부착된 세그먼트를 설치하고, 고운 그라인딩 휠은 하면에 1000∼3000 메쉬를 갖는 다이아몬드 입자가 부착된 세그먼트를 설치할 수 있다. 물론 이에 한정되지 않고, 그라인딩 공정을 위해 웨이퍼 가공시 사용되는 다양한 그라인더가 사용될 수 있다.
그라인딩 공정 후에는 그라인딩 공정시 발생한 파티클 및 슬러지를 제거하기 위한 불순물 제거 클리닝 공정을 더 수행할 수 있다. 이때, 불순물 제거 클리닝 공정은 더블 스크러버 공정 또는 롤러타입 스크러버 브러시를 이용할 수 있다. 더블 스크러버 공정은 상하부 영역에 브러시가 마련된 더블 스크러버 장비를 이용하여 웨이퍼 상하면의 불순을 동시에 제거할 수 있다.
S161 및 S162 : 실리콘 판(130)의 내측벽면 및/또는 외측벽면을 가공하여 도 7에 도시된 바와 같이 실리콘 링 부재(150)를 제작하고, 홀 천공을 통해 도 8에 도시된 바와 같이 실리콘 전극판(140)에 복수의 관통홀(141)을 제작한다.
실리콘 링 부재(150)는 실리콘 에지링이 사용되는 용도에 따라 다양한 형태의 가공 공정에 의해 제작될 수 있다. 본 실시 예에서는 실리콘 판(130)의 내측벽면의 일부를 제거하여 계단형의 단차(도 7의 A 영역)를 갖는 실리콘 링 부재(150)를 제작하였다. 즉, 본 실시 예에 따른 실리콘 링 부재(150)는 그 내측 중앙에 제 1 지름을 갖는 관통홀과 관통홀 상측에 제 1 지름보다 큰 제 2 지름을 갖는 홈을 포함한다. 물론 이에 한정되지 않고, 가공 공정에 의해 실리콘 링 부재(150)는 필요에 따라 연장 돌기, 오목홈을 포함하는 다양한 패턴을 포함할 수도 있다. 중심이 비어 있는 실리콘 판(130)의 내외측면의 가공은 그라인딩 공정을 통해 수행되는 것이 바람직하다. 이때, 실리콘 판(130)의 가공은 CNC 장비 또는 MCT(Machining Center Tool) 장비를 이용하는 것이 바람직하다. 그리고, 가공 공정 후에 가공 공 정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 가공 공정 후에 제작된 실리콘 링 부재(150)의 불량 검사를 수행할 수도 있다.
또한, 실리콘 전극판(140)에 복수의 관통홀(141)을 제작하기 이전에 실리콘 전극판(140)의 외경을 규격에 맞게 재그라인딩하는 것이 바람직하다. 이는 앞선 코어링에 의해 제작된 실리콘 중심 원통(120c)의 외경은 실리콘 에지링에 의해 제한되기 때문에 원하는 외경에 맞도록 실리콘 전극판(140)의 외경을 다시 가공하는 것이 바람직하다. 물론 실리콘 전극판(140) 외경의 그라인딩은 코어링 공정후 실리콘 중심 원통(120c) 레벨에서 수행될 수도 있다. 이때, 실리콘 전극판(140)의 외경의 가공은 CNC 장비를 사용하는 것이 바람직하다. 그리고, 외경의 가공 후에 실리콘 전극판(140)을 세정하고, 검사를 수행할 수 있다. 실리콘 전극판(140)의 외경을 가공한 후 실리콘 전극판(140)을 천공 장비의 기판 상에 본딩시킨다. 즉, 홀 천공을 위한 유리 기판 상에 실리콘 전극판(140)을 본딩한다. 그리고, 드릴 또는 초음파를 이용한 천공 공정을 통해 복수의 관통홀(141)을 형성한다. 여기서, 초음파를 이용한 천공 공정은 수백개 이상의 홀을 동시에 천공할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고, 천공 공정을 통해 실리콘 전극판(140) 전체에 홀을 형성할 수 있다. 물론 실리콘 전극판(140)의 직경이 클 경우에는 실리콘 전극판(140)을 복수의 영역으로 분할한 다음 각 영역 별로 천공 공정을 수행할 수 있다. 이후, 천공 공정 후에 천공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 복수의 관통홀(141)이 형성된 실리콘 전극판(140)의 불량 검사를 수행할 수도 있다.
S171 및 S172 : 실리콘 링 부재(150)를 형성하고 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 에칭 공정 및 클리닝 공정을 수행한다.
에칭 공정은 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬 또는 HNO3와 같은 산성 케미컬을 사용한다. 에칭 공정 후에는 SC1(NH4O+H2O2+H2O)을 이용한 클리닝 공정을 수행하여 실리콘 링 부재(150)의 표면에 흡착되었던 불순물을 제거한다. 그리고, 에칭 공정과 클리닝 공정 사이에 에칭 용액 및 클리닝 용액을 제거하기 위한 린싱 공정을 초순수를 이용하여 실시한다. 이러한 에칭 공정과 세정 공정에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 그라인딩 휠 마크가 더욱 완화되고 데미지가 제거된다. 또한, 에칭 공정 및 클리닝 공정은 미세 먼지가 발생되지 않는 클린 룸 내에서 수행되는 것이 바람직하다. 이는 후속되는 공정이 크린룸 내에서 수행되기 때문이다. 물론 상기 에칭과 세정 공정이 일반 룸에서 수행될 수도 있다.
S181 및 S182 : 도너 킬링 공정을 수행하여 실리콘 링 부재(150) 및 실리콘 전극판(140) 내의 저항을 안정화시킨다.
도너 킬링 공정은 실리콘 링 부재(150) 및 실리콘 전극판(140)의 열처리를 통해 이들 내부의 도펀트를 제거하는 공정이다. 열처리시에는 퍼니스 타입 또는 오븐 타입 및 벨트 타입을 포함하는 열처리 기구가 사용될 수 있다. 그리고, 열처리 는 400∼1000℃의 온도에서 실시한다. 이때, 열처리시 실리콘 링 부재(150) 및 실리콘 전극판(140)이 오염되는 것을 방지하는 것이 효과적이다.
상기 도너 킬링 공정에 의해 실리콘 링 부재(150)의 저항을 안정화시킨 다음 실리콘 링 부재(150)의 저항을 측정하고, 실리콘 링의 이력 관리를 위해 레이저 마킹을 실시할 수도 있다.
S191 및 S192 : 더블 사이드 폴리싱 공정을 실시하여 실리콘 링 부재(150) 및 실리콘 전극판(140)의 양면을 경면 처리하여 평탄화시키고, 표면 거칠기를 줄여 실리콘 에지링 및 실리콘 전극을 제작한다.
폴리싱 공정은 먼저, 단차 폴리싱 공정으로 실리콘 링 부재(150)의 단차 영역의 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å이하로 유지할 수 있다. 즉, 실리콘 링 부재(150)의 내측면 및 단차 표면(관통홀과 홈 영역)을 폴리싱한다. 이후, 세정 공정을 수행한다.
세정 공정 후에 도 9에 도시된 바와 같은 더블 사이드 폴리싱 장비를 이용하여 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면을 동시에 폴리싱한다.
더블 사이드 폴리싱 장비는 상부 폴리싱 패드부(미도시)와 하부 폴리싱 패드부(90)를 포함한다. 하부 폴리싱 패드부(90)는 도 9에 도시된 바와 같이 바람직하게는 원형의 하부 플레이트(91)와, 하부 플레이트(91) 상에 설치된 하부 폴리싱 패드(92)와, 하부 폴리싱 패드(92) 상에 소정의 관통홀(94)을 갖는 복수의 캐리 어(93)를 포함한다. 캐리어(93)의 관통홀(94)내는 실리콘 링 부재(150) 또는 실리콘 전극판(140)이 위치 고정되고, 이에 따라 이들의 이탈을 방지한다. 여기서, 상부 폴리싱 패드(미도시)와 하부 플레이트(90)는 서로 다른 방향으로 회전하면서 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면을 동시에 폴리싱한다. 또한, 복수의 캐리어(93)도 회전하는 것이 바람직하다. 한편, 하나의 캐리어(93) 내에 복수의 관통홀(94)이 형성될 수 있다. 즉, 하나의 캐리어(93) 내에 2∼4개의 관통홀(94)이 형성되어 한번에 더블 사이드 폴리싱 공정을 실시하는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 수를 증가시킬 수 있다.
그리고, 더블 사이드 폴리싱 공정용 장비는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 형상, 사이즈 또는 두께에 관계없이 캐리어(92)만을 변경하여 폴리싱을 수행할 수 있다. 그리고, 폴리싱 공정시 주입되는 슬러리 및 계면 활성제를 조절하여 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면 및 하면의 표면 거칠기를 제어할 수 있다. 즉, 일반적인 폴리싱은 단면 폴리싱으로 실리콘 판의 한면에 왁스를 코팅하고 폴리싱 헤드에 접착하여 사용하였다. 이로 인해 왁스 코팅의 균일도에 따라 평탄도가 달라질 수 있었다. 그러나, 본 발명에 따른 더블 사이드 폴리싱의 경우 왁스 코팅 공정을 수행하지 않는다. 이는 가공하고자 하는 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 두께에 맞는 캐리어를 제작하고 실리콘 링 제품의 사이즈에 맞게 캐리어 홀을 만들어 공정을 진행하기 때문이다.
상기 더블 사이드 폴리싱 공정의 구체적인 공정 조건을 예를들어 살펴보면, 0.1∼1.0㎏/㎠의 압력으로 상부 폴리싱 패드부(미도시)는 약 10∼20rpm의 회전수로 반시계 방향으로 회전하고, 하부 폴리싱 패드부(90)는 약 30∼40rpm의 회전수로 시계 방향으로 회전한다. 이때, 캐리어(92)도 약 10∼20rpm의 회전수로 시계 방향으로 회전한다. 또한, 제 1 슬러리를 3∼5ℓ/min의 양으로 유입시켜 폴리싱한 후 필요에 따라 제 2 슬러리를 2∼3ℓ/min의 양으로 유입시켜 폴리싱한다. 여기서, 제 1 슬러리는 제 2 슬러리보다 연마 입자의 사이즈가 큰 슬러리이고, 제 1 슬러리를 이용한 폴리싱에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)이 폴리싱되고, 제 2 슬러리를 이용한 폴리싱에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 표면 거칠기를 더욱 향상시킨다. 또한, 제 2 슬러리를 이용한 폴리싱 이후에 케미컬을 유입시킬 수도 있는데, 이는 실리콘 링 부재(150) 또는 실리콘 전극판(140) 표면의 파티클 부착을 방지하여 이후 클리닝 공정을 완벽하게 할 수 있도록 한다.
이와 같은 더블 사이드 폴리싱 공정을 통해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 상면과 하면을 동시에 경면으로 제작할 수 있고, 상면과 하면의 평탄도를 향상시킬 수 있으며, 표면 거칠기를 5Å이하로 유지할 수 있다. 표면 거칠기를 1 내지 5Å으로 유지하여 실리콘 웨이퍼의 표면 거칠기인 2Å과 유사하게 유지할 수 있다. 이와 같이 실리콘 링의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 웨이퍼 상측의 플라즈마 균일도를 높여 플라즈마 처리 효율을 향상시킬 수 있다.
도 10은 더블 사이드 폴리싱 후 실리콘 소재의 일면의 AFM 측정 결과를 도시한 것으로, 10㎛×10㎛의 면적에서 0.494㎚의 거칠기를 갖는 것이 측정되었다.
또한, 도 11은 실리콘 소재의 일측을 약 5°의 기울기로 경사 폴리싱한 후 촬영한 평면 사진으로, 도 11(a)는 종래의 폴리싱 공정 이후 약 0.5㎛의 깊이까지 그라인딩 휠 마크가 제거되지 않고 잔류하는 상태의 사진이고, 도 11(b)는 본 발명에 따른 더블 사이드 폴리싱 이후 그라인딩 휠 마크가 제거된 사진이다. 도시된 바와 같이 더블 사이드 폴리싱 이후에 그라인딩 휠 마크가 완전히 제거된다.
상기 더블 사이드 폴리싱 공정 후 클리닝 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 에지링 및 실리콘 전극 등의 실리콘 소재를 제작한다.
이어서, 제작 완료된 실리콘 에지링의 규격을 측정하고, 파이널 세정을 수행한다. 실리콘 에지링의 규격 측정을 위하여 3D 인스펙션을 실시하는 것이 바람직하다. 그리고, 파이널 세정 후에 육안 검사를 실시한다. 육안 검사로는 표면 검사 및 에지 칩핑 검사를 수행하고, 이를 통해 파티클 및 딥 스크레치를 검사할 수 있다.
도 12는 상술한 본 발명의 일 실시 예에 따른 방법에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도이다.
플라즈마 식각 장치는 실리콘 소재로 앞서 설명한 제작 방법으로 제작된 실리콘 에지링(220)과 실리콘 상부 전극(230)을 구비한다.
도 11에 도시된 바와 같이 플라즈마 식각 장치는 챔버(200)와, 웨이퍼(201)가 안치되는 하부 전극(210)과, 하부 전극(210) 상에 안치된 웨이퍼(201)의 가장자리 영역에 마련된 실리콘 에지링(220)과, 하부 전극(210)에 상측에 마련되고 샤워 헤드 일체형의 실리콘 상부 전극(230)과, 하부 전극(210)과 실리콘 상부 전극(230)에 전원을 공급하는 제 1 및 제 2 전원 공급부(240, 250)를 구비한다.
본 실시 예에서는 상기 실리콘 링(220)과 실리콘 상부 전극(230)의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 플라즈마의 균일도를 더욱 증대시킬 뿐만 아니라 파티클의 발생을 최소화할 수 있다.
본 실시예의 제작 방법에 따라 제조된 실리콘 링(220) 및 실리콘 상부 전극(230)은 그 사용처가 상술한 식각 장치에 한정되지 않고, 다양한 플라즈마 처리 장치에 적용될 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도.
도 2는 실리콘 잉곳의 개략 사시도.
도 3은 크로핑 후의 실리콘 원통의 개략 사시도.
도 4는 실리콘 원통 및 실리콘 중심 원통의 개략 사시도.
도 5는 와이어 소잉 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 6은 그라인딩 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 7은 실리콘 링 부재의 개략 사시도.
도 8는 관통홀이 형성된 후의 실리콘 전극판의 개략 사시도.
도 9는 본 발명의 일 실시 예에 따른 더블 사이드 폴리싱 장비의 개략 구성도.
도 10은 더블 사이드 폴리싱 후 AFM 측정 결과.
도 11은 종래의 폴리싱 공정과 본 발명에 따른 더블 사이드 폴리싱 공정 이후의 표면 상태를 나타낸 사진.
도 12는 본 발명에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 잉곳 120 : 실리콘 원통
130 : 실리콘 판 140 : 실리콘 전극판
141 : 관통홀 150 : 실리콘 링 부재
200 : 챔버 201 : 웨이퍼
210 : 하부 전극 220 : 실리콘 링
230 : 실리콘 상부 전극 240, 250 : 전원 공급부
Claims (9)
- 실리콘 판을 마련하는 단계;상기 실리콘 판의 표면을 그라인딩하는 단계;상기 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계; 및더블 사이드 폴리싱 공정을 실시하여 상기 실리콘 링 또는 실리콘 전극판의 상면 및 하면을 동시에 폴리싱하는 단계를 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 실리콘 판을 마련하는 단계는,실리콘 잉곳을 절단하여 실리콘 원판을 제작하는 단계; 및상기 실리콘 원판의 중심에 선택적으로 중심홀을 형성하는 단계를 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 실리콘 판을 마련하는 단계는,실리콘 잉곳의 중심부를 코어링하여 속이 빈 실리콘 원통과 실리콘 중심 원통을 제작하는 단계;상기 속이 빈 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하 고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계를 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 실리콘 링의 내측벽면에 단차를 형성한 후 상기 단차를 폴리싱하는 단계를 더 포함하는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 더블 사이드 폴리싱 공정은 서로 다른 방향으로 회전하는 상부 폴리싱 패드부와 하부 폴리싱 패드부에 의해 실시되는 실리콘 소재의 제조 방법.
- 청구항 5에 있어서, 상기 폴리싱 패드부와 상기 하부 폴리싱 패드부 사이에 복수의 캐리어를 위치시키고, 상기 캐리어 각각에 적어도 하나 이상의 상기 실리콘 링 또는 실리콘 전극판을 고정시키는 실리콘 소재의 제조 방법.
- 청구항 1에 있어서, 상기 더블 사이드 폴리싱 공정은 슬러리 및 계면 활성제를 유입시켜 실시하며, 상기 슬러리 및 계면 활성제를 조절하여 상기 실리콘 링 또 는 실리콘 전극판의 상면 및 하면의 표면 거칠기를 제어하는 실리콘 소재의 제조 방법.
- 실리콘 링 및 실리콘 전극판을 포함하는 판 형상의 실리콘 소재에 있어서,상기 실리콘 링 및 실리콘 전극판의 상면 및 하면이 동시에 폴리싱되어 경면 처리되고,상기 실리콘 링은 내측벽면에 단차가 형성되어 상기 단차가 경면 처리된 실리콘 소재.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085545A KR100867389B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085545A KR100867389B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100867389B1 true KR100867389B1 (ko) | 2008-11-06 |
Family
ID=40283759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070085545A KR100867389B1 (ko) | 2007-08-24 | 2007-08-24 | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100867389B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101485830B1 (ko) | 2013-12-30 | 2015-01-22 | 하나머티리얼즈(주) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059879A (en) | 1997-08-22 | 2000-05-09 | Micron Technology, Inc. | Method of forming semiconductor wafers, methods of treating semiconductor wafers to alleviate slip generation, ingots of semiconductive material, and wafers of semiconductive material |
| KR20040051077A (ko) * | 2002-12-11 | 2004-06-18 | 주식회사 실트론 | 실리콘웨이퍼의 연마 방법 |
| JP2004216485A (ja) | 2003-01-14 | 2004-08-05 | Okamoto Machine Tool Works Ltd | 基板用研削装置 |
-
2007
- 2007-08-24 KR KR1020070085545A patent/KR100867389B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059879A (en) | 1997-08-22 | 2000-05-09 | Micron Technology, Inc. | Method of forming semiconductor wafers, methods of treating semiconductor wafers to alleviate slip generation, ingots of semiconductive material, and wafers of semiconductive material |
| KR20040051077A (ko) * | 2002-12-11 | 2004-06-18 | 주식회사 실트론 | 실리콘웨이퍼의 연마 방법 |
| JP2004216485A (ja) | 2003-01-14 | 2004-08-05 | Okamoto Machine Tool Works Ltd | 基板用研削装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101485830B1 (ko) | 2013-12-30 | 2015-01-22 | 하나머티리얼즈(주) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100858441B1 (ko) | 실리콘 링의 제조 방법 | |
| US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
| JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
| KR101169527B1 (ko) | 에피택셜 코팅 반도체 웨이퍼의 제조 방법 | |
| US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
| US20040072437A1 (en) | Production method for silicon wafer and silicon wafer and soi wafer | |
| JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
| WO1996004101A1 (en) | Method of planarizing polycrystalline diamonds | |
| US20100021688A1 (en) | Wafer manufacturing method and wafer obtained through the method | |
| US11515263B2 (en) | Method of producing laser-marked silicon wafer and laser-marked silicon wafer | |
| KR101485830B1 (ko) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 | |
| CN110140195B (zh) | 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆 | |
| KR100867389B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR100922620B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| JP2017157796A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| KR100918076B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR100779728B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| JP4248804B2 (ja) | 半導体ウェーハおよび半導体ウェーハの製造方法 | |
| KR100922621B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
| KR101515373B1 (ko) | 높은 내구성을 갖는 플라즈마 처리 장치용 단결정 실리콘 부품의 제조 방법 | |
| JP2011124578A (ja) | 半導体ウェハを製造するための方法 | |
| KR100201705B1 (ko) | 경면 연마 웨이퍼 제조방법 | |
| CN113302718B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
| CN113544817B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
| JP2003203890A (ja) | シリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131011 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 12 |