KR100922620B1 - 플라즈마 처리 장치용 실리콘 소재의 제조 방법 - Google Patents

플라즈마 처리 장치용 실리콘 소재의 제조 방법 Download PDF

Info

Publication number
KR100922620B1
KR100922620B1 KR1020070085544A KR20070085544A KR100922620B1 KR 100922620 B1 KR100922620 B1 KR 100922620B1 KR 1020070085544 A KR1020070085544 A KR 1020070085544A KR 20070085544 A KR20070085544 A KR 20070085544A KR 100922620 B1 KR100922620 B1 KR 100922620B1
Authority
KR
South Korea
Prior art keywords
silicon
temperature
plate
heat treatment
electrode plate
Prior art date
Application number
KR1020070085544A
Other languages
English (en)
Other versions
KR20090020907A (ko
Inventor
최창호
Original Assignee
하나실리콘(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나실리콘(주) filed Critical 하나실리콘(주)
Priority to KR1020070085544A priority Critical patent/KR100922620B1/ko
Publication of KR20090020907A publication Critical patent/KR20090020907A/ko
Application granted granted Critical
Publication of KR100922620B1 publication Critical patent/KR100922620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 실리콘 소재의 제조 방법에 관한 것으로, 실리콘 판을 마련하는 단계와, 실리콘 판의 표면을 평탄화하는 단계와, 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계를 포함하며, 평탄화 단계 이후 또는 실리콘 판을 가공하는 단계 이후에 다단계 열처리 공정을 실시하여 실리콘 판의 저항을 안정화시키는 단계를 포함한다.
본 발명에 의하면, 다단계의 열처리 공정을 실시하여 실리콘 에지링 또는 실리콘 전극을 제작함으로써 내부의 산소 불순물 함유량을 줄여 비저항을 줄이고, 위치에 따라 고른 비저항을 갖도록 함으로써 높은 밀도와 고른 밀도로 플라즈마를 생성하도록 하여 플라즈마를 이용한 공정 수율을 향상시킬 수 있다. 이에 따라 반도체 소자의 신뢰성을 향상시킬 수 있다.
실리콘 에지링, 실리콘 전극, 도너 킬링, 다단계 열처리, 불순물

Description

플라즈마 처리 장치용 실리콘 소재의 제조 방법{Method of manufacturing a silicon matter for plasma processing apparatus}
본 발명은 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것으로, 특히 플라즈마 처리 장치에 사용되는 실리콘 링 또는 실리콘 전극판을 제작하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 반도체 기판 상부에 반도체막, 도전막 또는 절연막을 형성하고, 이들을 필요에 따라 식각하여 제조된다. 최근들어 반도체 소자의 제조 공정에서 박막의 형성 공정과 식각 공정에 플라즈마 기술을 이용하여 공정 효율을 증대시키고 있다. 플라즈마 기술을 이용한 식각 공정을 예로들어 설명하면, 소정의 박막이 증착된 반도체 기판을 플라즈마 식각 챔버내에 로딩한 후 식각 챔버에 반응 가스를 공급하고, 식각 챔버에 고주파 전원을 인가하여 반응 가스를 플라즈마 상태가 되도록 한다. 플라즈마 상태의 반응 가스에 의해 반도체 기판 상부의 박막이 식각된다. 이와 같이 반응 가스를 플라즈마화켜 반도체 기판 상부의 박막들 과의 반응성을 높일 뿐만 아니라 플라즈마화된 반응 가스의 물리적인 충돌에 의해 박막이 제거됨으로써 박막의 제거 성능을 향상시킬 수 있다.
플라즈마 처리 장치는 웨이퍼가 안치되는 하부 전극과, 웨이퍼의 에지 영역에 마련된 에지링과, 하부 전극 상측에 마련되어 샤워헤드 기능을 갖는 상부 전극을 구비한다. 여기서, 에지링과 상부 전극은 실리콘을 이용하여 제작한다.
에지링을 제작하기 위해서는 실리콘 잉곳을 절단하여 원형의 실리콘 판을 제작한 후 원형의 실리콘 판의 중심에 중심홀을 형성하여 실리콘 링을 형성하고, 로터리 연삭기 등을 이용하여 실리콘 링의 표면을 그라인딩한 후 실리콘 링의 일면을 매엽식 단면 폴리싱을 통해 폴리싱한다. 그리고, 상부 전극을 제작하기 위해서는 원형의 실리콘 판에 복수의 관통홀을 균일하게 형성하고, 연삭기 등으로 실리콘 판을 그라인딩한 후 단면 폴리싱을 통해 플라즈마 처리 장치에 설치될 때 노출되는 일면을 폴리싱하여 실리콘 전극을 제작한다.
그런데, 상기와 같이 제작된 실리콘 에지링 또는 실리콘 전극 내부에는 다량의 불순물, 특히 산소 불순물이 함유되게 되며, 산소가 도너 역할을 하여 실리콘 에지링 또는 실리콘 전극의 고유 비저항을 높이게 된다. 비저항이 높은 실리콘 전극을 상부 전극으로 이용하는 경우 전계 생성에 영향을 미치기 때문에 고밀도 플라즈마를 생성할 수 없게 된다. 또한, 상기 실리콘 에지링 및 실리콘 전극은 위치에 따라 불순물의 함유량이 다르고, 그 때문에 위치에 따라 비저항이 다르게 된다. 이러한 실리콘 링 또는 실리콘 전극을 플라즈마 처리 장치에 설치하고 플라즈마를 생서하게 되면 플라즈마 밀도 분포를 불균일하게 한다. 따라서, 플라즈마를 이용한 식각 시 식각량이 다르게 되어 원하는 패턴으로 식각할 수 없는 등 플라즈마 공정 수율이 저하되고, 결과적으로 반도체 소자의 신뢰성을 저하시키게 된다.
본 발명은 실리콘 에지링 또는 실리콘 전극의 산소 불순물 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명은 열처리 공정을 실시하여 실리콘 에지링 또는 실리콘 전극을 제작함으로써 내부의 산소 불순물을 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 하는 플라즈마 처리 장치용 실리콘 소재의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 실리콘 소재의 제조 방법은 실리콘 판을 마련하는 단계; 상기 실리콘 판의 표면을 평탄화하는 단계; 및 상기 실리콘 판을 가공하여 실리콘 링 또는 실리콘 전극판을 형성하는 단계를 포함하며, 상기 평탄화 단계 전, 후 또는 상기 실리콘 판을 가공하는 단계 이후에 열처리 공정을 실시하여 저항을 안정화시키는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳을 절단하여 실리콘 원판을 제작하는 단계; 및 상기 실리콘 원판의 중심에 선택적으로 중심홀을 형성하는 단계를 포함한다.
상기 실리콘 판을 마련하는 단계는, 실리콘 잉곳의 중심부를 코어링하여 실 리콘 원통과 실리콘 중심 원통을 제작하는 단계; 상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계를 포함한다.
상기 열처리 공정은, 상온에서 제 1 온도로 상승시킨 후 제 1 시간동안 열처리하는 단계; 상기 제 1 온도에서 제 2 온도로 상승시킨 후 제 2 시간동안 열처리하는 단계; 상기 제 2 온도에서 제 3 온도로 상승시킨 후 제 3 시간동안 열처리하는 단계; 상기 제 3 온도에서 상기 상온으로 온도를 하강시키는 단계를 포함한다.
상기 제 1 온도는 100 내지 300℃이고, 상기 제 2 온도는 300 내지 500℃이며, 상기 제 3 온도는 600 내지 1000℃이다.
상기 각 단계의 온도 상승률 및 온도 하강률은 각각 1 내지 100℃/min이다.
상기 제 1 및 제 2 시간은 각각 1 내지 60분이고, 상기 제 3 시간은 1 내지 180분이다.
상기 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 유입시켜 실시한다.
상기 열처리 공정을 실시한 후 상기 실리콘 판 표면에 성장된 막을 제거하는 단계를 더 포함한다.
상기 실리콘 판 표면에 성장된 막은 그라인딩, 불화 수소를 이용한 습식 식각 또는 폴리싱에 의해 제거한다.
본 발명에 의하면, 열처리 공정을 실시하여 실리콘 에지링 또는 실리콘 전극을 제작함으로써 내부의 산소 불순물 함유량을 줄여 비저항을 정확하게 제어하고, 위치에 따라 균일한 비저항을 갖도록 함으로써 높은 밀도와 고른 밀도로 플라즈마를 생성하도록 하여 플라즈마를 이용한 공정 수율을 향상시킬 수 있다. 이에 따라 반도체 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 공정 흐름도이고, 도 2 내지 도 12는 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 참고 도면이다. 하기에서는 도 1의 흐름도를 기준으로 도 2 내지 도 12의 도면을 참조하여 설명한다. 한편, 본 발명에 따른 실리콘 소재의 제조 방법은 일 예로서 실리콘 잉곳을 코어링하여 속이 빈 실리콘 원통 및 실리콘 중심 원통을 제작한 후 절단하여 실리콘 에지링 또는 실리콘 전극판을 형성할 수도 있고, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판의 중심에 중심홀 또는 복수의 관통홀을 형성하여 실리콘 에지링 또는 실리콘 전 극판을 형성할 수도 있는데, 이하에서는 전자의 방법을 예로 설명하기로 한다.
S110 : 도 2에 도시된 바와 같이 대구경(8인치 이상)의 잉곳(110)을 제작한다. 잉곳(110)은 용융 대역(Float Zone; FZ)법, 쵸크랄스키(Czochralski; CZ)법 등의 다양한 제작 방법을 이용하여 성장시킬 수 있는데, 초크랄스키법을 이용하여 성장시키는 것이 바람직하다.
잉곳(110) 제작 방법의 일 예를 설명하면 다음과 같다. 석영 도가니 내에 다결정 실리콘(Polysilicon)을 포함한 원부자재를 넣고 가열한다. 1400∼1500℃의 온도에서 가열하여 다결정 실리콘을 용융시킨다. 이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 가진 단결정 시드(seed)를 용융액 표면 중심부에 접촉시킨다. 이어서, 시드를 천천히 들어올려 실리콘 단결정 잉곳(110)을 성장시킨다. 이때, 시드와 석영 도가니를 반대 방향으로 회전시킨다. 시드가 단결정 용융액 상측으로 인상되는 경우 시드와 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘막들이 시드 표면으로 지속적으로 달라붙게 되고, 동시에 냉각된다. 시드 표면에서 냉각되는 동안 용융액 속의 실리콘 원자들은 시드와 동일 방향의 결정 방향성을 갖게 된다. 여기서, 용융액의 흐름을 원활하고 안정되게 하기 위해 자기장을 인가할 수도 있다. 일 예로서, 대면적의 잉곳을 성장시키기 위해 수평 자장을 인가한다. 이때, 수평 자장으로 1000가우스 이상을 인가한다. 수평 자장은 잉곳의 성장 방향과 수직한 방향으로 인가된 자장을 지칭한다.
S120 : 크로핑(Cropping)을 통해 단결정 잉곳 상하부의 불필요한 부분을 절 단하여 도 3에 도시된 바와 같이 잉곳(110)이 원통 형상이 되도록 한다.
초크랄스키법을 통해 성장된 단결정 잉곳(110)은 도 2에 도시된 바와 같이 상하부가 뾰족하게 돌출된 통 형상으로 제작된다. 따라서, 크로핑 공정을 실시하여 잉곳(110)의 상하부의 돌출부를 절단하여 원형 단결정 실리콘 원통(120a)을 제작한다. 이를 통해 후속 가공이 용이하도록 할 수 있다. 이때, 단결정 잉곳을 복수의 블럭 단위로 절단할 수도 있다. 크로핑 공정을 실시한 후 단결정 실리콘 원통(120a)의 품질을 검사한다. 이러한 품질 검사로 단결정 실리콘 원통(120a)의 외경 평가 및 에지칩 평가 등을 수행할 수 있다.
S130 : 코어링 공정을 실시하여 도 4(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 원통(120b)을 제작하고, 도 4(b)에 도시된 바와 같이 실리콘 중심 원통(120c)을 제작한다.
본 실시 예에서는 단일의 잉곳을 코어링하여 실리콘 에지링을 제작하기 위한 중심부가 비어 있는 실리콘 원통(120b)과 실리콘 전극을 제작하기 위한 실리콘 중심 원통(120c)을 동시에 제작한다. 실리콘 중심 원통(120c)은 실리콘 전극용으로 사용될 수 있으며, 실리콘 중심 원통(120c)을 다시 코어링하여 실리콘 에지링 제작을 위한 중심부가 비어 있는 실리콘 원통과 실리콘 중심 원통을 제작할 수 있다. 즉, 실리콘 중심 원통을 반복적으로 코어링함으로써 사이즈가 작은 실리콘 원통과 실리콘 중심 원통을 반복 제작할 수 있다.
코어링 공정을 통해 제작되는 실리콘 중심 원통(120c)의 지름과 관통홀(121) 의 지름은 제작하고자 하는 실리콘 에지링의 내경에 맞게 조절되는 것이 바람직하다. 예를들어 실리콘 에지링의 최소 내경이 1이라고 할 경우 실리콘 원통(120b)의 관통홀(121)의 지름은 0.90∼0.99인 것이 바람직하다. 이는 후속 그라인딩 공정 및 내경 폴리싱 공정이 수행될 경우 내경이 증가할 수 있기 때문이다. 그리고, 상기 범위를 벗어나는 경우 그라인딩 공정 및 폴리싱 공정의 공정 조건 조절이 어려울 수 있다. 관통홀(121)은 잉곳의 성장 방향으로 형성된다. 즉, 실리콘 원통(120a)의 길이 방향과 평행한 방향으로 마련된다. 그리고, 실리콘 중심 원통(120c)의 지름은 관통홀(121)의 지름 보다 약 0.1∼10% 정도 더 작게 된다. 이는 코어링에 의해 제거되는 영역이 존재하기 때문이다.
한편, 코어링 전에 실리콘 원통(120a)을 복수의 블록으로 절단한 다음 각 실리콘 블록별로 코어링을 수행할 수도 있다. 그리고, 코어링은 실리콘 원통(120a)의 상면에서 하면까지 한번에 수행할 수 있다. 물론, 실리콘 원통(120a)의 상면에서 하면 방향으로 1차 코어링을 수행한 다음 실리콘 원통(120a)을 뒤집어 하면에서 상면 방향으로 2차 코어링을 수행할 수도 있다.
그리고, 클리닝 공정을 실시하여 코어링 공정시 발생한 파티클 및 이물질을 제거한다.
S141 및 S142 : 코어링되어 중심에 원형의 관통홀(121)이 마련되어 있는 실리콘 원통(120b)을 절단(slicing)하여 도 5(a)에 도시된 바와 같이 중심이 비어 있는 실리콘 판(130)을 제작하고, 실리콘 중심 원통(120c)을 절단하여 도 5(b)에 도 시된 바와 같이 실리콘 전극판(140)을 제작한다.
실리콘 판(130)과 실리콘 전극판(140)은 와이어를 이용한 소잉 공정 또는 다이아몬드를 이용한 절단 공정을 통해 실리콘 원통(120b)과 실리콘 중심 원통(120c)을 얇은 두께로 절단하여 제작된다. 절단 공정시 제작되는 실리콘 판(130)과 실리콘 전극판(140)의 두께를 다양하게 조절할 수 있어 다양한 제품의 실리콘 에지링과 실리콘 전극을 제작할 수 있다. 즉, 단일의 실리콘 원통(120b) 및 실리콘 중심 원통(120c)에서 동일 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 뿐만 아니라, 다양한 두께의 실리콘 판(130)과 실리콘 전극판(140)이 제작될 수 있다.
S151 및 S152 : 그라인딩 공정을 실시하여 도 6에 도시된 바와 같이 실리콘 판(130) 및 실리콘 전극판(140)의 표면을 평탄화한다.
그라인딩 공정을 이용하여 와이어 소잉에 의해 절단된 실리콘 판(130)과 실리콘 전극판(140)의 상부면과 하부면을 평탄화시킨다. 즉, 그라인딩 공정을 통해 와이어 소잉에 의한 와이어 소우 마크(wire saw mark)를 제거하고 표면 평탄도를 향상시킬 수 있다. 이때, 그라인딩 공정은 한번 실시할 수도 있고, 2회 이상 실시할 수도 있다. 예를들어, 2회 이상의 그라인딩 공정은 예를들어 거친(rough) 그라인딩 휠을 이용한 제 1 그라인딩 공정 후 고운(fine) 그라인딩 휠을 이용한 제 2 그라인딩 골정을 실시할 수 있다. 여기서, 거친 그라인딩 휠은 하면에 200∼400 메쉬(mesh)의 다이아몬드 입자가 부착된 세그먼트를 설치하고, 고운 그라인딩 휠은 하면에 1000∼3000 메쉬를 갖는 다이아몬드 입자가 부착된 세그먼트를 설치할 수 있다. 물론 이에 한정되지 않고, 그라인딩 공정을 위해 웨이퍼 가공시 사용되는 다양한 그라인더가 사용될 수 있다.
그라인딩 공정 후, 그라인딩 공정시 발생한 파티클 및 슬러지를 제거하기 위한 불순물 제거 클리닝 공정을 더 수행할 수 있다. 이때, 불순물 제거 클리닝 공정은 더블 스크러버 공정을 이용하는 것이 바람직하다. 즉, 상하부 영역에 브러시가 마련된 더블 스크러버 장비를 이용하여 웨이퍼 상하면의 불순을 동시에 제거할 수 있다.
S161 및 S162 : 실리콘 판(130)의 내측벽면 및/또는 외측벽면을 가공하여 도 7에 도시된 바와 같이 실리콘 링 부재(150)를 제작하고, 홀 천공을 통해 도 8에 도시된 바와 같이 실리콘 전극판(140)에 복수의 관통홀(141)을 제작한다.
실리콘 링 부재(150)는 실리콘 에지링이 사용되는 용도에 따라 다양한 형태의 가공 공정에 의해 제작될 수 있다. 본 실시 예에서는 실리콘 판(130)의 내측벽면의 일부를 제거하여 계단형의 단차(도 7의 A 영역)를 갖는 실리콘 링 부재(150)를 제작하였다. 즉, 본 실시 예에 따른 실리콘 링 부재(150)는 그 내측 중앙에 제 1 지름을 갖는 관통홀과 관통홀 상측에 제 1 지름보다 큰 제 2 지름을 갖는 홈을 포함한다. 물론 이에 한정되지 않고, 가공 공정에 의해 실리콘 링 부재(150)는 필요에 따라 연장 돌기, 오목홈을 포함하는 다양한 패턴을 포함할 수도 있다. 중심이 비어 있는 실리콘 판(130)의 내외측면의 가공은 그라인딩 공정을 통해 수행되는 것이 바람직하다. 이때, 실리콘 판(130)의 가공은 CNC 장비 또는 MCT(Machining Center Tool) 장비를 이용하는 것이 바람직하다. 그리고, 가공 공정 후에 가공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 가공 공정 후에 제작된 실리콘 링 부재(150)의 불량 검사를 수행할 수도 있다.
또한, 실리콘 전극판(140)에 복수의 관통홀(141)을 제작하기 이전에 실리콘 전극판(140)의 외경을 규격에 맞게 재그라인딩하는 것이 바람직하다. 이는 앞선 코어링에 의해 제작된 실리콘 중심 원통(120c)의 외경은 실리콘 에지링에 의해 제한되기 때문에 원하는 외경에 맞도록 실리콘 전극판(140)의 외경을 다시 가공하는 것이 바람직하다. 물론 실리콘 전극판(140) 외경의 그라인딩은 코어링 공정후 실리콘 중심 원통(120c) 레벨에서 수행될 수도 있다. 이때, 실리콘 전극판(140)의 외경의 가공은 CNC 장비를 사용하는 것이 바람직하다. 그리고, 외경의 가공 후에 실리콘 전극판(140)을 세정하고, 검사를 수행할 수 있다. 실리콘 전극판(140)의 외경을 가공한 후 실리콘 전극판(140)을 천공 장비의 기판 상에 본딩시킨다. 즉, 홀 천공을 위한 유리 기판 상에 실리콘 전극판(140)을 본딩한다. 그리고, 드릴 또는 초음파를 이용한 천공 공정을 통해 복수의 관통홀(141)을 형성한다. 여기서, 초음파를 이용한 천공 공정은 수백개 이상의 홀을 동시에 천공할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고, 천공 공정을 통해 실리콘 전극판(140) 전체에 홀을 형성할 수 있다. 물론 실리콘 전극판(140)의 직경이 클 경우에는 실리콘 전극판(140)을 복수의 영역으로 분할한 다음 각 영역 별로 천공 공정을 수행할 수 있다. 이후, 천공 공정 후에 천공 공정시 발생한 파티클 및 슬러지를 제거하기 위한 세정 공정을 수행할 수 있다. 그리고, 복수의 관통홀(141)이 형성된 실리콘 전극판(140)의 불량 검사를 수행할 수도 있다.
S171 및 S172 : 실리콘 링 부재(150)를 형성하고 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 에칭 공정 및 클리닝 공정을 수행한다.
에칭 공정은 KOH 및/또는 NaOH를 포함하는 알칼리계 케미컬 또는 HNO3와 같은 산성 케미컬을 사용한다. 에칭 공정 후에는 SC1(NH4O+H2O2+H2O)을 이용한 클리닝 공정을 수행하여 실리콘 링 부재(150)의 표면에 흡착되었던 불순물을 제거한다. 그리고, 에칭 공정과 클리닝 공정 사이에 에칭 용액 및 클리닝 용액을 제거하기 위한 린싱 공정을 초순수를 이용하여 실시한다. 이러한 에칭 공정과 세정 공정에 의해 실리콘 링 부재(150) 또는 실리콘 전극판(140)의 그라인딩 휠 마크가 더욱 완화되고 데미지가 제거된다. 또한, 에칭 공정 및 클리닝 공정은 미세 먼지가 발생되지 않는 클린 룸 내에서 수행되는 것이 바람직하다. 이는 후속되는 공정이 크린룸 내에서 수행되기 때문이다. 물론 상기 에칭과 세정 공정이 일반 룸에서 수행될 수도 있다.
S181 및 S182 : 열처리 공정에 의한 도너 킬링 공정을 수행하여 실리콘 링 부재(150) 및 실리콘 전극판(140) 내의 저항을 안정화시킨다. 열처리 공정은 적어도 3단계의 다단계 열처리 공정 또는 고온 열처리 공정으로 실시할 수 있다.
도너 킬링 공정은 실리콘 링 부재(150) 및 실리콘 전극판(140)의 열처리를 통해 이들 내부의 불순물, 특히 산소를 제거하는 공정이다. 열처리는 퍼니스 타입, 오븐 타입 또는 벨트 타입을 포함하는 다양한 열처리 기구가 사용될 수 있다. 열처리 기구는 온도 및 시간을 세팅할 수 있는 프로그램이 가능한 기구를 이용하여 정확한 열처리가 가능하도록 한다. 그리고, 열처리 온도 및 시간은 프로그램에 의해 디지털 또는 아날로그 등으로 결과물을 기록할 수 있는 것이 바람직하다.
열처리 공정은 온도를 상승시키면서 다단계로 실시하는데, 일 예로서 도 9에 도시된 바와 같이 3단계로 온도를 상승시키면서 실시한다. 즉, 도 9에 도시된 바와 같이 상온에서 1∼100℃/min의 온도 상승률로 제 1 온도까지 상승시킨 후 1∼60분간 열처리한다. 이어서, 제 1 온도에서 1∼100℃/min의 온도 상승률로 제 2 온도까지 상승시킨 후 1∼60분간 열처리한다. 그리고, 제 2 온도에서 1∼100℃/min의 온도 상승률로 제 3 온도까지 상승시킨 후 1∼180분간 열처리한다. 이후 제 3 온도에서 1∼100℃/min의 온도 하강률로 상온까지 온도를 낮추게 된다. 여기서, 제 1 온도는 예를들어 100∼300℃이고, 제 2 온도는 예를들어 300∼500℃이며, 제 3 온도는 예를들어 600∼1000℃이다. 그리고, 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 공급하여 실시한다. 열처리 공정을 실시한 후 공급된 가스에 따라 산화막 또는 질화막이 실리콘 링 부재(150) 또는 실리콘 전극판(140) 상에 성장될 수 있는데, 이렇게 성장된 산화막 또는 질화막은 그라인딩, 불화 수소를 이용한 습식 식각 또는 폴리싱에 의해 제거한다.
또한, 다단계 열처리 공정 뿐만 아니라 고온 열처리 공정을 실시할 수도 있는데, 이 경우 상온에서 1∼100℃/min의 온도 상승률로 600∼1000℃ 까지 상승시킨 후 1∼180분간 열처리한다. 이후 1∼100℃/min의 온도 하강률로 상온까지 온도를 낮추게 된다.
도너 킬링 공정에 의해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 저항을 안정화시킨 다음 실리콘 링 부재(150) 및 실리콘 전극판(140)의 저항을 측정하고, 실리콘 소재의 이력 관리를 위해 레이저 마킹을 실시한다.
도 10 및 도 11은 다단계 열처리에 의한 도너 킬링 공정 후 직경 330㎜ 이상의 실리콘 링 부재(150)의 저저항 대역 및 중저항 대역에서 위치에 따른 저항 분포를 나타낸 그래프로서, 실리콘 링 부재(150)에서 등간격, 예를들어 90°간격으로 이격된 네 위치의 저항 분포를 나타낸 그래프이다. 도 10에 도시된 바와 같이 측정 위치에 따라 저저항 대역에서 약 0.02Ω㎝의 비저항을 갖고, 도 11에 도시된 바와 같이 중저항 대역에서 약 2∼2.6Ω㎝의 비저항을 갖는 것을 알 수 있다. 이는 0∼0.03Ω㎝인 저저항 대역의 사양(specification)을 만족하고, 1∼5Ω㎝인 중저항 대역의 사양을 만족한다. 또한, 실리콘 링 부재의 각 위치에서의 비저항이 거의 일정한 값을 가지는 규일한 저항 분포를 보인다.
도 12는 다단계 열처리에 의한 도너 킬링 공정 후 직경 315㎜ 이상의 실리콘 전극판(140)의 고저항 대역의 위치에 따른 저항 분포를 나타낸 그래프로서, 실리콘 전극판(140)의 중앙을 중심으로 좌우 및 상하로 등간격으로 이격된 아홉 위치의 저항 분포를 나타낸 그래프이다. 도시된 바와 같이 측정 위치에 따라 약 78∼84Ω㎝의 비저항을 갖는 것을 알 수 있다. 이는 60∼90Ω㎝인 고저항 대역의 사양을 만족한다. 또한, 실리콘 전극판의 각 위치에서의 비저항이 거의 일정한 값을 가지는 규 일한 저항 분포를 보인다.
S191 및 S192 : 폴리싱 공정을 통해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 외부 표면을 평탄화시키고 표면 거칠기를 줄여 실리콘 에지링 및 실리콘 전극을 제작한다.
폴리싱 공정은 먼저, 단차 폴리싱 공정을 통해 실리콘 링 부재(150) 및 실리콘 전극판(140)의 단차 영역의 폴리싱을 실시하여 평탄도를 향상시킬 수 있고, 표면 거칠기를 5Å 이하로 유지할 수 있다. 즉, 실리콘 링 부재(150)의 내측면 및 단차 표면(관통홀과 홈 영역)을 폴리싱하고, 실리콘 전극판(140)의 상측면(표면)과 하측면(이면)을 폴리싱한다. 그리고, 클리닝 공정을 실시한 후 실리콘 링 부재(150) 및 실리콘 전극판(140)의 일면 또는 양면을 폴리싱한다. 이후 클리닝 공정을 실시하여 슬러리 및 파티클을 제거한다. 이를 통해 본 실시예에 따른 실리콘 에지링 및 실리콘 전극을 제작한다.
이어서, 제작 완료된 실리콘 에지링 및 실리콘 전극의 규격을 측정하고, 파이널 클리닝 공정을 수행한다. 실리콘 에지링 및 실리콘 전극의 규격 측정을 위하여 3D 인스펙션을 실시하는 것이 바람직하다. 그리고, 파이널 클리닝 후에 육안 검사를 실시한다. 육안 검사로는 표면 검사 및 에지 칩핑 검사를 수행하고, 이를 통해 파티클 및 딥 스크레치를 검사할 수 있다.
한편, 상기 실시 예에서는 다단계 열처리에 의한 도너 킬링 공정을 실리콘 링 부재(150)의 측면 가공 후 또는 실리콘 전극판(140)에 복수의 관통홀(141)을 형성한 후 실시하였으나, 이에 국한되지 않고 실리콘 원통(120b) 및 실리콘 중심 원통(120c)를 절단한 후 실시할 수도 있고, 평탄화 공정 후에 실시할 수도 있다. 또한, 다른 예로서 실리콘 잉곳을 절단하여 실리콘 판을 형성한 후 실리콘 판의 중심에 중심홀 또는 복수의 관통홀을 형성하여 실리콘 에지링 또는 실리콘 전극판을 형성하는 경우에는 다단계 열처리에 의한 도너 킬링 공정을 실리콘 판을 형성한 후, 실리콘 판에 중심홀 또는 복수의 관통홀을 형성한 후, 또는 그라인딩 공정 후에 실시할 수도 있다.
도 13은 상술한 본 발명의 일 실시 예에 따른 방법에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도이다.
플라즈마 식각 장치는 실리콘 소재로 앞서 설명한 제작 방법으로 제작된 실리콘 에지링(220)과 실리콘 상부 전극(230)을 구비한다.
도 13에 도시된 바와 같이 플라즈마 식각 장치는 챔버(200)와, 웨이퍼(201)가 안치되는 하부 전극(210)과, 하부 전극(210) 상에 안치된 웨이퍼(201)의 가장자리 영역에 마련된 실리콘 에지링(220)과, 하부 전극(210)에 상측에 마련되고 샤워헤드 일체형의 실리콘 상부 전극(230)과, 하부 전극(210)과 실리콘 상부 전극(230)에 전원을 공급하는 제 1 및 제 2 전원 공급부(240, 250)를 구비한다.
본 실시 예에서는 상기 실리콘 링(220)과 실리콘 상부 전극(230)의 표면 거칠기를 웨이퍼의 표면 거칠기와 유사하게 하여 플라즈마의 균일도를 더욱 증대시킬 뿐만 아니라 파티클의 발생을 최소화할 수 있다.
본 실시예의 제작 방법에 따라 제조된 실리콘 링(220) 및 실리콘 상부 전극(230)은 그 사용처가 상술한 식각 장치에 한정되지 않고, 다양한 플라즈마 처리 장치에 적용될 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 실리콘 소재의 제조 방법을 설명하기 위한 흐름도.
도 2는 실리콘 잉곳의 개략 사시도.
도 3은 크로핑 후의 실리콘 원통의 개략 사시도.
도 4는 실리콘 원통 및 실리콘 중심 원통의 개략 사시도.
도 5는 와이어 소잉 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 6은 그라인딩 후의 실리콘 판 및 실리콘 전극판의 개략 사시도.
도 7은 실리콘 링 부재의 개략 사시도.
도 8는 관통홀이 형성된 후의 실리콘 전극판의 개략 사시도.
도 9는 본 발명의 일 실시 예에 따른 다단계 열처리 공정의 레시피,
도 10 및 도 11은 다단계 열처리 공정 후의 실리콘 링 부재의 저항 분포를 나타낸 그래프.
도 12는 다단계 열처리 공정 후의 실리콘 전극판의 저항 분포를 나타낸 그래프.
도 13은 본 발명에 따라 제작된 실리콘 소재를 구비하는 플라즈마 식각 장치의 단면 개념도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 잉곳 120 : 실리콘 원통
130 : 실리콘 판 140 : 실리콘 전극판
141 : 관통홀 150 : 실리콘 링 부재
200 : 챔버 201 : 웨이퍼
210 : 하부 전극 220 : 실리콘 링
230 : 실리콘 상부 전극 240, 250 : 전원 공급부

Claims (10)

  1. 실리콘 잉곳을 마련하는 단계;
    상기 실리콘 잉곳의 중심부를 코어링하여 실리콘 원통과 실리콘 중심 원통을 제작하는 단계;
    상기 실리콘 원통을 절단하여 내부가 비어있는 실리콘 판을 형성하고, 상기 실리콘 중심 원통을 절단하여 실리콘 전극판을 형성하는 단계;
    다른 그라인딩 휠을 이용한 적어도 2회의 그라인딩 공정으로 상기 실리콘 판 및 실리콘 전극판을 평탄화하는 단계; 및
    상기 실리콘 판을 가공하여 실리콘 링 부재를 제작하고, 상기 실리콘 전극판에 복수의 관통홀을 형성하는 단계를 포함하며,
    상기 평탄화 단계 전, 후 또는 상기 실리콘 판 및 실리콘 전극판을 가공하는 단계 이후에 열처리 공정을 실시하여 상기 실리콘 판, 실리콘 링 부재 또는 실리콘 전극판 내의 불순물을 제거하는 단계; 및
    상기 열처리 공정 후 상기 실리콘 판, 실리콘 링 부재 또는 실리콘 전극판 표면에 성장된 막을 제거하는 단계를 포함하는 실리콘 소재의 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서, 상기 열처리 공정은,
    상온에서 제 1 온도로 상승시킨 후 제 1 시간동안 열처리하는 단계;
    상기 제 1 온도에서 제 2 온도로 상승시킨 후 제 2 시간동안 열처리하는 단계;
    상기 제 2 온도에서 제 3 온도로 상승시킨 후 제 3 시간동안 열처리하는 단계;
    상기 제 3 온도에서 상기 상온으로 온도를 하강시키는 단계를 포함하는 실리콘 소재의 제조 방법.
  5. 청구항 4에 있어서, 상기 제 1 온도는 100 내지 300℃이고, 상기 제 2 온도는 300 내지 500℃이며, 상기 제 3 온도는 600 내지 1000℃인 실리콘 소재의 제조 방법.
  6. 청구항 4에 있어서, 상기 각 단계의 온도 상승률 및 온도 하강률은 각각 1 내지 100℃/min인 실리콘 소재의 제조 방법.
  7. 청구항 4에 있어서, 상기 제 1 및 제 2 시간은 각각 1 내지 60분이고, 상기 제 3 시간은 1 내지 180분인 실리콘 소재의 제조 방법.
  8. 청구항 1에 있어서, 상기 열처리 공정은 산소 및 불활성 가스 또는 질소 및 불활성 가스를 유입시켜 실시하는 실리콘 소재의 제조 방법.
  9. 삭제
  10. 청구항 1에 있어서, 상기 실리콘 판 표면에 성장된 막은 그라인딩, 불화 수소를 이용한 습식 식각 또는 폴리싱에 의해 제거하는 실리콘 소재의 제조 방법.
KR1020070085544A 2007-08-24 2007-08-24 플라즈마 처리 장치용 실리콘 소재의 제조 방법 KR100922620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070085544A KR100922620B1 (ko) 2007-08-24 2007-08-24 플라즈마 처리 장치용 실리콘 소재의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085544A KR100922620B1 (ko) 2007-08-24 2007-08-24 플라즈마 처리 장치용 실리콘 소재의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090020907A KR20090020907A (ko) 2009-02-27
KR100922620B1 true KR100922620B1 (ko) 2009-10-21

Family

ID=40688128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085544A KR100922620B1 (ko) 2007-08-24 2007-08-24 플라즈마 처리 장치용 실리콘 소재의 제조 방법

Country Status (1)

Country Link
KR (1) KR100922620B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485830B1 (ko) * 2013-12-30 2015-01-22 하나머티리얼즈(주) 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법
KR101515373B1 (ko) * 2014-10-22 2015-04-28 하나머티리얼즈(주) 높은 내구성을 갖는 플라즈마 처리 장치용 단결정 실리콘 부품의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485123B1 (ko) * 2013-11-26 2015-01-22 하나머티리얼즈(주) 캐소드 전극판의 제작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066450A (ko) * 1998-01-26 1999-08-16 윤종용 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는캐소우드
JP2004356355A (ja) * 2003-05-29 2004-12-16 Hitachi Kokusai Electric Inc 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
KR20050006157A (ko) * 2002-04-17 2005-01-15 램 리서치 코포레이션 플라즈마 반응 챔버용 실리콘 부품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066450A (ko) * 1998-01-26 1999-08-16 윤종용 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는캐소우드
KR20050006157A (ko) * 2002-04-17 2005-01-15 램 리서치 코포레이션 플라즈마 반응 챔버용 실리콘 부품
JP2004356355A (ja) * 2003-05-29 2004-12-16 Hitachi Kokusai Electric Inc 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485830B1 (ko) * 2013-12-30 2015-01-22 하나머티리얼즈(주) 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법
WO2015102183A1 (ko) * 2013-12-30 2015-07-09 하나머티리얼즈(주) 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법
KR101515373B1 (ko) * 2014-10-22 2015-04-28 하나머티리얼즈(주) 높은 내구성을 갖는 플라즈마 처리 장치용 단결정 실리콘 부품의 제조 방법

Also Published As

Publication number Publication date
KR20090020907A (ko) 2009-02-27

Similar Documents

Publication Publication Date Title
KR100531552B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100858441B1 (ko) 실리콘 링의 제조 방법
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
KR101155029B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
KR100637915B1 (ko) 실리콘 전극판
JP2015196616A (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR100922620B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
KR101485830B1 (ko) 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법
KR20190040328A (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
KR100918076B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
KR100922621B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
KR101515373B1 (ko) 높은 내구성을 갖는 플라즈마 처리 장치용 단결정 실리콘 부품의 제조 방법
KR100779728B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
KR100867389B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
US11515263B2 (en) Method of producing laser-marked silicon wafer and laser-marked silicon wafer
JP4655861B2 (ja) 電子デバイス用基板の製造方法
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
KR102577497B1 (ko) 반도체 소자 제조 장치용 부품, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
JP2011124578A (ja) 半導体ウェハを製造するための方法
CN112805810A (zh) 硅晶片的热处理方法
KR20050053454A (ko) 반도체 웨이퍼의 제조방법
KR102663316B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
TWI655326B (zh) 晶圓以及晶圓的製造方法
JP2024074281A (ja) 半導体素子の製造装置用部品、これを含む半導体素子の製造装置および半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151013

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 11