KR100921635B1 - 플라즈마 기판 처리 장치 - Google Patents

플라즈마 기판 처리 장치 Download PDF

Info

Publication number
KR100921635B1
KR100921635B1 KR1020070109653A KR20070109653A KR100921635B1 KR 100921635 B1 KR100921635 B1 KR 100921635B1 KR 1020070109653 A KR1020070109653 A KR 1020070109653A KR 20070109653 A KR20070109653 A KR 20070109653A KR 100921635 B1 KR100921635 B1 KR 100921635B1
Authority
KR
South Korea
Prior art keywords
substrate
plasma
process chamber
surface treatment
source gas
Prior art date
Application number
KR1020070109653A
Other languages
English (en)
Other versions
KR20090043864A (ko
Inventor
김경준
성명은
Original Assignee
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨텍 filed Critical 주식회사 케이씨텍
Priority to KR1020070109653A priority Critical patent/KR100921635B1/ko
Publication of KR20090043864A publication Critical patent/KR20090043864A/ko
Application granted granted Critical
Publication of KR100921635B1 publication Critical patent/KR100921635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

고밀도 플라즈마를 발생시키고, 플라즈마의 분포 밀도를 균일하게 조절할 수 있는 플라즈마 기판 처리 장치가 개시된다. 본 발명은, 프로세스 챔버 내부에 형성되는 전기장에 방향에 평행하게 기판을 배치한다. 상세하게는, 상기 프로세스 챔버 내부에는 전극부에 의해 중력 방향에 대해 나란한 수직 방향으로 전기장이 발생하고, 상기 기판 역시 상기 수직 방향으로 배치된다. 그리고, 중력의 영향으로 상기 기판의 상부와 하부의 표면처리 결과가 불균일해지는 것을 방지하기 위해 상기 기판은 회전 가능하게 지지된다. 따라서, 상기 기판을 상기 수직 방향으로 배치함에 따라 상기 기판 부분에 고밀도 플라즈마를 발생되고, 플라즈마 표면처리의 효율과 품질을 향상시킬 수 있다. 또한, 상기 표면처리 공정 중에 발생할 수 있는 파티클이 상기 기판에 부착되는 것을 방지하고, 상기 기판 상에서 용이하게 제거할 수 있다.
고밀도 플라즈마, 표면처리, HDP, CVD

Description

플라즈마 기판 처리 장치{APPARTUS OF PLASMA PROCESSING FOR SUBSTRATE}
본 발명은 플라즈마 기판 처리 장치에 관한 것으로서, 보다 상세하게는 고밀도 플라즈마를 발생시키고, 표면처리 공정 동안 발생할 수 있는 파티클이 기판에 부착되는 것을 방지할 수 있는 플라즈마 기판 처리 장치에 관한 것이다.
플라즈마(plasma)는 이온화된 가스 상태를 의미하는데, 전기적 성질 및 열적 성질이 정상 상태의 기체와는 매우 상이하기 때문에 물질의 제4 상태라고 칭하기도 한다.
플라즈마는 직류(DC)나 고주파 전자계에 의해 여기된 자유전자에 의해 발생되며, 여기된 자유전자는 가스분자와 충돌하여 이온(ion)이나 전자(electron), 라디칼(radical)과 같은 반응성 입자(active species)를 발생시킨다. 그리고 상기 반응성 입자는 전기장 혹은 자기장이 인가되면 플라즈마 내부 혹은 플라즈마와 접하도록 배치된 물체의 표면으로 가속되거나 확산된다. 그리고, 상기 물체 표면과 상기 반응성 입자 사이에서 발생하는 화학적 및 물리적 반응에 의해 물체 표면의 특성을 변화시키게 된다. 이와 같이 플라즈마에 의해 물질의 표면 특성을 변화시키는 것을 '표면처리'라고 한다.
일반적으로 반도체 제조 공정에서의 플라즈마 처리 방법이란 반응 물질을 플라즈마 상태로 만들어 기판 상에 박막을 형성하거나, 플라즈마 상태의 반응 물질을 이용하여 기판의 표면을 세정(cleaning), 애싱(ashing) 또는 식각(etching) 처리하는 것을 말한다.
최근 반도체 제조 공정에서 반도체 소자의 집적도가 높아짐에 따라 미세가공의 요구가 증가하고 있다. 즉, sub-micron급의 미세 패턴에 있어서 균일한 두께의 박막을 형성하거나, 식각 또는 애싱과 같은 표면처리 품질의 향상이 중요하며, 이는 고밀도 플라즈마를 이용하여 향상시킬 수 있다.
기존 고밀도 플라즈마를 발생시키기 위한 장치로서는, 로렌츠의 법칙에 따라 자기장 내로 입사한 전자가 원형 궤도 회전운동을 할 때, 공진 주파수의 마이크로파를 인가함으로써 공명현상을 이용하는 ECR(electron cyclotron resonance) 플라즈마, 헬리콘 또는 휘슬러 파를 이용하는 헬리콘 플라즈마 및 코일 주위로 형성되는 자계를 이용하여 전자의 충돌 확률을 증가시키는 유도 결합형 플라즈마가 있다.
최근 반도체 기판이 점차 대형화됨에 따라 플라즈마 처리 장치의 크기도 대형화되고 있다. 그런데, 기존의 플라즈마 처리 장치는 소스가스가 유입되는 부분과 다른 부분에서의 소스가스 밀도차로 인해 플라즈마가 균일하게 발생하지 못하는 문제점이 있다. 특히, 이와 같은 불균일은 상기 기판의 크기가 커질수록, 상기 프로세스 챔버의 크기가 커질수록 더욱 심화된다. 따라서, 기판의 대형화에 대응하고, 다양한 형태를 갖는 기판에 유연하게 대응하기 위해서는 기판의 중앙 부분뿐만 아니라 에지(edge) 부분까지 플라즈마를 균일하게 발생시킬 수 있는 플라즈마 처리 장치가 요구된다.
또한, 기존 플라즈마 기판 처리 장치에서는 공정이 수행되는 동안 미반응 소스가스 또는 반응 부산물과 같은 파티클이 발생할 수 있다. 그런데, 상기 파티클은 기판에 부착되어 상기 기판의 표면처리 품질을 저하시키고, 후속하는 공정에서 불량의 원인이 된다. 따라서, 상기 파티클로 인해 표면처리 공정 동안 악영향을 미치는 것을 방지하고, 상기 파티클을 제거할 수 있는 방법이 요구된다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 고밀도 플라즈마를 발생시키고, 플라즈마의 분포 밀도를 균일하게 조절할 수 있는 플라즈마 기판 처리 장치를 제공하기 위한 것이다.
또한, 본 발명은 플라즈마 표면처리 공정 동안 발생할 수 있는 오염물질이 상기 기판에 부착되는 것을 방지하고, 상기 기판에서 용이하게 제거할 수 있는 플라즈마 기판 처리 장치를 제공하기 위한 것이다.
또한, 본 발명은 상기 기판의 에지 부분에 대해서도 표면처리를 수행할 수 있는 플라즈마 기판 처리 장치를 제공하기 위한 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 플라즈마 기판 처리 장치는 기판을 수직으로 배치함으로써 표면처리 공정의 효율과 결과 품질을 향상시킬 수 있다. 상세하게는, 기판이 수용되고, 플라즈마 발생 공간을 제공하는 프로세스 챔버, 상기 프로세스 챔버 내로 소스가스를 공급하는 소스가스 공급부, 상기 프로세스 챔버 내부에 중력 방향과 나란한 수직 방향 전기장을 발생시키고 상기 소스가스를 플라즈마로 여기시키는 전극부, 상기 프로세스 챔버 내부에 구비되어 상기 기판이 안착되고 상기 수직 방향 또는 상기 수직 방향과 경사진 방향을 따라 배치된 기판 지지부 및 상기 기판 지지부 하부에 구비되어 상기 기판 지지부를 회전시키는 회전 구동부를 포함하여 이루어진다.
실시예에서, 상기 기판 지지부는 상기 수직 방향으로 구비되며, 즉, 상기 기판은 상기 전기장에 평행하게 배치되어 증착 공정이 수행된다. 여기서 상기 프로세스 챔버 내부의 전기장 방향이 상기 수직 방향으로 형성되므로 상기 전기장에 의해 여기된 상기 플라즈마 입자는 상기 전기장에 의해 상기 기판 쪽으로 향하는 힘을 받는다.
또는, 상기 기판 지지부는 상기 수직 방향에 대해 소정 각도 경사지게 배치될 수 있다. 여기서, 상기 기판 지지부는 상기 기판의 피처리면이 상부를 향하도록 경사지게 배치된다.
실시예에서, 상기 기판 표면이 균일하게 표면처리 공정이 수행될 수 있도록 상기 기판을 회전시키기 위한 회전 구동부를 포함한다. 따라서, 상기 기판을 회전시킴으로써 상기 기판이 중력에 대해 상부와 하부에서 표면처리 결과가 불균일하게 나타나는 것을 방지한다.
본 발명에 따르면, 첫째, 기판을 전기장에 평행한 방향으로 배치함으로써 고밀도 플라즈마를 발생시킬 수 있다. 따라서, 기판의 표면처리 효율 및 품질을 향상시킬 수 있다 또한, 기판의 표면처리 속도를 증가시킬 수 있다.
둘째, 기판을 중력 방향에 대해 평행한 수직 방향으로 배치함으로써, 표면처리 공정 동안 발생할 수 있는 파티클이 상기 기판에 부착되는 것을 방지하고, 또한, 상기 파티클을 상기 기판에서 제거하기가 용이하다. 따라서, 상기 파티클에 의해 기판의 표면처리 결과가 저하되는 것을 방지하고, 생산성을 향상시킬 수 있다.
또한, 기판을 수직으로 배치함으로써, 상기 기판의 에지 부분에 대해서도 효과적으로 표면처리 공정이 수행될 수 있도록 한다.
셋째, 기판을 회전시킴으로써 상기 기판 전체에 대해 표면처리 공정이 균일하게 수행된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 기판 처리 장치를 설명하기 위한 단면도이다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 플라즈마 기판 처리 장치에 대해 설명한다.
도면을 참조하면, 플라즈마 기판 처리 장치(100)는 프로세스 챔버(110), 기판 지지부(120), 소스가스 공급부(140) 및 전극부(150)를 포함한다.
본 발명에서 플라즈마 기판 처리 장치(100)는 플라즈마(P)를 이용하여 기판(10)에 대한 표면처리를 수행하는 장치를 말한다. 여기서, 표면처리라 함은 상기 기판(10) 표면과 플라즈마(P)의 이온 또는 라디칼(radical)을 반응시킴으로써 상기 기판(10) 표면 특성을 변화시키는 것을 말한다. 예를 들어, 상기 표면처리 공정은 반도체 제조 공정 중에서 반도체 기판 표면에 박막을 형성하는 증착(deposition) 공정이나, 기판 표면에서 물질을 제거하는 세정(cleaning), 식각(etching), 및 애싱(ashing) 공정을 포함한다.
예를 들어, 상기 기판(10)은 반도체 기판인 실리콘 웨이퍼일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 상기 기판(10)은 LCD, PDP와 같은 평판 디스플레이 장치용 유리기판일 수 있다. 또한, 상기 기판(10)은 형태 또는 크기가 도면에 의해 한정되는 것은 아니며, 원형 및 사각형 플레이트 등 실질적으로 다양한 형태와 크기를 가질 수 있다.
이하, 본 발명에서는, 반도체 기판에 대한 화학기상증착 공정을 수행하는 고밀도 플라즈마 화학기상증착(high density plasma chemical vapor deposition, HDP CVD) 장치를 예로 들어 설명하기로 한다.
그러나, 본 발명이 화학기상증착에 한정되는 것은 아니며, 본 발명에 따른 고밀도 플라즈마 기판 처리 장치는 건식 세정이나 식각 및 애싱과 같은 다른 형태의 플라즈마 처리 장치에 이용될 수도 있다.
상기 프로세스 챔버(110)는 상기 기판(10)이 수용되어, 상기 기판(10)에 대한 표면처리 공정이 수행된다. 예를 들어, 상기 프로세스 챔버(110)는 상기 기판(10)에 대응되는 원기둥 형태를 갖는다.
상기 프로세스 챔버(110)는 상기 기판(10)의 표면처리 공정을 위한 플라즈마(P)가 발생되는 소정의 공간을 제공한다.
여기서, 상기 표면처리 공정은 진공에 가까운 저압 분위기에서 형성될 수 있 다. 그리고, 상기 프로세스 챔버(110)는 진공을 유지할 수 있는 밀폐 구조를 갖는다.
상기 전극부(150)는 고주파 전원이 인가되면 전기장(E)을 형성한다. 예를 들어, 상기 전극부(150)는 중력 방향에 평행하도록 상기 프로세스 챔버(110) 내에서 수직한 방향의 전기장(E)이 형성된다. 그리고, 상기 전극부(150)는 상기 소스가스를 플라즈마(P) 상태로 여기시키고, 상기 발생된 플라즈마(P)를 상기 프로세스 챔버(110) 내로 가속시킨다.
상세하게는, 상기 전극부(150)는 상기 소스가스를 플라즈마(P) 상태로 여기시키고, 발생된 플라즈마(P)의 입자들을 상기 프로세스 챔버(110) 내로 가속시키기 위한 제1 전극(151)과 제2 전극(152)의 2개 코일로 이루어질 수 있다. 여기서, 상기 제1 전극(151)과 상기 제2 전극(152)은 복수회 권선된 코일일 수 있다.
예를 들어, 도 2에 도시한 바와 같이, 상기 제1 전극(151)은 상기 소스가스 공급부(140)에 구비되고, 상기 소스가스 공급부(140) 외측에 복수회 나선형으로 권선될 수 있다. 그리고, 상기 제1 전극(151)은 상기 제1 전극(151)에 전원이 인가되면 상기 제1 전극(151) 내측을 상하 방향으로 관통하는 전기장(E)이 발생한다.
상기 소스가스 공급부(140)는 상기 제1 전극(151) 내측으로 소스가스를 공급한다. 그리고, 상기 전기장(E)을 통과하는 동안, 상기 소스가스 분자와 가속된 전자가 서로 충돌됨에 따라, 상기 소스가스는 이온과 라디칼로 분해되어 플라즈마(P) 상태가 된다. 그리고, 상기 플라즈마(P)는 상기 기판(10) 표면과 물리적 화학적으로 반응함에 따라 표면처리 공정이 수행된다.
상기 제1 전극(151)은 상기 소스가스 공급부(140)에 배치될 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 상기 제1 전극(151)은 상기 소스가스 공급부(140) 외측에 복수회 권선된 코일 형태를 갖는다.
또한, 상기 제2 전극(152)은 상기 프로세스 챔버(110) 상부에 배치될 수 있다. 예를 들어, 도 3에 도시한 바와 같이, 상기 제2 전극(152)은 상기 프로세스 챔버(110) 상부에 대응되고, 평면형의 나선형 코일 형태를 갖는다. 그러나, 상기 각 전극(151, 152)의 형태가 이에 한정되는 것은 아니며, 상기 각 전극(151, 152)은 실질적으로 다양한 형태를 가질 수 있다.
상기 제1 전극(151)과 상기 제2 전극(152)은 고주파 전원에 연결된다. 여기서, 상기 제1 전극(151)과 상기 제2 전극(152)은 서로 다른 고주파 전원에 연결될 수 있다. 또는, 상기 제1 전극(151)과 상기 제2 전극(152)은 동일한 고주파 전원에 연결될 수도 있을 것이다.
여기서, 본 발명에서는 상기 전극부(150)는 플라즈마(P)를 발생시키기 위해 2개의 코일 형태의 전극을 구비하고 있으나, 상기 프로세스 챔버(110) 상부에 하나의 코일 형태의 전극이 구비되는 것도 가능할 것이다.
한편, 상기 표면처리 공정의 효율과 속도는 상기 플라즈마(P)의 밀도 즉, 상기 플라즈마(P) 내에 존재하는 이온과 라디칼의 농도에 의존하게 된다. 따라서, 이와 같은 플라즈마(P)의 밀도 증가는 상기 소스가스의 분해를 촉진시키고, 상기 기판(10)의 표면처리 속도, 예를 들어, 박막의 증착 속도 또는 상기 기판(10)의 식각 속도를 향상시키게 된다. 또한, 상기 기판(10) 상에 균일하게 고밀도 플라즈마(P) 가 발생하므로, 양호한 품질의 상기 기판(10)의 표면처리 결과를 얻을 수 있고, 생산성과 신뢰성을 향상시킬 수 있다.
더불어, 상기 소스가스가 상기 프로세스 챔버(110) 내에서 효율적으로 플라즈마(P) 상태로 여기되므로, 상기 표면처리 공정 동안 소비되는 소스가스의 소비량을 절감시킬 수 있다.
상기 소스가스가 빠른 속도로 확산되지 못하는 경우, 상기 소스가스 공급부(140)에 가까운 부분과 먼 부분에서 상기 플라즈마(P) 밀도의 차이가 발생할 수 있다. 그러나, 상기 전기장(E)에 의해 상기 플라즈마(P)가 확산되므로 상기 프로세스 챔버(110) 및 상기 기판(10)에 대해 균일하게 플라즈마(P)가 제공된다.
한편, 상기 기판(10)에 대한 표면처리 공정을 최적화시키기 위해 상기 제1 전극(151) 또는 상기 제2 전극(152)의 권선수를 변화시키거나, 상기 전극부(150)를 구성하는 코일의 전체 길이를 최적화할 수 있다. 또한, 상기 프로세스 챔버(110)의 종횡비(縱橫比)를 포함하는 기하학적 구조와 상기 전극부(150)의 형상 및 전기적 특성을 조절함으로써 상기 플라즈마(P)의 밀도, 균일도 등을 최적화할 수 있다.
상기 기판 지지부(120)는 상기 프로세스 챔버(110) 내부에서 상기 전기장(E)에 평행한 방향으로 상기 기판(10)을 지지한다. 예를 들어, 상기 기판 지지부(120)는 정전기력에 의해 상기 기판(10)을 고정시키는 정전척(electrostatic chuck)일 수 있다.
상기 기판 지지부(120)는 상하 수직 방향으로 배치된다. 상세하게는, 상기 기판(10)은 상기 기판(10)에서 표면처리 공정이 수행될 표면(이하, 피처리면이라 한다)이 상기 프로세스 챔버(110)의 측면을 향하도록 배치된다. 그리고, 상기 기판 지지부(120)는 상기 기판(10)의 피처리면의 반대쪽 면에 결합된다.
그리고, 상기 플라즈마(P)는 상기 기판(10)의 피처리면과 인접한 영역에서 발생된다. 여기서, 본 발명이 이에 한정되는 것은 아니며, 상기 플라즈마(P)는 상기 프로세스 챔버(110) 전체에 형성될 수 있다. 또는 상기 플라즈마(P)는 상기 기판(10) 상부에 형성되는 것도 가능할 것이다.
여기서, 상기 기판(10)이 수직으로 배치되어 표면처리 공정이 수행되므로, 상기 기판(10)의 중앙 부분뿐만 아니라 상기 기판(10)의 에지(edge) 부분까지 표면처리 공정이 효과적으로 수행될 수 있다.
또한, 표면처리 공정이 수행되는 동안 파티클(예를 들어, 플라즈마(P) 입자, 증착 반응물질, 식각 생성물 등과 같은 반응 부산물)이 발생할 수 있으나, 상기 기판(10)이 수직으로 배치된 상태에서 회전함에 따라, 상기 기판(10) 표면에 상기 파티클이 부착되는 것을 어렵게 한다.
한편, 상기 기판 지지부(120)는 접지되어 상기 전극부(150)에 대해 그라운드 전극 역할을 하게 된다. 또는, 상기 전극부(150)뿐만 아니라 상기 기판 지지부(120)에도 고주파 전원이 인가될 수 있다. 따라서, 상기 기판 지지부(120)는 상기 표면처리 공정 동안 상기 기판(10)을 고정시킬 뿐만 아니라, 상기 플라즈마(P)의 이온과 라디칼과 같은 입자가 상기 기판(10)에 충분히 높은 에너지를 가지고 충돌할 수 있도록 바이어스 전압을 제공하게 된다.
상기 기판(10)을 회전시키기 위한 회전 구동부(130)가 구비된다.
상기 회전 구동부(130)는 상기 기판 지지부(120)와 연결되고, 상기 기판(10)의 중심과 회전축이 일치하도록 연결된다. 즉, 상기 회전 구동부(130)는 상기 기판(10)이 수직으로 배치된 상태에서 회전시키도록 상기 기판 지지부(120)의 측부에 배치된다. 따라서, 상기 기판(10)은 수직으로 배치된 상태에서 상기 기판(10)의 중심점을 회전축으로 회전하게 된다.
이하, 본 발명의 일 실시예에 따른 플라즈마 기판 처리 장치(100)의 동작에 대해 설명한다.
먼저, 처리하고자 하는 대상이 되는 기판(10)을 프로세스 챔버(110)에 투입한다. 그리고, 상기 기판(10)에 대해 수행하고자 하는 표면처리 공정의 종류에 따라 적당한 소스가스를 상기 프로세스 챔버(110) 내부로 공급한다. 여기서, 상기 소스가스는 상기 표면처리 공정에 따라 적당하게 선택된다. 또한, 상기 소스가스는 플라즈마(P) 상태로 여기시키는 제1 소스가스와 상기 기판(10)과의 반응물질을 포함하는 제2 소스가스를 포함할 수 있다.
상기 소스가스가 공급되면 전극부(150)에 고주파 전원이 인가되어 상기 소스가스를 플라즈마(P) 상태로 여기시킨다.
상기 전극부(150)에 고주파 전원이 인가되면 상기 프로세스 챔버(110) 내부에는 상하 수직 방향의 유도 전기장(E)이 형성되고, 플라즈마(P)가 생성된다. 즉, 상기 프로세스 챔버(110) 내로 유입되는 소스가스는 상기 전기장(E) 내부에서 상기 소스가스의 분자가 이온과 라디칼로 분해되어 플라즈마(P) 상태가 된다.
상기 전기장(E) 내에서 상기 플라즈마(P)의 입자(P1)는 상기 전기장(E)과 벡 터곱 방향으로 힘(F)을 받게 된다. 즉, 상기 플라즈마 입자(P1)는 상기 전기장(E)에 대해 수직 방향으로 힘(F)을 받는다. 그리고, 상기 기판(10)은 상기 전기장(E)과 나란한 방향으로 배치되므로 상기 플라즈마(P) 입자(P1)는 상기 전기장(E)에 의한 힘(F)에 의해 상기 기판(10) 쪽으로 가속된다. 따라서, 상기 플라즈마 입자(P1)의 가속에 의해 상기 프로세스 챔버(110) 내부에는 플라즈마(P)의 밀도가 증가하게 된다. 그리고, 상기 플라즈마 입자(P1)가 충분한 에너지를 갖고 상기 기판(10) 표면에 도달하게 되므로, 상기 플라즈마(P)에 의한 표면처리 효율을 향상시킬 수 있다. 또한, 상기 전기장(E)에 의해 상기 플라즈마 입자(P1)의 확산 효과가 증가되므로, 상기 프로세스 챔버(110) 내의 플라즈마(P) 밀도가 균일해지고, 이로 인해, 상기 기판(10) 전체에 대한 표면처리 결과가 균일해진다.
한편, 도 4와 도 5는 본 발명의 일 실시예에 따른 플라즈마 기판 처리 장치(100)에서 상기 기판(10) 상에 박막(11)을 형성한 결과를 도시한 도면들이다.
도 4에 도시한 바와 같이, 상기 기판(10) 상에 박막(11)을 형성하였을 때, 중력의 영향으로 인해 상기 기판(10)의 하부에 형성되는 박막(11)의 두께(T2)가 상부에 형성되는 박막(11)의 두께(T1)에 비해 두껍게 형성될 수 있다.
그러나, 본 실시예에서는 상기와 같은 문제점을 해결하기 위해 상기 기판(10)을 회전시킴으로써 상기 기판(10)에서 국소적으로 박막의 두께가 증가되는 것을 방지할 수 있다. 특히, 상기 기판(10)의 상부와 하부가 교차되므로 중력에 의해 상기 박막(11)의 두께 상부와 하부에서 차이가 발생하는 것을 방지하고, 균일한 두께(T)를 갖는 박막(11)을 형성할 수 있다.
여기서, 상술한 본 발명의 효과는 박막의 증착에만 한정되는 것은 아니며, 상기 기판(10)을 회전시킴으로써 식각 공정이나 애싱 공정에서도 상기 기판(10)에 대해 균일하게 표면처리 결과가 얻어질 수 있도록 한다.
도 6은 본 발명의 다른 실시예에 따른 플라즈마 기판 처리 장치(200)를 도시한 단면도이다.
본 실시예에서는 상기 기판(10)이 수직으로 배치되므로, 상기 기판(10)의 피처리면에 인접하게 소스가스를 제공할 수 있도록 소스가스 공급부(240)가 상기 프로세스 챔버(210)의 측부에 배치된다.
여기서, 도 6에 도시한 플라즈마 기판 처리 장치(200)는 상술한 실시예와 상기 소스가스 공급부(240)의 위치를 제외하고 실질적으로 동일하며, 동일한 구성요소에 대해서는 동일한 명칭을 부여하고, 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 상기 플라즈마 기판 처리 장치(200)는 프로세스 챔버(210), 기판 지지부(220), 전극부(250), 소스가스 공급부(240)를 포함한다.
상기 프로세스 챔버(210)는 상기 기판(10)이 수용되고, 상기 기판(10)에 대한 표면처리 공정을 위한 플라즈마(P)의 발생 공간을 제공한다. 여기서, 상기 표면처리 공정은 진공에 가까운 저압 분위기에서 수행될 수 있다. 그리고, 상기 프로세스 챔버(210)는 진공을 유지할 수 있는 밀폐 구조를 갖는다.
상기 전극부(250)는 고주파 전원이 인가되면 상기 프로세스 챔버(210) 내부에 상하 방향으로 전기장(E)을 형성하고, 소스가스를 플라즈마(P) 상태로 여기시킨 다.
상기 기판 지지부(220)는 상기 기판(10)을 회전 가능하게 지지하고, 상기 프로세스 챔버(210) 내에서 수직 방향으로 배치된다. 따라서, 상기 기판(10)은 상기 전기장(E)에 대해 평행하게 배치되므로, 상기 전기장(E)에 의해 상기 플라즈마(P)의 밀도가 증가하게 된다.
또한, 상기 기판(10)이 상하 수직 방향으로 배치되어 회전함에 따라, 상기 기판(10)의 에지 부분까지 표면처리 공정이 효과적으로 수행될 수 있다. 더불어, 상기 표면처리 공정 중에 발생할 수 있는 파티클이 상기 기판(10)에 부착되는 것을 방지하고, 더불어, 상기 기판(10) 표면에서 파티클을 용이하게 제거할 수 있다.
상기 기판 지지부(220)에는 상기 기판(10)을 회전시키기 위한 회전 구동부(230)가 연결되고, 상기 기판(10)의 중심점을 회전축으로 하여 상기 기판 지지부(220)를 회전시킨다. 따라서, 상기 기판(10)은 수직으로 배치된 상태에서 회전하게 된다.
상기 소스가스 공급부(240)는 상기 프로세스 챔버(210) 측부에 연결되어, 상기 기판(10)의 피처리면에 대해 수직 방향으로 소스가스를 공급하도록 구비된다.
상기 전극부(250)에 고주파 전원이 인가되면 상기 프로세스 챔버(210) 내에 상하 방향의 전기장(E)이 형성된다. 그리고, 상기 소스가스 공급부(240)에서 상기 프로세스 챔버(210) 내로 소스가스를 유입시키면 상기 전기장(E)에 의해 상기 소스가스가 플라즈마(P) 상태로 여기되고, 상기 플라즈마 입자(P1)는 상기 기판(10)쪽으로 힘(F)을 받아 가속된다. 따라서, 상기 프로세스 챔버(210) 내부에 고밀도 플 라즈마(P)가 발생된다.
그리고, 상기 기판(10) 표면에 도달한 상기 플라즈마 입자(P1)가 상기 기판(10) 표면과 물리적 화학적으로 반응하여 상기 기판(10) 표면의 특성을 변화시키게 된다.
또한, 본 실시예에 따르면, 상기 소스가스가 상기 기판(10)의 피처리면에 인접한 위치에서 공급되므로 상기 기판(10)에 고밀도 플라즈마(P)의 밀도 분포가 균일하게 형성되고, 상기 기판(10)의 표면처리 효율을 향상시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 플라즈마 기판 처리 장치(300)를 도시한 단면도이다.
본 실시예에서는 기판(10)을 중력 방향에 대해 소정 각도 경사지게 배치할 수 있다.
도 7에 도시한 플라즈마 기판 처리 장치(300)는 기판 지지부(320)를 제외하고 상술한 실시예와 실질적으로 동일하며, 동일한 구성요소에 대해서는 동일한 명칭을 부여하고 중복되는 설명은 생략하기로 한다.
도 7을 참조하면, 상기 플라즈마 기판 처리 장치(300)는 프로세스 챔버(310), 기판 지지부(320), 전극부(350) 및 소스가스 공급부(340)를 포함한다.
상기 소스가스 공급부(340)는 상기 프로세스 챔버(310) 상부에 구비되어, 상기 전극부(350)를 통해 상기 프로세스 챔버(310) 내부로 소스가스를 공급한다.
상기 전극부(350)는 고주파 전원이 연결되고, 상기 프로세스 챔버(310) 내에 플라즈마(P)를 발생시키는 전기장(E)을 형성한다.
상기 기판 지지부(320)는 상기 기판(10)을 회전 가능하게 지지하고, 상기 기판 지지부(320)의 후방에는 상기 기판(10)의 회전을 위한 회전 구동부(330)이 구비된다.
특히, 상기 기판 지지부(320)는 중력 방향에 대해 소정 각도 경사지게 상기 기판(10)을 지지한다. 예를 들어, 상기 기판 지지부(320)는 상기 기판(10)의 피처리면이 상부를 향하도록 소정 각도 경사지게 배치된다.
상기 기판(10)을 경사지게 배치함으로써, 상기 전기장(E)에 의해 가속된 플라즈마(P)의 방향이 대략적으로 상기 기판(10)의 표면을 향하게 되므로, 상기 기판(10)과 인접한 위치에 고밀도 플라즈마(P)를 발생시킬 수 있다. 또한, 상기 기판(10)을 경사지게 배치함으로써, 상기 플라즈마(P)가 상기 기판(10)의 표면과 접촉하는 시간을 증가시킨다.
한편, 상기 기판(10)을 경사지게 배치하고, 상기 기판(10)을 회전시킴으로써, 상기 기판(10)을 수직으로 배치하는 것에 비해, 중력의 영향으로 상기 기판(10)의 상부와 하부에서 표면처리 결과의 편차가 발생하는 것을 억제할 수 있다. 또한, 상기 기판(10)이 경사지게 배치됨으로써 상기 플라즈마가 상기 기판(10)의 중심 부분뿐만 아니라 상기 기판(10) 표면을 따라 상기 기판(10)의 에지 부분까지 표면처리 공정이 효과적으로 수행될 수 있다.
또한, 상기 기판(10)은 수직에 근접한 경사 각도를 가지므로, 표면처리 공정에서 발생할 수 있는 파티클이 상기 기판(10)에 부착되는 것을 효과적으로 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 기판 처리 장치를 도시한 단면도;
도 2는 도 1의 플라즈마 기판 처리 장치에서 제1 전극을 도시한 사시도;
도 3은 도 1의 플라즈마 기판 처리 장치에서 제2 전극을 도시한 사시도;
도 4와 도 5는 도 1의 플라즈마 기판 처리 장치에서 기판 지지부의 동작을 설명하기 위한 측단면도들;
도 6은 본 발명의 다른 실시예에 따른 플라즈마 기판 처리 장치를 도시한 단면도;
도 7은 본 발명의 또 다른 실시예에 따른 플라즈마 기판 처리 장치를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 박막
100: 플라즈마 기판 처리 장치 110: 프로세스 챔버
120: 기판 지지부 130: 회전 구동부
140: 소스가스 공급부 150: 전극부
151: 제1 전극 152: 제2 전극
E: 전기장 P: 플라즈마
P1: 플라즈마 입자 T, T1, T2: 박막 두께

Claims (6)

  1. 기판이 수용되고, 플라즈마 발생 공간을 제공하는 프로세스 챔버;
    상기 프로세스 챔버 내로 소스가스를 공급하는 소스가스 공급부;
    상기 프로세스 챔버 내부에 중력 방향과 나란한 수직 방향 전기장을 발생시키고 상기 소스가스를 플라즈마로 여기시키는 전극부;
    상기 프로세스 챔버 내부에 구비되어 상기 기판이 안착되고 상기 수직 방향 또는 상기 수직 방향과 경사진 방향을 따라 배치된 기판 지지부; 및
    상기 기판 지지부 하부에 구비되어 상기 기판 지지부를 회전시키는 회전 구동부;
    를 포함하는 플라즈마 기판 처리 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 기판 지지부는 상기 기판의 피처리면이 상부를 향하도록 경사지게 배치된 것을 특징으로 하는 플라즈마 기판 처리 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 기판 지지부는 접지된 것을 특징으로 하는 기판 처리 장치.
KR1020070109653A 2007-10-30 2007-10-30 플라즈마 기판 처리 장치 KR100921635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109653A KR100921635B1 (ko) 2007-10-30 2007-10-30 플라즈마 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109653A KR100921635B1 (ko) 2007-10-30 2007-10-30 플라즈마 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20090043864A KR20090043864A (ko) 2009-05-07
KR100921635B1 true KR100921635B1 (ko) 2009-10-14

Family

ID=40854521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109653A KR100921635B1 (ko) 2007-10-30 2007-10-30 플라즈마 기판 처리 장치

Country Status (1)

Country Link
KR (1) KR100921635B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437397B2 (en) * 2013-06-27 2016-09-06 Varian Semiconductor Equipment Associates, Inc. Textured silicon liners in substrate processing systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244142A (ja) * 1993-02-19 1994-09-02 Sumitomo Electric Ind Ltd ウェハのエッチング方法
KR20060031464A (ko) * 2004-10-08 2006-04-12 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2006114676A (ja) 2004-10-14 2006-04-27 Hitachi High-Technologies Corp プラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244142A (ja) * 1993-02-19 1994-09-02 Sumitomo Electric Ind Ltd ウェハのエッチング方法
KR20060031464A (ko) * 2004-10-08 2006-04-12 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2006114676A (ja) 2004-10-14 2006-04-27 Hitachi High-Technologies Corp プラズマ処理装置

Also Published As

Publication number Publication date
KR20090043864A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
US8262848B2 (en) Plasma processing apparatus and method
KR101495940B1 (ko) 단일 평면 안테나를 갖는 유도성 커플링된 듀얼 구역 프로세싱 챔버
US9263237B2 (en) Plasma processing apparatus and method thereof
US20130323916A1 (en) Plasma doping method and apparatus
US7419567B2 (en) Plasma processing apparatus and method
KR101542270B1 (ko) 플라즈마 처리장치
JPH06267903A (ja) プラズマ装置
JPH10223607A (ja) プラズマ処理装置
KR100455350B1 (ko) 유도 결합형 플라즈마 발생 장치 및 방법
KR20070097232A (ko) 반도체 기판 공정 챔버에 사용되는 다중 플라즈마 발생소스
KR100921635B1 (ko) 플라즈마 기판 처리 장치
KR101585891B1 (ko) 혼합형 플라즈마 반응기
KR20090046551A (ko) 분사노즐유닛 및 이를 구비하는 플라즈마 기판 처리 장치
KR100914398B1 (ko) 플라즈마 기판 처리 장치
US20100224128A1 (en) Semiconductor manufacturing apparatus
KR100899768B1 (ko) 플라즈마 기판 처리 장치
JP5174848B2 (ja) プラズマ処理方法及びプラズマ処理装置
US20090137128A1 (en) Substrate Processing Apparatus and Semiconductor Device Producing Method
JP2000328269A (ja) ドライエッチング装置
JP2001093699A (ja) プラズマ処理装置
KR100581858B1 (ko) 유도결합형 플라즈마 처리장치
KR20090043863A (ko) 플라즈마 기판 처리 장치
CN116417325A (zh) 电浆产生单元及以该电浆产生单元处理基板的设备
KR101533711B1 (ko) 다분할 전극을 구비한 마이크로웨이브 플라즈마 처리 챔버
TW202341229A (zh) 基板處理設備

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee