KR100920048B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100920048B1
KR100920048B1 KR1020070134048A KR20070134048A KR100920048B1 KR 100920048 B1 KR100920048 B1 KR 100920048B1 KR 1020070134048 A KR1020070134048 A KR 1020070134048A KR 20070134048 A KR20070134048 A KR 20070134048A KR 100920048 B1 KR100920048 B1 KR 100920048B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
trench
forming
semiconductor device
Prior art date
Application number
KR1020070134048A
Other languages
Korean (ko)
Other versions
KR20090066492A (en
Inventor
이유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134048A priority Critical patent/KR100920048B1/en
Publication of KR20090066492A publication Critical patent/KR20090066492A/en
Application granted granted Critical
Publication of KR100920048B1 publication Critical patent/KR100920048B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 소자분리막이 형성되도록 트렌치 내에 절연막을 매립하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 ALD 방법 및 SOD 방법 중 어느 하나의 방법으로 상기 트렌치 내의 일부를 매립하는 제1절연막을 형성하는 단계와, 상기 제1절연막이 매립된 트랜치 내에 HDP 방법에 따라 상기 트렌치를 완전히 매립시키지 않는 두께로 제2절연막을 형성하는 단계, 및 상기 제1절연막 및 제2절연막이 형성된 트렌치를 완전히 매립시키도록 폴리실리콘막을 산화시킨 제3절연막을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device, the method including: embedding an insulating layer in a trench to form an isolation layer, wherein the first insulating layer is formed by embedding a portion of the trench in any one of the ALD method and the SOD method. Forming a second insulating film in a trench in which the first insulating film is embedded and having a thickness not completely filling the trench according to the HDP method; and completely filling the trench in which the first insulating film and the second insulating film are formed. And forming a third insulating film obtained by oxidizing the polysilicon film.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 소자분리막 형성시 보이드 현상 및 선형 질화막의 클리핑 현상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of preventing the void phenomenon and the clipping of the linear nitride film when forming the device isolation film.

반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 간을 분리하는 소자분리막(Isolation layer)에도 적용되고 있다.With the advance of semiconductor technology, the speed and the high integration of a semiconductor element are progressing rapidly, and with this, the demand for refinement | miniaturization of a pattern and high precision of a pattern dimension is increasing. This requirement is also applied to an isolation layer for separating devices.

현재 대부분의 반도체 소자는 STI(Shallow Trench Isolation) 공정을 이용하여 소자분리막을 형성하고 있는데, 통상, 상기 STI 공정에서는 미세 폭의 매립(gap-fill) 특성이 우수한 치밀한 고밀도 플라즈마(High Density Plasma: 이하, "HDP") 방법을 통하여 소자분리막을 형성하고 있다. Currently, most semiconductor devices form a device isolation layer using a shallow trench isolation (STI) process. In general, in the STI process, a dense high density plasma having excellent fine-fill gap characteristics is described below. , A device isolation film is formed through the "HDP" method.

일반적으로, 상기 HDP 방법은 박막의 증착과 동시에 스퍼터링 식각(sputtering etch)을 반복적으로 수행하면서 박막을 형성하는 방식을 그 특징으로 하고 있다. In general, the HDP method is characterized by a method of forming a thin film while repeatedly performing a sputtering etch (sputtering etch) at the same time as the deposition of the thin film.

그런데, 상기 HDP 방법에 따른 박막, 즉, 소자분리용 절연막의 형성시, HDP 방법의 그 특징인 박막의 증착 및 식각을 반복하는 과정에서 선형 산화막이 선형 질화막을 충분히 보호하지 못하게 되면서 선형 질화막이 노출되는 현상이 발생하고 있다.However, when forming a thin film according to the HDP method, that is, a device isolation insulating film, the linear oxide film does not sufficiently protect the linear nitride film in the process of repeating deposition and etching of the thin film, which is a characteristic of the HDP method, and the linear nitride film is exposed. Is happening.

이러한 현상은, 상기 선형 질화막의 소실을 유발시키고, 더 나아가 상기 선형 질화막이 클리핑(clipping) 되는 현상을 발생시키게 된다.This phenomenon causes the loss of the linear nitride film, and furthermore, the phenomenon that the linear nitride film is clipped.

결국, 이러한 선형 질화막이 클리핑 되는 현상은 소자의 신뢰성을 열화시키는 치명적인 원인으로 작용하게 된다.As a result, such a phenomenon that the linear nitride film is clipped serves as a fatal cause of deterioration of device reliability.

한편, 반도체 소자의 디자인 룰이 점점 감소함에 따라, 그에 대응하여 소자분리막이 형성되는 트렌치의 종횡비가 증가하게 되면서, 상기 트렌치 내에 HDP 방식으로 절연막을 매립하는데에 한계가 발생하고 있다. On the other hand, as the design rules of semiconductor devices decrease gradually, the aspect ratio of the trenches in which the device isolation layers are formed increases, and thus there is a limit in filling the insulating film in the trenches by the HDP method.

이로 인해, 상기 트렌치 내에 보이드(void) 및 씸(seam)이 발생하게 되고, 이러한 현상은, 소자의 특성을 감소시키는 원인으로 작용하여 소자의 특성을 열화시키게 된다.As a result, voids and seams are generated in the trenches, and this phenomenon acts as a cause of reducing the characteristics of the device, thereby deteriorating the properties of the device.

본 발명은 보이드의 발생 없이 소자분리막을 형성할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device capable of forming a device isolation film without the generation of voids.

또한, 본 발명은 선형 질화막의 소실 없이 소자분리막을 형성할 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method for manufacturing a semiconductor device capable of forming a device isolation film without losing the linear nitride film.

본 발명은, 소자분리막이 형성되도록 트렌치 내에 절연막을 매립하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 ALD 방법 및 SOD 방법 중 어느 하나의 방법으로 상기 트렌치 내의 일부를 매립하는 제1절연막을 형성하는 단계; 상기 제1절연막이 매립된 트랜치 내에 HDP 방법에 따라 상기 트렌치를 완전히 매립시키지 않는 두께로 제2절연막을 형성하는 단계; 및 상기 제1절연막 및 제2절연막이 형성된 트렌치를 완전히 매립시키도록 폴리실리콘막을 산화시킨 제3절연막을 형성하는 단계;로 수행하는 반도체 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device, the method including: embedding an insulating layer in a trench to form an isolation layer; Forming; Forming a second insulating film in a trench in which the first insulating film is embedded to a thickness not completely filling the trench according to the HDP method; And forming a third insulating film obtained by oxidizing the polysilicon film so as to completely fill the trench in which the first insulating film and the second insulating film are formed.

여기서, 상기 제1절연막을 형성하는 단계 전, 상기 트렌치의 전면 상에 측벽 산화막, 선형 질화막 및 선형 산화막을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 한다.The method may include sequentially forming sidewall oxide, linear nitride and linear oxide on the entire surface of the trench before forming the first insulating layer.

상기 측벽 산화막은 50∼80Å 두께로 형성하고, 상기 선형 질화막은 40∼100Å 두께로 형성하며, 상기 선형 산화막은 40∼100Å 두께로 형성하는 것을 특징으로 한다.The sidewall oxide film is 50 to 80 kPa thick, the linear nitride film is 40 to 100 kPa thick, and the linear oxide film is 40 to 100 kPa thick.

상기 HDP 방법에 따라 제2절연막을 형성하는 단계는, 막의 증착 - >식각 -> 증착을 한 주기(1 cycle)로 하면서 이를 2회 반복 진행으로 수행하는 것을 특징으로 한다.The forming of the second insulating layer according to the HDP method is characterized in that the deposition of the film-> etching-> deposition is performed in two cycles while performing one cycle (1 cycle).

상기 폴리실리콘막을 산화시킨 제3절연막을 형성하는 단계는, 상기 제2절연막 상에 폴리실리콘막을 증착하는 단계; 및 상기 폴리실리콘막을 산화시키는 단계;로 수행하는 것을 특징으로 한다.The forming of the third insulating film oxidized the polysilicon film may include depositing a polysilicon film on the second insulating film; And oxidizing the polysilicon film.

상기 폴리실리콘막은 100∼1000Å 두께로 증착하는 것을 특징으로 한다.The polysilicon film is characterized in that it is deposited to a thickness of 100 ~ 1000Å.

상기 제3절연막을 형성하는 단계 후, 상기 제3절연막에 열처리하는 단계; 및 상기 열처리된 제3절연막을 CMP하는 단계;를 포함하는 것을 특징으로 한다.After the forming of the third insulating film, heat treating the third insulating film; And CMPing the heat-treated third insulating layer.

상기 열처리는 질소 분위기에서 600∼1000℃의 온도로 30∼120분 동안 어닐링으로 수행하는 것을 특징으로 한다.The heat treatment is characterized in that carried out by annealing for 30 to 120 minutes at a temperature of 600 ~ 1000 ℃ in a nitrogen atmosphere.

본 발명은 트렌치 내에 ALD 방법 또는 SOD 방법에 따라 소자분리용 절연막을 1차로 형성하고, HDP 방법에 따라 소자분리용 절연막을 2차로 형성하고, 폴리실리콘막을 산화시킨 소자분리용 절연막을 3차로 형성하는 것을 통해 소자분리용 절연막을 형성한다.According to the present invention, a device isolation insulating film is primarily formed in an trench according to an ALD method or an SOD method, a device isolation insulating film is formed secondly according to an HDP method, and a device isolation insulating film in which a polysilicon film is oxidized is formed third. Through this, an insulating film for device isolation is formed.

이처럼, 본 발명은 종횡비가 큰 트렌치 내에 매립 특성이 우수한 절연막들로 소자분리용 절연막을 매립할 수 있게 되어, 이를 통해, 보이드 및 씸의 생성 없이 소자분리막을 형성할 수 있게 된다.As described above, the present invention enables the device isolation insulating film to be filled with insulating films having excellent embedding characteristics in the trench having a high aspect ratio, thereby forming the device isolation film without generating voids and chips.

또한, 본 발명은 소자분리용 절연막인 산화된 폴리실리콘막의 형성시 발생하는 압축 스트레스로 인하여 입자의 이동도(mobilibty)를 증가시킬 수 있다.In addition, the present invention may increase the mobility of the particles due to the compressive stress generated during the formation of the oxidized polysilicon film which is an insulating film for device isolation.

게다가, 본 발명은 증착 -> 식각 -> 증착을 한 주기(1 cycle)로 하면서 이를 2회 반복 진행하는 HDP 방법으로 소자분리용 절연막을 형성함으로써, 이를 통해, 상기 선형 질화막이 클리핑 되는 현상을 방지할 수 있고, 그래서, 소자의 리프레쉬(refresh) 특성이 향상되는 효과를 기대할 수 있다.In addition, the present invention forms an insulating film for device isolation by the HDP method of performing the deposition-> etching-> deposition by one cycle and repeating it twice, thereby preventing the linear nitride film from being clipped. Thus, the effect of improving the refresh characteristics of the device can be expected.

본 발명은 ALD 또는 SOD 방법으로 트렌치 내에 제1절연막을 형성하고, 상기 제1절연막 상에 HDP 방법, 바람직하게는, 증착(deposition) -> 식각(etch) -> 증착(deposition)의 방식을 한 주기(1 cycle)로 하면서 이를 2회 반복 진행하는 HDP 방법으로 제2절연막을 형성하며, 상기 제2절연막 상에 폴리실리콘막을 산화시킨 제3절연막을 형성하여, 이를 통해, 소자분리막을 형성한다. According to the present invention, a first insulating film is formed in a trench by ALD or SOD method, and an HDP method, preferably deposition-> etching-> deposition, is formed on the first insulating film. A second insulating film is formed by an HDP method which repeats this twice with one cycle, and a third insulating film is formed by oxidizing a polysilicon film on the second insulating film, thereby forming a device isolation film.

이처럼, 본 발명은 매립 특성이 우수한 절연막들을 사용하여 소자분리용 절연을 형성함으로써, 보이드 및 씸의 생성 없이 소자분리막을 형성할 수 있다.As described above, the present invention can form the device isolation film without the formation of voids and chips by forming insulation for device isolation using insulating films having excellent buried characteristics.

또한, 본 발명은 증착 -> 식각 -> 증착을 한 주기로 하면서 이를 2회 반복 진행하는 HDP 방법으로 소자분리용 절연막을 형성함으로써, 증착 -> 식각 -> 증착 -> 식각으로 진행하였던 종래의 HDP 방법으로 소자분리용 절연막을 형성하는 공정 대비 선형 질화막의 소실 없이 소자분리막을 형성할 수 있게 되어, 이를 통해, 상기 선형 질화막이 클리핑 되는 현상을 방지할 수 있다In addition, the present invention is a conventional HDP method that proceeded by deposition-> etching-> deposition-> etching by forming an insulating film for device separation by HDP method that proceeds repeatedly two times while deposition-> etching-> deposition as a cycle As a result, the device isolation film can be formed without losing the linear nitride film compared to the process of forming the device isolation insulating film, thereby preventing the linear nitride film from being clipped.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.1 to 6 are cross-sectional views for each process for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 소자분리 영역 및 활성 영역을 포함하는 반도체기판(100) 상에 패드 산화막(111), 패드 질화막(112)과 하드마스크인 비정질 탄소막(113) 및 산화막(114)을 형성한 후, 상기 산화막(114) 상에 상기 소자분리 영역을 노출시키는 감광막 패턴(115)을 형성한다.Referring to FIG. 1, a pad oxide film 111, a pad nitride film 112, an amorphous carbon film 113 and an oxide film 114, which are hard masks, are formed on a semiconductor substrate 100 including an isolation region and an active region. Thereafter, a photoresist pattern 115 is formed on the oxide layer 114 to expose the device isolation region.

도 2를 참조하면, 상기 감광막 패턴(115)에 의해 노출된 산화막(114)과 비정질 탄소막(113) 부분을 식각하여 상기 패드 질화막(112)을 노출시킨 후, 상기 감광막 패턴을 제거한다.Referring to FIG. 2, after the oxide film 114 and the amorphous carbon film 113 exposed by the photoresist pattern 115 are etched to expose the pad nitride layer 112, the photoresist pattern is removed.

그런다음, 상기 식각된 산화막(114)과 비정질 탄소막(1130을 이용하여 상기 노출된 패드 질화막(112)과 상기 패드 산화막(111) 및 반도체기판(100)의 소자분리 영역 부분을 식각하여 반도체기판의 소자분리 영역에 트렌치(120)를 형성한다.Subsequently, the exposed pad nitride layer 112, the pad oxide layer 111, and the device isolation region portions of the semiconductor substrate 100 are etched using the etched oxide layer 114 and the amorphous carbon layer 1130. The trench 120 is formed in the device isolation region.

상기 트렌치(120)는 500∼3200Å 깊이로 형성한다The trench 120 is formed to a depth of 500 ~ 3200Å.

다음으로, 상기 트렌치(120)의 전면 상에 측벽 산화막(131)을 형성한 후, 상기 측벽 산화막(131)을 포함하여 상기 패드 질화막(112) 상에 선형 질화막(132)과 선형 산화막(133)을 순차적으로 형성한다.Next, after the sidewall oxide layer 131 is formed on the entire surface of the trench 120, the linear nitride layer 132 and the linear oxide layer 133 are formed on the pad nitride layer 112 including the sidewall oxide layer 131. To form sequentially.

상기 측벽 산화막(131)은 50∼80Å 두께로 형성하고, 상기 선형 질화막(132)은 40∼100Å 두께로 형성하며, 상기 선형 산화막(133)은 40∼100Å 두께로 형성한다.The sidewall oxide film 131 is formed to have a thickness of 50 to 80 GPa, the linear nitride film 132 is formed to have a thickness of 40 to 100 GPa, and the linear oxide film 133 is formed to have a thickness of 40 to 100 GPa.

도 3을 참조하면, 상기 선형 산화막(133) 상에 원자 증착 방법(Atomic Layer Deposition. 이하, "ALD 방법"이라 칭함) 또는 스핀-온 방법(Spin-On Dielectric. 이하, "SOD 방법"이라 칭함)에 따라 소자분리용 제1절연막(141)을 증착한다. 상기 소자분리용 제1절연막(141)은 1000∼5000Å 두께로 증착한다.Referring to FIG. 3, an atomic deposition method (hereinafter referred to as an ALD method) or a spin-on method (hereinafter referred to as an “SOD method”) on the linear oxide film 133 is referred to. The first insulating film 141 for device isolation is deposited. The isolation layer 141 is deposited to a thickness of 1000 to 5000 Å.

그런다음, 상기 패드 질화막(112)이 노출될 때까지 상기 소자분리용 제1절연막(141)을 화학적 기계적 연마(Chemical Mechanical Polishing. 이하, "CMP"라 칭함) 한다. Then, the first insulating layer 141 for device isolation is referred to as chemical mechanical polishing (CMP) until the pad nitride layer 112 is exposed.

다음으로, 상기 소자분리용 제1절연막(141)이 트렌치(120) 내에 완전히 매립되지 않는 형태가 되도록 상기 CMP된 소자분리용 제1절연막(141)을 습식 식각(wet etch)한 후, 상기 습식 식각된 소자분리용 제1절연막(141)에 열처리한다.Next, after wet etching the CMP device isolation layer 141 such that the device isolation layer 141 is not completely embedded in the trench 120, the wet isolation layer 141 is wet. A heat treatment is performed on the etched first insulating layer 141.

상기 열처리는 질소 분위기에서 600∼1000℃의 온도로 30∼180초 동안 어닐링(annealing)으로 수행한다.The heat treatment is performed by annealing for 30 to 180 seconds at a temperature of 600 to 1000 ℃ in a nitrogen atmosphere.

도 4를 참조하면, 상기 열처리된 소자분리용 제1절연막(141) 상에 HDP 방법에 따라 소자분리용 제2절연막(142)을 증착한다. 상기 소자분리용 제2절연막(142)은 1000∼5000Å 두께로 증착한다.Referring to FIG. 4, a second insulating layer 142 for device isolation is deposited on the heat treated first insulating layer 141 according to the HDP method. The second insulating layer 142 for device isolation is deposited to a thickness of 1000 to 5000 Å.

상기 HDP 방법은 증착 -> 식각 -> 증착으로 이루어지는 한 주기를 2회 반복하면서 진행하도록 한다. 그래서, 상기와 같은 HDP 방법으로 소자분리용 절연막을 형성하면, 종래에서 증착 -> 식각 -> 증착 -> 식각으로 진행되었던 HDP 방법으로 소자분리용 절연막을 형성하는 공정 대비 상기 선형 질화막의 소실을 방지할 수 있다.The HDP method is performed by repeating one cycle consisting of deposition-> etching-> deposition twice. Thus, when the insulating film for device isolation is formed by the HDP method as described above, the linear nitride film is prevented from being lost compared to the process of forming the device isolation insulating film by the HDP method which has been conventionally performed by deposition-> etching-> deposition-> etching. can do.

그런다음, 상기 소자분리용 제2절연막(142)을 열처리한다. 상기 열처리는 600∼1000℃의 온도로 1∼2시간 동안 어닐링으로 수행한다.Then, the second insulating layer 142 for device isolation is heat treated. The heat treatment is performed by annealing for 1 to 2 hours at a temperature of 600 ~ 1000 ℃.

다음으로, 상기 소자분리용 제2절연막(142)이 트렌치 내에 완전히 매립되지 않는 형태가 되도록 상기 소자분리용 제2절연막(142)을 식각한다.Next, the device isolation second insulating layer 142 is etched so that the device isolation second insulating layer 142 is not completely embedded in the trench.

도 5를 참조하면, 상기 식각된 소자분리용 제2절연막(142) 상에 상기 소자분리용 제2절연막이 형성된 트렌치(120)가 완전히 매립되도록 폴리실리콘막을 증착한다. 상기 폴리실리콘막은 100∼1000Å 두께로 증착한다.Referring to FIG. 5, a polysilicon layer is deposited on the etched second insulating layer 142 to completely fill the trench 120 in which the second isolation layer is formed. The polysilicon film is deposited to a thickness of 100 to 1000 GPa.

그런다음, 상기 폴리실리콘막을 산화(oxidation, 150)시켜, 산화 처리된 폴리실리콘막으로 소자분리용 제3절연막(143)을 형성한다. Then, the polysilicon film is oxidized (150) to form a third insulating film 143 for device isolation from the oxidized polysilicon film.

이때, 상기 폴리실리콘막의 산화(150) 공정시에 발생하는 부피 팽창에 의해 소자분리용 절연막에 압축 스트레스(compressive stress)를 가하게 되면서, 이러한 압축 스트레스로 인하여 입자의 이동도(mobilibty)가 증가하게 된다. At this time, the compressive stress is applied to the insulating film for device isolation by volume expansion generated during the oxidation 150 process of the polysilicon film, and the mobility of the particles increases due to such compressive stress. .

다음으로, 상기 폴리실리콘막을 산화시킨 소자분리용 제3절연막(143)에 열처리한다. 상기 열처리는 질소 분위기에서 600∼1000℃의 온도로 30∼120분 동안 어닐링으로 수행한다.Next, a heat treatment is performed on the third insulating film 143 for oxidizing the polysilicon film. The heat treatment is performed by annealing for 30 to 120 minutes at a temperature of 600 to 1000 ℃ in a nitrogen atmosphere.

이어서, 상기 열처리된 상기 소자분리용 제3절연막(143)을 CMP 한 후, 상기 패드 질화막과 패드 산화막을 제거하여 소자분리막(160)을 형성한다.Subsequently, after the CMP of the thermally treated third insulating layer 143 is removed, the pad nitride layer and the pad oxide layer are removed to form the device isolation layer 160.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자를 제조한다.Subsequently, although not shown, a series of successive known processes are sequentially performed to manufacture a semiconductor device according to an embodiment of the present invention.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1 및 도 6은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1 and 6 are cross-sectional view for each process for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 반도체기판 111: 패드 산화막100: semiconductor substrate 111: pad oxide film

112: 패드 질화막 120: 트렌치112: pad nitride film 120: trench

131: 측벽 산화막 132: 선형 질화막131: sidewall oxide film 132: linear nitride film

133: 선형 산화막 141: 소자분리용 제1절연막133: linear oxide film 141: first insulating film for device isolation

142: 소자분리용 제2절연막 143: 소자분리용 제3절연막142: second insulating film for device isolation 143: third insulating film for device isolation

150: 폴리 실리콘막의 산화 160: 소자분리막150: oxidation of the polysilicon film 160: device isolation film

Claims (8)

소자분리막이 형성되도록 트렌치 내에 절연막을 매립하는 단계를 포함하는 반도체 소자의 제조방법에 있어서,A method of manufacturing a semiconductor device comprising the step of embedding an insulating film in a trench to form an isolation layer, ALD 방법 및 SOD 방법 중 어느 하나의 방법으로 상기 트렌치 내의 일부를 매립하는 제1절연막을 형성하는 단계;Forming a first insulating film filling a portion of the trench by any one of an ALD method and an SOD method; 상기 제1절연막이 매립된 트랜치 내에 HDP 방법에 따라 상기 트렌치를 완전히 매립시키지 않는 두께로 제2절연막을 형성하는 단계; 및Forming a second insulating film in a trench in which the first insulating film is embedded to a thickness not completely filling the trench according to the HDP method; And 상기 제1절연막 및 제2절연막이 형성된 트렌치를 완전히 매립시키도록 폴리실리콘막을 산화시킨 제3절연막을 형성하는 단계;Forming a third insulating film obtained by oxidizing the polysilicon film so as to completely fill the trench in which the first insulating film and the second insulating film are formed; 로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device, characterized in that carried out as. 제 1 항에 있어서,The method of claim 1, 상기 제1절연막을 형성하는 단계 전, Before forming the first insulating film, 상기 트렌치의 전면 상에 측벽 산화막, 선형 질화막 및 선형 산화막을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And sequentially forming a sidewall oxide film, a linear nitride film, and a linear oxide film on the entire surface of the trench. 제 2 항에 있어서,The method of claim 2, 상기 측벽 산화막은 50∼80Å 두께로 형성하고, 상기 선형 질화막은 40∼100Å 두께로 형성하며, 상기 선형 산화막은 40∼100Å 두께로 형성하는 것을 특징으 로 하는 반도체 소자의 제조방법.Wherein the sidewall oxide film is formed to a thickness of 50 to 80 GPa, the linear nitride film is formed to a thickness of 40 to 100 GPa, and the linear oxide film is formed to a thickness of 40 to 100 GPa. 제 1 항에 있어서,The method of claim 1, 상기 HDP 방법에 따라 제2절연막을 형성하는 단계는,Forming a second insulating film according to the HDP method, 막의 증착 - >식각 -> 증착을 한 주기(1 cycle)로 하면서 이를 2회 반복 진행으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device, characterized in that the deposition of the film-> etching-> the deposition is carried out in one cycle (1 cycle) in two iterations. 제 1 항에 있어서,The method of claim 1, 상기 폴리실리콘막을 산화시킨 제3절연막을 형성하는 단계는,Forming a third insulating film oxidized the polysilicon film, 상기 제2절연막 상에 폴리실리콘막을 증착하는 단계; 및Depositing a polysilicon film on the second insulating film; And 상기 폴리실리콘막을 산화시키는 단계; Oxidizing the polysilicon film; 로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device, characterized in that carried out as. 제 5 항에 있어서,The method of claim 5, wherein 상기 폴리실리콘막은 100∼1000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법. The polysilicon film is a method for manufacturing a semiconductor device, characterized in that the deposition to 100 ~ 1000Å thickness. 제 1 항에 있어서,The method of claim 1, 상기 제3절연막을 형성하는 단계 후, After the forming of the third insulating film, 상기 제3절연막에 열처리하는 단계; 및Heat-treating the third insulating film; And 상기 열처리된 제3절연막을 CMP하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And CMPing the heat-treated third insulating film. 제 7 항에 있어서,The method of claim 7, wherein 상기 열처리는 질소 분위기에서 600∼1000℃의 온도로 30∼120분 동안 어닐링으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The heat treatment is a method of manufacturing a semiconductor device, characterized in that carried out by annealing for 30 to 120 minutes at a temperature of 600 ~ 1000 ℃ in a nitrogen atmosphere.
KR1020070134048A 2007-12-20 2007-12-20 Method of manufacturing semiconductor device KR100920048B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134048A KR100920048B1 (en) 2007-12-20 2007-12-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134048A KR100920048B1 (en) 2007-12-20 2007-12-20 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20090066492A KR20090066492A (en) 2009-06-24
KR100920048B1 true KR100920048B1 (en) 2009-10-07

Family

ID=40994471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134048A KR100920048B1 (en) 2007-12-20 2007-12-20 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100920048B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049739A (en) * 2002-12-07 2004-06-12 주식회사 하이닉스반도체 Method of forming isolation layer for semiconductor device
KR20060075928A (en) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 Method for gapfill in semiconductor device
KR20070070967A (en) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049739A (en) * 2002-12-07 2004-06-12 주식회사 하이닉스반도체 Method of forming isolation layer for semiconductor device
KR20060075928A (en) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 Method for gapfill in semiconductor device
KR20070070967A (en) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device

Also Published As

Publication number Publication date
KR20090066492A (en) 2009-06-24

Similar Documents

Publication Publication Date Title
JP4984558B2 (en) Manufacturing method of semiconductor device
JP5841306B2 (en) Semiconductor device and manufacturing method thereof
KR100772109B1 (en) Method for forming isolation layer of semiconductor device
JP2005251973A (en) Semiconductor device and manufacturing method thereof
KR20080071693A (en) Method for removing of oxides and method for filling a trench using the same
JP2007110096A (en) Insulation for semiconductor device
TW554472B (en) A method for forming shallow trench isolation
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR100545697B1 (en) Trench device isolation method for semiconductor devices
CN1323433C (en) Semiconductor device with trench isolation structure and method for fabricating the same
JP2007048941A (en) Semiconductor device manufacturing method
KR100920048B1 (en) Method of manufacturing semiconductor device
KR100420701B1 (en) Method of forming an isolation film in semiconductor device
KR100687854B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device
KR100782789B1 (en) Method for fabricating semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
TWI534948B (en) Method of forming isolation structure
KR100627552B1 (en) Method for forming isolation layer of semiconductor device
KR100517351B1 (en) Method for manufacturing device isolation barrier of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR100637095B1 (en) Method of manufacturing semiconductor device
KR20040055350A (en) Method of manufacturing semiconductor
KR20040069804A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee