KR100917862B1 - 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법 - Google Patents

다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법 Download PDF

Info

Publication number
KR100917862B1
KR100917862B1 KR1020070131455A KR20070131455A KR100917862B1 KR 100917862 B1 KR100917862 B1 KR 100917862B1 KR 1020070131455 A KR1020070131455 A KR 1020070131455A KR 20070131455 A KR20070131455 A KR 20070131455A KR 100917862 B1 KR100917862 B1 KR 100917862B1
Authority
KR
South Korea
Prior art keywords
value
output
delayed
norm
input
Prior art date
Application number
KR1020070131455A
Other languages
English (en)
Other versions
KR20090063923A (ko
Inventor
이유로
김병찬
정민호
윤찬호
이제헌
유광현
김철중
전태현
이석규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070131455A priority Critical patent/KR100917862B1/ko
Priority to US12/131,617 priority patent/US7804801B2/en
Publication of KR20090063923A publication Critical patent/KR20090063923A/ko
Application granted granted Critical
Publication of KR100917862B1 publication Critical patent/KR100917862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/0242—Channel estimation channel estimation algorithms using matrix methods
    • H04L25/0246—Channel estimation channel estimation algorithms using matrix methods with factorisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03414—Multicarrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03426—Arrangements for removing intersymbol interference characterised by the type of transmission transmission using multiple-input and multiple-output channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Radio Transmission System (AREA)

Abstract

본 발명은 직교주파수 분할 다중(OFDM) 방식의 MIMO 시스템에서 연산 복잡도를 낮추면서도 성능을 향상시킬 수 있는 QR 분해 장치 및 그 방법에 관한 것으로, 채널 입력에 대한 벡터 크기(norm)를 계산하는 norm 계산수단; 지연된 채널 입력과
Figure 112007090244741-pat00001
을 곱셈하여 단일 행렬(Q) 열 값을 계산하는 Q 열 계산수단; 상기 지연된 채널 입력과 상기 Q 열 계산수단의 출력과 1/
Figure 112007090244741-pat00002
을 입력받아 상삼각 행렬(R)의 행 값을 계산하는 R 행 계산수단; 상기 지연된 채널 입력과 상기 R 행 계산수단의 출력과 지연된 상기 Q 열 계산수단의 출력을 입력받아 Q 갱신 행렬 값을 출력하는 Q 갱신 계산수단; 및 지연된 상기 norm 계산수단의 출력과 상기 R 행 계산수단의 출력을 입력받아 norm 갱신 행렬 값을 출력하는 norm 갱신 계산수단을 포함한다.
Figure R1020070131455
MIMO, 다중입력, 다중출력, QR, 분해, 행렬, 채널, 추정, 갱신

Description

다중입력 다중출력 시스템에서 ＱＲ 분해 장치 및 그 방법{QR Decomposition Apparatus and Method for MIMO System}
본 발명은 다중입력 다중출력(MIMO: Multiple Input Multiple Output) 시스템에서 QR 분해 장치 및 그 방법에 관한 것으로, 더욱 자세하게는 직교주파수 분할 다중(OFDM: Orthogonal Frequency Division Multiple) 방식의 MIMO 시스템에서 연산 복잡도를 낮추면서도 성능을 향상시킬 수 있는 QR 분해 장치 및 그 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT신성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-002-02, 과제명: 3Gbps급 4G 무선 LAN 시스템 개발].
현재 무선통신 시스템은 제한된 주파수를 이용해 고품질 및 대용량의 멀티미디어 데이터를 전송하기 위한 요구가 증대되고 있다. 제한된 주파수를 사용해서 많은 용량의 데이터를 전송하기 위한 방법으로 다중입력 다중출력(MIMO) 시스템이 있 다. MIMO 시스템은 송수신 단에 다중 안테나를 사용하여 독립적인 페이딩 채널을 복수 형성하고, 송신 안테나마다 다른 신호를 전송함으로써, 데이터 전송 속도를 크게 향상시킬 수 있다. 이에 따라, MIMO 시스템은 주파수를 더 늘리지 않은 상태에서도 보다 많은 양의 데이터를 전송할 수 있다.
하지만, MIMO 시스템은 고속 전송 시 발생하는 심볼 간의 간섭 및 주파수 선택적 페이딩에 약하다는 단점이 있다. 이런 단점을 극복하기 위해 직교주파수 분할다중(OFDM) 방식을 함께 사용한다. OFDM 방식은 현재 고속 데이터 전송에 가장 적합한 변조 방식으로, 하나의 데이터 열이 보다 낮은 데이터 전송률을 갖는 부반송파를 통해 전송된다.
무선통신을 위한 채널 환경은 건물과 같은 장애물로 인해 다중경로를 갖는다. 다중경로가 있는 무선채널에서는 다중경로에 의한 지연확산이 생기고, 다음 심볼이 전송되는 시간 보다 지연확산시간이 클 경우 심볼 간 간섭(ISI)이 발생하게 된다. 이 경우 주파수 영역에서 보면 선택적으로 페이딩(Frequency Selective Fading)이 발생하는데, 하나의 반송파(single-carrier)를 사용하는 경우 심볼 간 간섭 성분을 제거하기 위해 등화기가 사용된다. 하지만, 점점 데이터의 속도가 증가하면서 등화기의 복잡도도 함께 증가된다.
결국 MIMO 시스템과 OFDM 시스템을 결합하게 되면, MIMO 시스템의 장점은 그대로 이용하고, 단점은 OFDM 시스템을 이용해 상쇄시킬 수 있다. N개의 송신 안테나와 N개의 수신 안테나를 갖는 형태가 일반적인 MIMO 시스템이며, 이 시스템에 OFDM 기술을 결합한 구조가 MIMO-OFDM 시스템이다.
도 1a 및 도 lb는 MIMO-OFDM 시스템의 구성을 개략적으로 나타낸 블록 구성도이다. 도 1a는 MIMO-OFDM 시스템의 송신단의 블록 구성도이고, 도 1b는 MIMO-OFDM 시스템의 수신단의 블록 구성도이다.
도 1a를 참조하면, 직/병렬변환부(S/P)(101)는 송신 데이터를 인코딩하기 전에 송신 데이터를 다수의 데이터 열로 분리하며, 각각의 인코더(encoder)(102)에서는 병렬 변환된 데이터를 인코딩한다. 인코딩 후 데이터는 QAM 매퍼(103)에 의해 변조 방식(예를 들어, BPSK, QPSK, 16QAM, 64QAM)에 따라 변조된다. 변조된 심볼은 역고속 푸리에 변환부(IFFT: Inverse Fast Fourier Transform)(104)를 통하여 시간축의 신호로 변환된다. 시간축으로 변환된 심볼에는 CP 추가부(105)에 의해 보호 구간을 위한 순환전치(CP: Cyclic Prefix) 부호가 삽입된다. 그 다음에 디지털-아날로그 변환 및 무선주파수(D/A & RF)부(106)는 순환전치 부호가 삽입된 디지털 신호를 아날로그 신호로 변환하고, 아날로그 신호를 무선 주파수 신호(RF)로 변환하여 안테나를 통해 송출한다.
도 1b를 참조하면, 아날로그-디지털 변환 및 무선주파수(A/D & RF)부(107)는 무선 주파수(RF) 신호를 아날로그 신호로 만든 후, 다시 아날로그 신호를 디지털 신호로 변환한다. CP 제거부(108)는 보호 구간을 위해 삽입된 순환전치(CP) 부호를 제거하고, 순환전치 부호가 제거된 신호를 고속푸리에변환(FFT: Fast Fourier Transform)부(109)로 전달한다. 고속푸리에변환(FFT)부(109)는 입력되는 병렬 신호에 대해 고속 푸리에 변환을 수행한다. MIMO 수신기(110)는 고속 푸리에 변환에 의해 생성된 송신 데이터 심볼에 대한 추정을 수행한다. MIMO 수신기(110)는 추정된 심볼로부터 로그 우도율(LLR: Log Likelihood Ratio)을 계산한다. 그리고, 디코더(111)는 MIMO 수신기(110)로부터 전달된 각 데이터 열을 복조(decoding)하여, 송신 데이터를 추정한다. 병렬/직렬 변환부(P/S)(112)는 각 디코더(111)에 의해 복조된 병렬 데이터를 직렬 데이터로 변환한다.
상기 MIMO 수신기(110)로는 결정 피드백 등화기(DFE: Decision Feedback Equalizer), 제로 포싱(ZF: Zero Forcing), 최소 평균 자승 오류 추정(MMSE: Minimum Mean Square Error Estimation), BLAST(Bell Labs Layered Space-Time)이 있다.
이와 같은 다중 안테나를 사용하는 MIMO 무선 통신 시스템에서 복수의 송신 안테나를 통해 전송된 신호들은 각각의 독립된 채널의 영향을 받아서 수신이 된다. 특정 부반송파의 수신신호를 r이라 하면, 수신 신호 r는 다음 수학식 1과 같이 표현될 수 있다.
r = Hx + n
여기서, r은 수신신호 벡터로,
Figure 112007090244741-pat00003
이다. 그리고 MIMO 시스템에서 일반적으로 수신 안테나 수가 송신 안테나 수보다 같거나 크므로, 수신 안테나 수가 n+1이고, 송신 안테나 수가 m+1이라고 할 때, 채널 행렬 H는 송신 안테나와 수신 안테 나 사이의 무선 채널에 의하여 구성되는 행렬로, 하기와 같이 표현된다.
Figure 112007090244741-pat00004
그리고, x는 송신 신호 벡터로,
Figure 112007090244741-pat00005
이고, n은 수신 안테나의 잡음 신호로,
Figure 112007090244741-pat00006
이다.
채널 행렬 H에 대해 QR 분해는 하기 수학식 2와 같이 표현될 수 있다.
Figure 112007090244741-pat00007
QR 분해를 수행한 후의 수신 신호는 다음 수학식 3과 같이 표현될 수 있다.
r = QRx + n
여기서, Q는 단일(Unitary) 행렬(QHQ = I)을 의미하며, 하기와 같이 표현된다.
Figure 112007090244741-pat00008
그리고, R은 상삼각(upper triangular) 행렬을 의미하며, 하기와 같이 표현된다.
Figure 112007090244741-pat00009
새로운 수신신호 벡터 y는 하기 수학식 4와 같이 표현될 수 있다.
Figure 112007090244741-pat00010
Figure 112007090244741-pat00011
여기서, 수신 신호 y는 상삼각 행렬 R과 송신 신호 x의 곱의 형태로 나타나므로, 수신신호를 복원하는데 있어, 계산량이 매우 줄어들게 된다. 그러나, 이와 같은 QR 분해 방법도 상기 수학식 2에서와 같이 안테나의 숫자가 지속적으로 증가하게 된다면 채널 H를 분해하는데 계산량이 크게 증가하게 되는 문제점이 있다. 이는 곧 하드웨어에서 곱셈기가 증가하게 되는 것이므로, 하드웨어 구조가 복잡해 지고, 연산 복잡도가 증가하게 되는 문제가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 곱셈기와 가산기 및 감산기를 공유하도록 하여 하드웨어 구조를 단순화시킬 수 있는 다중입력 다중출력 시스템에서 QR 분해 장치 및 그 방법을 제공하는데 그 목적이 있다.
또한 본 발명은 부동 소수점 방식을 사용하여 곱셈기에서 사용하는 비트수를 감소시키켜 연산 복잡도를 낮추고 하드웨어를 효율적으로 이용할 수 있는 다중입력 다중출력 시스템에서 QR 분해 장치 및 그 방법과, QR 분해 장치를 위한 연산기를 제공하는데 다른 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 QR 분해장치는, 다중입력 다중출력 시스템에서 QR 분해 장치에 있어서, 채널 입력에 대한 벡터 크기(norm)를 계산하는 norm 계산수단; 지연된 채널 입력과
Figure 112007090244741-pat00012
을 곱셈하여 단일 행렬(Q) 열 값을 계산하는 Q 열 계산수단; 상기 지연된 채널 입력과 상기 Q 열 계산수단의 출력과 1/을 입력받아 상삼각 행렬(R)의 행 값을 계산하는 R 행 계산수단; 상기 지연된 채널 입력과 상기 R 행 계산수단의 출력과 지연된 상기 Q 열 계산수단의 출력을 입력받아 Q 갱신 행렬 값을 출력하는 Q 갱신 계산수단; 및 지연된 상기 norm 계산수단의 출력과 상기 R 행 계산수단의 출력을 입력받아 norm 갱신 행렬 값을 출력하는 norm 갱신 계산수단을 포함한다.
바람직하게는 본 발명에 따른 QR 분해 장치는, 상기 norm 계산수단의 출력을 입력받아 룩업 테이블을 이용해 상기
Figure 112007090244741-pat00014
값을 출력하는 제1 메모리수단; 및 상기 norm 계산수단의 출력을 입력받아 룩업 테이블을 이용해 상기 1/
Figure 112007090244741-pat00015
값을 출력하는 제2 메모리수단을 더 포함한다.
바람직하게는 본 발명에 따른 QR 분해 장치는, 상기 채널 입력을 지연시켜 출력하기 위한 제1 지연수단; 상기 norm 계산수단의 출력을 지연시켜 출력하기 위한 제2 지연수단; 및 상기 Q 열 계산수단의 출력을 지연시켜 출력하기 위한 제3 지연수단을 더 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 QR 분해 방법은, 다중입력 다중출력 시스템에서 QR 분해 방법에 있어서, (a) 채널 입력에 대한 벡터 크기(norm) 값을 계산하는 단계; (b) 지연된 채널 입력과
Figure 112007090244741-pat00016
값을 이용해 단일 행렬(Q) 열 값을 계산하는 단계; (c) 상기 지연된 채널 입력과 상기 Q 열 값과 1/
Figure 112007090244741-pat00017
값을 이용해 상삼각 행렬(R)의 행 값을 계산하는 단계; (d) 상기 지연된 채널 입력과 상기 R 행 값과 지연된 상기 Q 열 값을 이용해 Q 갱신 행렬 값을 계산하는 단계; 및 (e) 지연된 상기 norm 값과 상기 R 행 값을 이용해 norm 갱신 행렬 값을 계산하는 단계를 포함한다.
또한 본 발명에 따른 연산기는, 다중입력 다중출력 시스템에서 QR 분해 장치를 위한 연산기에 있어서, 고정 소수점 형태의 입력 데이터를 부동 소수점 형태로 변환하는 복수의 고정-부동 변환수단; 각각의 상기 고정-부동 변환수단으로부터 출력된 유효 값만을 이용해 연산을 수행하는 연산수단; 각각의 상기 고정-부동 변환수단으로부터 출력된 누승 지수를 가산하는 가산수단; 및 상기 연산수단의 결과와 상기 가산수단에 의해 가산된 누승 지수를 이용해 부동 소수점 형태를 고정 소수점 형태로 변환하는 부동-고정 변환수단을 포함한다.
상기와 같은 본 발명은, 다중 안테나를 사용하는 MIMO OFDM 무선통신 시스템에서 다중 간섭 신호에 대한 복호 시 필요한 QR 분해를 수행함에 있어, 곱셈기와, 가산기 및 감산기를 공유할 수 있도록 구성하여, 하드웨어 구조를 단순화할 수 있다.
또한, 본 발명은 부동 소수점 방식을 사용하여 곱셈기에서 사용하는 비트수를 감소시킬 수 있어, 연산 복잡도를 줄이고 하드웨어를 효율적으로 사용할 수 있다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 MIMO 무선통신 시스템에서 QR 분해 장치의 블록 구성 도이다.
도 2를 참조하면, 벡터 크기인 norm을 계산하기 위한 norm 계산기(201)는 고속 푸리에 변환 후의 채널 입력을 입력받아, normi =
Figure 112007090244741-pat00018
을 통해 qi에 대한 벡터 크기 norm를 계산한다. 채널 입력 지연기(202)는 Q 행렬의 열 값과 R 행렬의 행 값을 구하는데 사용될 수 있도록 채널 입력 qi를 지연시킨다.
norm 계산기(201)의 출력은 룩업 테이블 롬(ROM)(203, 204)으로 각각 입력되고, 각각의 ROM(203, 204)은 ri,j =
Figure 112007090244741-pat00019
연산을 통해 입력된 벡터 크기 norm에 대응되는
Figure 112007090244741-pat00020
과 1/
Figure 112007090244741-pat00021
을 각각 출력한다. 또한 norm 계산기(201)의 출력은 추후 다음 단계에서 사용할 norm 값 갱신을 위해 norm 지연기(205)에 의해 지연된다.
Q 열(column) 계산기(206)는 ROM(203)으로부터 출력된 값과 채널 입력 지연기(202)에 의해 지연된 qi을 입력받아, qi := qi/ri,j 연산을 수행하여, Q의 열 값을 출력한다. Q 열 계산기(206)에 의해 계산된 Q의 열 값은 다중 안테나 수신 복호에서 사용되는 QR 행렬의 결과값 이므로, Q 출력 메모리(207)에 저장된다. 또한, Q 열 계산기(206)에 의해 계산된 Q의 열 값(qi)은 다음 단계에서 사용할 Q 행렬 갱신에 사용하기 위해, Q 열 지연기(208)로 입력되어 지연된다.
R 행(row) 계산기(209)는 Q 열 계산기(206)에 의해 계산된 Q 열 값과, 채널 입력 지연기(202)에 의해 지연된 채널 입력과, ROM(204)으로부터 출력된 1/
Figure 112007090244741-pat00022
값을 입력받아 ri,j =
Figure 112007090244741-pat00023
의 연산을 통해 R의 행 값을 계산한다. 이때, ROM(204)으로부터 출력된 1/
Figure 112007090244741-pat00024
값은 R 행의 대각선(diagonal) 값으로 사용된다. R 행 계산기(209)에 의해 계산된 R의 행 값(ri,j)은 QR 분해에서 R의 첫 번째 행 값이 이므로, R 출력 메모리(210)에 저장된다.
Q 갱신 계산기(211)는 채널 입력 지연기(202)에 의해 지연된 값과, Q 열 지연기에 의해 지연된 Q 열 값과, R 행 계산기에 의해 계산된 R 행 값을 입력받아, qk := qk - ri,j×qi의 연산을 통해 Q 값을 갱신한다.
norm 갱신 계산기(212)는 norm 지연기(205)에 의해 지연된 norm 값과, R 행 계산기에 의해 계산된 R 행 값을 입력받아, normk := normk -
Figure 112007090244741-pat00025
의 연산을 통해 norm 값을 갱신한다.
다중 안테나를 사용하는 무선통신 시스템에서 두 번째 안테나부터의 QR 분해 값은 전술한 바와 동일한 과정을 통해 계산된다. 그러므로, Q 갱신 계산기(211)의 출력값은 다음 단계(22)의 Q 갱신 지연기로 입력되며, norm 갱신 계산기(212)의 출력 값은
Figure 112007090244741-pat00026
과 1/
Figure 112007090244741-pat00027
을 구하기 위해 다음 단계(22)의 룩업 테이블 ROM에 각각 입력된다.
도 3은 본 발명에 따른 부동 소수점 방식을 사용한 연산을 설명하기 위한 도면으로, Q 열(column) 계산기를 예로 든 것이다.
QR 분해는 여러 단계의 곱셈기를 거쳐서 분해 과정을 수행하게 되며, 지속적 인 곱셈기의 출력은 많은 비트수를 필요로 한다. 이 때문에 본 발명에서는 고정소수점 방식이 아닌 부동소수점 방식을 사용한다. 즉, 지연된 채널 입력과 계산된 채널 입력은 각각 고정 소수점 형태의 값을 갖게 되는데, 이러한 고정 소수점 형태의 값을 그대로 곱셈기에 적용할 경우, 비트수가 너무 많아져서 하드웨어에 큰 부담이 된다.
이러한 문제를 해결하기 위해, 본 발명에서는 도 3에 도시된 바와 같이, 고정 소수점 형태의 입력값을 고정-부동 소수점 변환기(301, 302)를 통하여 유효(significant) 값과 누승지수(exponent) 값으로 분류한다. 그리고 실제 곱셈기(303)에서는 유효 값만을 사용하여 연산하고, 누승지수 값은 가산기(304)에 의해 가산된다. 그리고, 부동-고정 변환기(305)는 곱셈기(303) 및 가산기(304)의 출력에 대해 다시 고정 소수점 형태로 변환한다. 이와 같이 본 발명은 부동 소수점 방식을 사용하여 곱셈기에서 사용하는 비트수를 줄여 하드웨어의 부담을 줄인다.
도 4 및 도 5는 본 발명에 따른 고정-부동 소수점 변환 과정과, 부동-고정 소수점 변환 과정을 설명하기 위한 도면이다.
먼저, 도 4를 참조하여 고정 소수점을 부동 소수점으로 변환하는 과정에 대해 설명하면 다음과 같다.
고정-부동 변환기는 고정 소수점 형태의 데이터 r(예를 들어 데이터 r은 21비트)이 입력되면, 데이터 r이 210보다 작고 -210보다 큰지를 확인한다(401). 데이터 r이 210보다 작고 -210보다 크면 유효 값은 0비트 삭제(cut)하고 누승지수 값은 0으 로 한다(402). 다음, 데이터 r이 212보다 작고 -212보다 크면(403) 유효 값은 2비트 삭제하고 누승 지수 값은 1로 한다(404). 또한 데이터 r이 214보다 작고 -214보다 크면(405), 유효 비트 값은 4비트 삭제하고 누승 지수 값은 2로 한다(406). 그리고, 데이터 r이 216보다 작고 -216보다 크면(407), 유효 값은 6비트 삭제하고 누승지수 값은 3으로 한다(408). 또한 데이터 r이 218보다 작고 -218보다 크면(409) 유효 값은 8비트 삭제하고 누승 지수 값은 4로 한다(410). 데이터 r이 218보다 작고 -218보다 크지 않으면 유효 값은 10비트 삭제하고 누승 지수 값은 5로 한다(411). 이와 같이 고정-부동 변환기는 입력된 데이터에 따라 그 유효 값을 일정 비트 삭제하고, 삭제한 비트에 대해 누승 지수로 표현한다.
도 5를 참조하여 부동-고정 변환기에 대해 살펴보면, 부동 소수점 형태의 유효 값과 누승 지수 값이 입력되면(예를 들어 유효 값 26비트와 누승 지수 값 3비트), 누승 지수 값을 확인한다. 누승 지수 값이 0이면(501), 유효 값 15비트를 삭제하고(502), 누승 지수 값이 1이면(503) 유효 값 13비트를 삭제한다(504). 그리고 누승 지수 값이 2이면(505) 유효 값 11비트를 삭제하고(506), 누승 지수 값이 3이면(507) 유효 값 9비트를 삭제한다(508). 그리고 누승 지수 값이 4이면(509) 유효 값 7비트를 삭제하고(510), 누승 지수 값이 4가 아니면 유효 값 5비트를 삭제한다(511). 이와 같이 부동-고정 변환기는 누승 지수 값에 따라 유효 값을 일정 비트 삭제한다.
한편, 본 발명의 실시 예에서 도 6과, 도 7과, 도 8과, 도 9 및 도 10에서는 편의상 곱셈기만 나타내었지만, 실질적으로는 유효 값을 계산하기 위한 곱셈기와 누승 지수 값을 더하는 가산기가 같이 존재하게 되며, 전단에 고정-부동 변환기와 최종 출력단에 부동-고정 변환기가 존재한다.
도 6은 본 발명에 따른 norm 계산기(201)의 상세 블록 구성도이고, 도 11은 본 발명에 따른 norm 계산기의 동작 타이밍 도이다.
Norm 계산기(201)는 추정된 채널 입력의 제곱 값과 합을 통해 벡터 크기인 norm 값을 계산한다. 본 발명은 모든 곱셈기를 공유해서 사용한다. 그러므로, 추정된 채널 입력은 복수의 다중화기(602)를 통하여 순차적으로 하나씩 각각의 곱셈기(603)로 입력된다. 이 다중화기(602) 다음에 고정 소수점을 부동 소수점으로 변환하기 위한 고정-부동 변환기가 존재할 수 있다. 본 실시예에서 다중화기(602) 각각은 3비트 MUX 제어 카운터(601)에 의하여 제어되어, 하나의 채널 입력 값을 선택하여 출력한다. 곱셈기는 복수 구비되며, 입력된 8개의 채널 입력이 하나의 곱셈기(603)를 공유하게 된다.
각각의 곱셈기(603)의 출력은 대응되는 각각의 누산기(604)로 입력되며, 누산기(604)는 곱셈기(603)로부터 입력된 값을 지속적으로 누산한다. 이때 누산기(604)의 입력은 순차적으로 들어오기 때문에 누산기(604)에서 사용하는 가산기도 공유된다. 누산기(604)는 3비트 카운터에 의하여 동작하는 연산 제어기(605)에 의해서 누산의 시작 시점과 종료 시점이 제어된다. 각각의 누산기(604)에 의해 누산된 값은 가산기(606)에 의해 가산된다. 한편, 고정-부동 변환기로부터 출력된 누승 지수 값을 가산하기 위한 가산기가 더 구비될 수 있으며, 가산기(606)의 출력과 누승 지수 값을 가산기의 출력을 입력받아 부동 소수점을 고정 소수점으로 변환하는 부동-고정 변환기가 더 구비될 수 있다.
도 7은 본 발명에 따른 Q 열 계산기(206)의 상세 블록 구성도이고, 도 12는 Q 열 계산기의 동작 타이밍 도이다.
Q 열 계산기(206)는 지연된 채널 입력과 룩업 테이블 ROM(203)에 의해 출력된
Figure 112007090244741-pat00028
을 입력받는다. 여기서
Figure 112007090244741-pat00029
값은 고정된 값이므로 모든 시간에서 동일하게 전송된다.
지연된 채널 입력은 다중화기(702)에 의해 하나의 채널 입력이 선택되어 곱셈기(703)로 입력된다. 다중화기(702)와 역다중화기(704)는 MUX 제어 카운터(701)에 의해 제어된다. 복수 곱셈기 각각은 다중화기(702)에 의해 선택된 지연 채널 입력과
Figure 112007090244741-pat00030
값을 곱셈한다. 역다중화기(704)는 곱셈기(703)의 출력을 역다중화하여 첫 번째 Q 행렬의 열 값을 출력한다. 마찬가지로 도 7에서도 고정-부동 변환기와 누승 지수 값을 가산하기 위한 가산기와 곱셈기와 가산기의 출력을 입력받는 부동-고정 변환기가 구비될 수 있다.
도 8은 본 발명에 따른 R 행 계산기(209)의 상세 블록 구성도이고, 도 13은 R 행 계산기의 동작 타이밍 도이다.
R 행(row) 계산기(209)는 지연된 채널 입력과 Q 열(column) 계산기(206)의 출력을 입력받는다. R 열 계산기(209)는 복소 신호를 입력받으므로, 본 실시예에서 는 Q 열(column) 입력은 다중화기(808)에 의해 선택되어 각각의 곱셈기(803, 807)로 입력되고, 지연된 채널 입력은 각각의 다중화기(802)에 의해 실수 -> 허수, 허수 -> 실수 순으로 입력된다. 다중화기(802, 808)들은 MUX 제어 카운터(801)에 의해 제어된다. 실수 성분을 곱셈하기 위한 곱셈기(803)는 다중화기(802)의 실수 성분과 다중화기(808)의 Q 열 값을 곱셈하고, 허수 성분을 곱셈하기 위한 곱셈기(807)는 다중화기(802)의 허수 성분과 다중화기(808)의 Q 열 값을 곱셈한다.
실수부 누산기(805)와 허수부 누산기(806)는 복소 연산이므로 +/-의 연산이 스위칭되면서 동작하게 된다. 그러므로, 3비트 연산 제어기(804)가 합과 차로 동작하는 시점을 제어한다. 누산기(805, 806)의 출력은 R 행렬의 첫 번째 행의 값이다.
도 9는 본 발명에 따른 Q 갱신 계산기(211)의 상세 블록 구성도이고, 도 14는 Q 갱신 계산기의 동작 타이밍 도이다.
Q 갱신 계산기(211)는 지연된 채널 입력과 지연된 Q 열 값과, R 행 계산기(209)의 R 행 값을 입력받는다. R 행 값은 다중화기 905-1로 입력되고, 지연된 Q 열 값은 다중화기 905-2로 입력되며, 지연된 채널 입력은 다중화기 905-3으로 입력된다. 여기서 다중화기 905-1는 R 행렬 제어기(902)에 의해 그 선택 동작이 제어되며, 다중화기 905-2는 Q 행렬 제어기(903)에 의해 그 선택 동작이 제어되고, 다중화기 905-3은 채널 입력(Ch_in) 제어기(904)에 의해 그 선택 동작이 제어된다. 또한 R 행렬 제어기(902)와 Q 행렬 제어기(903)는 MUX 제어 카운터를 입력받아 동작한다.
곱셈기(906)는 다중화기(905-1)에 의해 선택된 R 행 값과 다중화기(905-2)에 의해 선택된 Q 열 값을 곱셈한다. 곱셈기(906)의 출력은 누산기(909)로 입력되고, 누산기(909)는 곱셈기(906)의 출력을 누산한다. 여기서 누산기(909)는 복소 연산을 수행함으로 연산 제어기(907)에 의해서 +/- 연산이 스위칭되면서 동작한다.
누산기(909)의 출력은 감산기(910)로 입력되며, 감산기(910)는 누산기(909)의 출력과 지연기(908)에 의해 지연된 채널 입력을 감산한다. 감산기(910) 또한 연산 제어기(907)에 의해 +/- 연산 동작이 스위칭 된다. 역다중화기(911)는 감산기(910)의 출력을 역다중화하여 Q 갱신 값을 출력한다.
도 10은 본 발명에 따른 norm 갱신 계산기(212)의 상세 블록 구성도이고, 도 15는 norm 갱신 계산기의 동작 타이밍 도이다.
Norm 갱신 계산기(212)는 R 행(row) 계산기의 출력과, norm 지연기(205)의 출력을 입력받는다. 다중화기 1003-1과 1003-2는 R 행 값을 입력받아 MUX 제어 카운터(1001)의 제어에 따라 하나를 선택하여 출력한다. 그리고, 다중화기 1003-3은 지연된 norm 값을 입력받아 norm mux 제어기(1002)에 따라 하나를 선택하여 출력한다.
곱셈기(1004)는 다중화기 1003-1에 의해 선택된 R 행 값과 다중화기 1003-2에 의해 선택된 R 행 값을 곱셈한다. 곱셈기(1004)의 출력은 누산기(1005)로 입력되며, 누산기(1005)는 곱셈기(1004)의 출력을 누산한다. 여기서 누산기(1005)는 MUX 제어 카운터(1001)의 값에 따라 +/- 동작을 스위칭 한다.
감산기(1007)는 누산기(1005)의 출력과 지연기(1006)에 의해 지연된 norm 값을 감산하며, 역다중화기(1008)는 감산기(1007)의 출력을 역다중화한다. 여기서 감 산기(1007)는 MUX 제어 카운터(1001)에 의해 그 동작이 스위칭 된다.
한편, 지연기는 시프트 레지스터를 이용하여 구현되며, 본 발명에서는 지연기 모두를 Xilinx FPGA 칩 내부에 내장된 SRL primitive를 사용하여 하드웨어의 효율을 최적화 할 수 있도록 한다.
한편, 전술한 바와 같은 본 발명의 방법은 컴퓨터 프로그램으로 작성이 가능하다. 그리고 상기 프로그램을 구성하는 코드 및 코드 세그먼트는 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다.　또한, 상기 작성된 프로그램은 컴퓨터가 읽을 수 있는 기록매체(정보저장매체)에 저장되고, 컴퓨터에 의하여 판독되고 실행됨으로써 본 발명의 방법을 구현한다. 그리고 상기 기록매체는 컴퓨터가 판독할 수 있는 모든 형태의 기록매체를 포함한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
도 1a 및 도 1b는 일반적인 OFDM 방식을 이용하는 다중입력 다중출력(MIMO) 시스템의 블록 구성도,
도 2는 본 발명에 따른 QR 분해 장치의 블록 구성도,
도 3은 본 발명에 따른 연산기의 블록 구성도,
도 4는 본 발명에 따른 고정-부동 변환 과정을 설명하기 위한 흐름도,
도 5는 본 발명에 따른 부동-고정 변환 과정을 설명하기 위한 흐름도,
도 6은 본 발명에 따른 norm 계산기의 상세 블록 구성도,
도 7은 본 발명에 따른 Q 열 계산기의 상세 블록 구성도,
도 8은 본 발명에 따른 Q 행 계산기의 상세 블록 구성도,
도 9는 본 발명에 따른 Q 갱신 계산기의 상세 블록 구성도,
도 10은 본 발명에 따른 norm 갱신 계산기의 상세 블록 구성도,
도 11은 본 발명에 따른 norm 계산기의 동작 타이밍도,
도 12는 본 발명에 따른 Q 열 계산기의 동작 타이밍도,
도 13은 본 발명에 따른 Q 행 계산기의 동작 타이밍도,
도 14는 본 발명에 따른 Q 갱신 계산기의 동작 타이밍도,
도 15는 본 발명에 따른 norm 갱신 계산기의 동작 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명
201: norm 계산기 202: 채널 입력 지연기
203, 204: ROM 205: norm 지연기
206: Q 열 계산기 208: Q 열 지연기
209: R 행 계산기 211: Q 갱신 계산기
212: norm 갱신 계산기

Claims (23)

  1. 다중입력 다중출력 시스템에서 QR 분해 장치에 있어서,
    채널 입력에 대한 벡터 크기(norm)를 계산하는 norm 계산수단;
    지연된 채널 입력과
    Figure 112007090244741-pat00031
    을 곱셈하여 단일 행렬(Q) 열 값을 계산하는 Q 열 계산수단;
    상기 지연된 채널 입력과 상기 Q 열 계산수단의 출력과 1/
    Figure 112007090244741-pat00032
    을 입력받아 상삼각 행렬(R)의 행 값을 계산하는 R 행 계산수단;
    상기 지연된 채널 입력과 상기 R 행 계산수단의 출력과 지연된 상기 Q 열 계산수단의 출력을 입력받아 Q 갱신 행렬 값을 출력하는 Q 갱신 계산수단; 및
    지연된 상기 norm 계산수단의 출력과 상기 R 행 계산수단의 출력을 입력받아 norm 갱신 행렬 값을 출력하는 norm 갱신 계산수단
    을 포함하는 QR 분해 장치.
  2. 제 1 항에 있어서,
    상기 norm 계산수단의 출력을 입력받아 룩업 테이블을 이용해 상기
    Figure 112007090244741-pat00033
    값을 출력하는 제1 메모리수단; 및
    상기 norm 계산수단의 출력을 입력받아 룩업 테이블을 이용해 상기 1/
    Figure 112007090244741-pat00034
    값을 출력하는 제2 메모리수단
    을 더 포함하는 것을 특징으로 하는 QR 분해 장치.
  3. 제 2 항에 있어서,
    상기 채널 입력을 지연시켜 출력하기 위한 제1 지연수단;
    상기 norm 계산수단의 출력을 지연시켜 출력하기 위한 제2 지연수단; 및
    상기 Q 열 계산수단의 출력을 지연시켜 출력하기 위한 제3 지연수단
    을 더 포함하는 것을 특징으로 하는 QR 분해 장치.
  4. 제 3 항에 있어서,
    상기 norm 계산수단은,
    상기 복수의 채널 입력 중 선택된 채널 입력 값을 제곱하고, 상기 제곱 값을 합산하여 벡터 크기(norm)를 출력하는 것을 특징으로 하는 QR 분해 장치.
  5. 제 3 항에 있어서,
    상기 Q 열 계산수단은,
    상기 제1 지연수단에 의해 지연된 채널 입력과 상기 제1 메모리수단의 출력을 각각 곱셈하여 Q 열 값을 출력하는 것을 특징으로 하는 QR 분해 장치.
  6. 제 3 항에 있어서,
    상기 R 행 계산수단은,
    상기 제1 지연수단에 의해 지연된 실수 성분 채널 입력과 상기 Q 열 계산수단의 출력을 곱셈하고, 상기 제1 지연수단에 의해 지연된 허수 성분의 채널 입력과 상기 Q 열 계산수단의 출력을 곱셈하여, 상기 곱셈된 실수 성분과 허수 성분에 대해 각각 누산하여 R 행 값을 출력하는 것을 특징으로 하는 QR 분해 장치.
  7. 제 3 항에 있어서,
    상기 Q 갱신 계산수단은,
    상기 제3 지연수단에 의해 지연된 Q 열 값과 상기 R 행 계산수단의 출력을 복소 연산하고, 상기 복소 연산 결과와 상기 제1 지연수단에 의해 지연된 채널 입력을 감산하여 Q 갱신 행렬 값을 출력하는 것을 특징으로 하는 QR 분해 장치.
  8. 제 3 항에 있어서,
    상기 norm 갱신 계산수단은,
    상기 R 행 계산수단의 출력에 대해 복소 연산하고, 상기 복소 연산 결과와 상기 제2 지연수단에 의해 지연된 norm 값을 감산하여 norm 갱신 행렬 값을 출력하는 것을 특징으로 하는 QR 분해 장치.
  9. 제 4 항에 있어서,
    상기 norm 계산수단은,
    상기 복수의 채널 입력 중 하나를 선택하기 위한 복수의 다중화수단;
    상기 다중화수단 각각에 의해 선택된 채널 입력 값을 곱셈하는 복수의 곱셈수단;
    상기 곱셈수단 각각의 출력을 누산하는 복수의 누산수단;
    상기 누산수단의 동작을 제어하는 연산제어수단; 및
    각각의 상기 누산수단 출력을 가산하는 가산수단
    을 포함하는 것을 특징으로 하는 QR 분해 장치.
  10. 제 5 항에 있어서,
    상기 Q 열 계산수단은,
    상기 제1 지연수단에 의해 지연된 채널 입력을 선택하는 복수의 다중화수단;
    상기 다중화수단의 출력과 상기 제1 메모리수단의 출력을 곱셈하는 복수의 곱셈수단; 및
    각각의 상기 곱셈수단의 출력을 역다중화하여 Q 열 값을 출력하는 역다중화수단
    을 포함하는 것을 특징으로 하는 QR 분해 장치.
  11. 제 6 항에 있어서,
    상기 R 행 계산수단은,
    상기 제1 지연수단에 의해 지연된 채널 입력을 선택하는 복수의 제1 다중화수단;
    상기 Q 열 계산수단의 출력을 선택하는 제2 다중화수단;
    상기 제1 다중화수단의 실수 성분과 상기 제2 다중화수단의 출력을 곱셈하는 제1 곱셈수단;
    상기 제1 다중화수단의 허수 성분과 상기 제2 다중화수단의 출력을 곱셈하는 제2 곱셈수단;
    상기 제1 곱셈수단의 출력을 누산하는 실수부 누산수단;
    상기 제2 곱셈수단의 출력을 누산하는 허수부 누산수단; 및
    상기 실수부 누산수단과 상기 허수부 누산수단의 동작을 제어하는 연산제어수단
    을 포함하는 것을 특징으로 하는 QR 분해 장치.
  12. 제 7 항에 있어서,
    상기 Q 갱신 계산수단은,
    상기 제3 지연수단에 의해 지연된 Q 열 값을 선택하는 제1 다중화수단;
    상기 R 행 계산수단의 출력을 선택하는 제2 다중화수단;
    상기 제1 다중화수단의 출력과 상기 제2 다중화수단의 출력을 곱셈하는 곱셈수단;
    상기 곱셈수단의 출력에 대해 복소 누산하는 누산수단;
    상기 누산수단의 출력과 상기 제1 지연수단에 의해 지연된 채널 입력을 감산하는 감산수단;
    상기 누산수단과 상기 감산수단의 복소 연산을 제어하는 연산제어수단; 및
    상기 감산수단의 출력을 역다중화하여 Q 갱신 행렬 값을 출력하는 역다중화수단
    을 포함하는 것을 특징으로 하는 QR 분해 장치.
  13. 제 8 항에 있어서,
    상기 norm 갱신 계산수단은,
    상기 R 행 계산수단의 출력을 각각 선택하는 제1 및 제2 다중화수단;
    상기 제1 및 제2 다중화수단의 출력을 곱셈하는 곱셈수단;
    상기 곱셈수단의 출력에 대해 복소 누산하는 누산수단;
    상기 누산수단의 결과와 상기 제2 지연수단에 의해 지연된 norm 값을 감산하는 감산수단;
    상기 누산수단과 상기 감산수단의 복소 연산을 제어하는 연산제어수단; 및
    상기 감산수단의 출력을 역다중화하여 norm 갱신 행렬 값을 출력하는 역다중화수단
    을 포함하는 것을 특징으로 하는 QR 분해 장치.
  14. 제 3 항에 있어서,
    곱셈기에 입력되는 비트 수를 줄이기 위해 고정 소수점 형태의 입력을 부동 소수점 형태로 변환하여 상기 곱셈기로 유효 값을 입력하는 고정-부동 변환수단;
    상기 고정-부동 변환수단의 누승 지수를 가산하는 가산수단; 및
    상기 유효 값을 이용해 계산된 결과와 상기 가산수단에 의해 가산된 누승 지수를 이용해 부동 소수점 형태를 고정 소수점 형태로 변환하는 부동-고정 변환수단을 더 포함하는 것을 특징으로 하는 QR 분해 장치.
  15. 다중입력 다중출력 시스템에서 QR 분해 방법에 있어서,
    (a) 채널 입력에 대한 벡터 크기(norm) 값을 계산하는 단계;
    (b) 지연된 채널 입력과
    Figure 112007090244741-pat00035
    값을 이용해 단일 행렬(Q) 열 값을 계산하는 단계;
    (c) 상기 지연된 채널 입력과 상기 Q 열 값과 1/
    Figure 112007090244741-pat00036
    값을 이용해 상삼각 행렬(R)의 행 값을 계산하는 단계;
    (d) 상기 지연된 채널 입력과 상기 R 행 값과 지연된 상기 Q 열 값을 이용해 Q 갱신 행렬 값을 계산하는 단계; 및
    (e) 지연된 상기 norm 값과 상기 R 행 값을 이용해 norm 갱신 행렬 값을 계산하는 단계
    를 포함하는 QR 분해 방법.
  16. 제 15 항에 있어서,
    상기
    Figure 112007090244741-pat00037
    값과, 상기 1/ 값은,
    룩업 테이블을 이용해 계산되는 것을 특징으로 하는 QR 분해 방법.
  17. 제 15 항에 있어서,
    상기 (a) 단계는,
    복수의 채널 입력 중 선택된 채널 입력 값을 제곱하고, 상기 제곱 값을 합산하여 벡터 크기(norm)를 계산하는 것을 특징으로 하는 QR 분해 방법.
  18. 제 15 항에 있어서,
    상기 (b) 단계는,
    상기 지연된 채널 입력과 상기
    Figure 112007090244741-pat00039
    값을 곱셈하여 Q 열 값을 계산하는 것을 특징으로 하는 QR 분해 방법.
  19. 제 15 항에 있어서,
    상기 (c) 단계는,
    상기 지연된 실수 성분 채널 입력과 상기 Q 열 값을 곱셈하는 단계;
    상기 지연된 허수 성부 채널 입력과 상기 Q 열 값을 곱셈하는 단계; 및
    상기 곱셈된 실수 성분과 상기 곱셈된 허수 성분에 대해 각각 누산하여 R 행 값을 계산하는 단계를 포함하는 것을 특징으로 하는 QR 분해 방법.
  20. 제 15 항에 있어서,
    상기 (d) 단계는,
    상기 지연된 Q 열 값과 상기 R 행 값을 복소 연산하는 단계; 및
    상기 복소 연산 결과와 상기 지연된 채널 입력을 감산하여 Q 갱신 행렬 값을 계산하는 단계를 포함하는 것을 특징으로 하는 QR 분해 방법.
  21. 제 15 항에 있어서,
    상기 (e) 단계는,
    상기 R 행 값에 대해 복소 연산하고, 상기 복소 연산 결과와 상기 지연된 norm 값을 감산하여 norm 갱신 행렬 값을 계산하는 것을 특징으로 하는 QR 분해 방법.
  22. 제 15 항에 있어서,
    곱셈 연산에 입력되는 비트 수를 줄이기 위해 고정 소수점 형태의 입력을 부동 소수점 형태로 변환하는 단계;
    유효 값을 이용해 연산하고, 누승 지수를 가산하는 단계; 및
    상기 유효 값을 이용한 연산 결과와 상기 가산된 누승 지수를 이용해 부동 소수점 형태를 고정 소수점 형태로 변환하는 단계
    를 더 포함하는 것을 특징으로 하는 QR 분해 방법.
  23. 다중입력 다중출력 시스템에서 QR 분해 장치를 위한 연산기에 있어서,
    고정 소수점 형태의 입력 데이터를 부동 소수점 형태로 변환하는 복수의 고정-부동 변환수단;
    각각의 상기 고정-부동 변환수단으로부터 출력된 유효 값만을 이용해 연산을 수행하는 연산수단;
    각각의 상기 고정-부동 변환수단으로부터 출력된 누승 지수를 가산하는 가산수단; 및
    상기 연산수단의 결과와 상기 가산수단에 의해 가산된 누승 지수를 이용해 부동 소수점 형태를 고정 소수점 형태로 변환하는 부동-고정 변환수단
    을 포함하는 QR 분해 장치를 위한 연산기.
KR1020070131455A 2007-12-14 2007-12-14 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법 KR100917862B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070131455A KR100917862B1 (ko) 2007-12-14 2007-12-14 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법
US12/131,617 US7804801B2 (en) 2007-12-14 2008-06-02 QR decomposition apparatus and method for MIMO system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131455A KR100917862B1 (ko) 2007-12-14 2007-12-14 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20090063923A KR20090063923A (ko) 2009-06-18
KR100917862B1 true KR100917862B1 (ko) 2009-09-18

Family

ID=40753080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131455A KR100917862B1 (ko) 2007-12-14 2007-12-14 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법

Country Status (2)

Country Link
US (1) US7804801B2 (ko)
KR (1) KR100917862B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932789B1 (ko) * 2007-12-15 2009-12-21 한국전자통신연구원 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법
US20110164578A1 (en) * 2010-01-06 2011-07-07 Joonsuk Kim Method and system for multiband user scheduling in a multiple user multiple input multiple output (mu-mimo) communication system
US10721188B2 (en) 2018-08-13 2020-07-21 Barefoot Networks, Inc. Forwarding element data plane with computing parameter distributor
US10747502B2 (en) * 2018-09-19 2020-08-18 Xilinx, Inc. Multiply and accumulate circuit
CN111614353A (zh) * 2019-02-26 2020-09-01 北京知存科技有限公司 一种存算一体芯片中数模转换电路与模数转换电路复用装置
CN113395232B (zh) 2021-08-16 2021-11-05 深圳捷扬微电子有限公司 脉冲超宽带多天线延时接收机及其获取入射角的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050894A (ko) 2004-08-31 2006-05-19 가부시키가이샤 엔티티 도코모 중계 노드를 이용하는 통신 시스템 및 방법
KR20060108450A (ko) 2005-04-13 2006-10-18 학교법인연세대학교 공간 분할 다중화 심볼 검출 장치 및 그 방법
KR20070011304A (ko) 2004-02-13 2007-01-24 닛본 덴끼 가부시끼가이샤 무선 통신 시스템, 수신 장치, 이들에 사용되는 복조 방법및 그 프로그램

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552669B1 (ko) * 2002-12-26 2006-02-20 한국전자통신연구원 층적 공간-시간 구조의 검파기를 갖는 다중 입출력시스템에 적용되는 적응 변복조 장치 및 그 방법
WO2007108629A1 (en) 2006-03-20 2007-09-27 Samsung Electronics Co., Ltd. Apparatus and method for canceling neighbor cell interference in broadband wireless communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011304A (ko) 2004-02-13 2007-01-24 닛본 덴끼 가부시끼가이샤 무선 통신 시스템, 수신 장치, 이들에 사용되는 복조 방법및 그 프로그램
KR20060050894A (ko) 2004-08-31 2006-05-19 가부시키가이샤 엔티티 도코모 중계 노드를 이용하는 통신 시스템 및 방법
KR20060108450A (ko) 2005-04-13 2006-10-18 학교법인연세대학교 공간 분할 다중화 심볼 검출 장치 및 그 방법

Also Published As

Publication number Publication date
US7804801B2 (en) 2010-09-28
KR20090063923A (ko) 2009-06-18
US20090154334A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR20090065818A (ko) 다중입력 다중출력 수신기에서 다차원 검출 장치 및방법과, 이를 이용한 수신 장치
JP5122428B2 (ja) 移動通信システム、受信装置及び方法
JP4439155B2 (ja) 多重搬送波通信システムにおける同一チャンネルの干渉除去方法
KR100917862B1 (ko) 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법
KR101826671B1 (ko) 단일 반송파 주파수 분할 다중 접속 시스템에서 데이터 송수신 방법 및 장치
JP2011176493A (ja) 伝送路情報フィードバックシステム
CN101867553B (zh) 一种利用时域预编码器的lte系统及预编码方法
GB2441808A (en) MIMO wireless communication apparatus
KR100890789B1 (ko) 다중입력 다중출력 시스템의 수신 장치 및 그 방법
JP4308159B2 (ja) 空間多重信号検出回路
JP2020174290A (ja) 無線通信システム、無線通信方法、送信局装置および受信局装置
KR100932789B1 (ko) 다중입력 다중출력 시스템에서 ｑｒ 분해 장치 및 그 방법
KR100948258B1 (ko) 다중입력 다중출력 수신 장치와, 상기 다중입력 다중출력수신 장치에 이용되는 ｑｒ 분해 장치 및 방법과, 다차원검출 장치 및 방법
CN101521644A (zh) 复杂性得以降低的最小均方误差均衡器
CN105959047A (zh) 一种nc预编码sm-ofdm系统的最优功率分配方法
JP4788879B2 (ja) 複数のアンテナを用いた無線通信システム、受信装置および、それらに用いる復調方法並びにそのプログラム
KR100932260B1 (ko) 다중입력 다중출력 시스템을 위한 복호화 장치 및 그 방법
JP5770558B2 (ja) 受信装置、プログラムおよび集積回路
JP2008503956A (ja) イコライズされた信号におけるノイズキャンセリング
JP6954349B2 (ja) 等化器、受信装置及び受信方法
KR100826529B1 (ko) 다수의 송수신 안테나를 갖는 직교주파수 분할 다중 접속시스템에서 효율적인 신호 수신 장치 및 방법
JP4290657B2 (ja) 空間分割多重信号検出回路および空間分割多重信号検出方法
Adeane et al. Improved detection methods for MIMO-OFDM-CDM communication systems
JP7264260B2 (ja) 無線通信システム、無線通信方法、送信局装置および受信局装置
KR100966054B1 (ko) 다중입력 다중출력 시스템에서 부반송파별 가변 전송 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee