KR100916553B1 - 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 - Google Patents

아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 Download PDF

Info

Publication number
KR100916553B1
KR100916553B1 KR1020070102684A KR20070102684A KR100916553B1 KR 100916553 B1 KR100916553 B1 KR 100916553B1 KR 1020070102684 A KR1020070102684 A KR 1020070102684A KR 20070102684 A KR20070102684 A KR 20070102684A KR 100916553 B1 KR100916553 B1 KR 100916553B1
Authority
KR
South Korea
Prior art keywords
signals
phase
oscillation
signal
adjacent
Prior art date
Application number
KR1020070102684A
Other languages
English (en)
Other versions
KR20090037174A (ko
Inventor
조성환
장태광
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070102684A priority Critical patent/KR100916553B1/ko
Publication of KR20090037174A publication Critical patent/KR20090037174A/ko
Application granted granted Critical
Publication of KR100916553B1 publication Critical patent/KR100916553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

아날로그 디지털 변환기는 전압제어 발진기, 위상 보간부 및 위상 검출부를 포함한다. 전압 제어 발진기는 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 입력 신호에 응답하여 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력한다. 위상 보간부는 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하고, 제1 발진 신호들 및 보간 신호들을 제2 발진 신호로 출력한다. 위상 검출부는 제2 발진 신호들의 위상 변화량을 검출하고, 검출된 위상 변화량에 기초하여 입력 신호에 대응되는 디지털 값을 결정한다.

Description

아날로그 디지털 변환기 및 아날로그 디지털 변환 방법{Analog-to-Digital Converter and Analog-to-Digital Conversion Method}
본 발명은 신호 변환 장치 및 신호 변환 방법에 관한 것으로, 보다 상세하게는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법에 관한 것이다.
최근 높은 성능의 아날로그 디지털 변환기를 설계하는 것이 더욱 필요해지게 됨에 따라 전압 제어 발진기를 이용한 시간 기반(Time-Based)의 아날로그 디지털 변환기에 대한 연구가 이루어지고 있다. 전압 제어 발진기(Voltage Controlled Oscillator, VCO)를 이용한 아날로그 디지털 변환기는 세밀한 CMOS 공정 스케일에서의 낮은 공급 전압에 적합한 플립플롭과 논리 게이트들을 이용하여 위상 정보를 처리한다. 전압 제어 발진기를 이용한 아날로그 디지털 변환기는 디지털 회로를 이용하여 낮은 전압에서도 동작할 수 있어 전력 소모를 줄일 수 있는 장점이 있다.
전압 제어 발진기의 이용한 아날로그 디지털 변환기에서 중요한 빌딩 블록은 전압 제어 발진기인데, 전압 제어 발진기의 선형성과 주파수 변환 범위(전압 제어 발진기의 출력 주파수의 최대값과 최소값의 차이), 위상의 개수(하나의 샘플링 주기동안 검출할 수 있는 단위 위상의 개수)는 아날로그 디지털 변환기의 해상도와 샘플링 레이트를 결정한다.
전압 제어 발진기를 이용한 아날로그 디지털 변환기는 전압 제어 발진기의 출력 신호의 위상의 개수, 주파수 변환 범위에 의해 해상도가 결정된다. 예를 들어 위상의 개수와 주파수 변환 범위에 의해 신호대 양자화 잡음비(Signal to Quantization Noise Ratio, SQNR)가 결정될 수 있다. 그러나 일반적으로, 정해진 공정에서 전압 제어 발진기를 이용한 아날로그 디지털 변환기에서 해상도를 향상시키는 것은 쉽지 않다. 다시 말해, 해상도를 향상시키기 위해서는 위상의 수와 주파수 변환 범위의 곱을 개선하여야 하는데, 전압 제어 발진기의 출력 신호의 위상수는 전압 제어 발진기를 구성하고 있는 딜레이 셀의 수에 의해 결정되고, 주파수 변환 범위는 딜레이 셀의 지연 시간의 변환 범위를 딜레이 셀의 개수로 나눈 값에 의해 결정되기 때문이다.
일반적인 전압 제어 발진기에서 위상수를 증가시키기 위해 딜레이 셀을 증가시키면 딜레이 셀의 지연 시간이 증가하게 된다. 딜레이 셀의 지연 시간이 증가하면 주파수를 변환 범위가 감소하여 결과적으로 위상수와 주파수 변환 범위의 곱은 크게 변화하지 않게 되며 해상도의 향상시키기가 힘들다.
따라서 아날로그 디지털 변환기에 포함된 전압 제어 발진기의 출력 신호에서 검출할 수 있는 위상수를 증가시키면서도 딜레이 셀의 지연 시간을 크게 증가시키지 않는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법이 필요하다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 전압 제어 발진기의 출력 신호의 위상을 보간하여 해상도를 향상시킨 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법을 제공하는 것이다.
본 발명의 다른 목적은 전압 제어 발진기의 출력 신호들의 중간 위상을 가진 신호를 위상 변화량을 검출하여 해상도를 향상시킨 아날로그 디지털 변환기 및 아날로그 디지털 변환방법을 제공하는 것이다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 전압제어 발진기, 위상 보간부 및 위상 검출부를 포함한다. 상기 전압 제어 발진기는 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력한다. 상기 위상 보간부는 상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하고, 상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력한다. 상기 위상 검출부는 상기 제2 발진 신호들의 위상 변화량을 검출하고, 상기 검출된 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정한다.
상기 위상 보간부는 상기 인접 신호들에 기초하여 상기 보간 신호들을 생성 하는 복수의 위상 삽입부를 포함할 수 있으며, 상기 복수의 위상 삽입부 각각은 상기 복수의 딜레이 셀들 중 인접 하는 두개의 딜레이 셀들의 출력단으로부터 상기 인접 신호들을 제공받을 수 있다.
상기 제2 발진 신호들 사이의 위상차는 상기 제1 발진 신호들의 상기 단위 위상차의 약 1/2일 수 있다.
상기 위상 삽입부는 상기 인접 신호들을 차동 입력 신호로 입력받아 상기 보간 신호들을 발생시키는 차동 증폭기를 포함할 수 있다.
상기 위상 삽입부는 저항을 이용하여 상기 인접 신호들의 전압을 분배하여 상기 분배된 전압을 상기 보간 신호들로 출력하는 전압 분배기를 포함할 수 있다.
상기 아날로그 디지털 변환기는 상기 입력 신호를 상기 전압 제어 발진기로 공급하기 위해 아날로그 신호를 샘플링하고 일시적으로 홀딩하는 샘플/홀드 회로를 더 포함할 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 디지털 변환 방법은 입력 신호에 응답하여 링 형태로 연결된 복수의 딜레이 셀들의 각 출력단으로 서로 단위 위상차를 가진 제1 발진 신호들을 출력하는 단계, 상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하는 단계, 상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력하는 단계, 및 상기 제2 발진 신호들의 위상 변화량을 검출하여, 상기 검출된 위상 변화량을 기초로 상기 입력 신호에 대응되는 디지털 값을 결정하는 단계를 포함한다.
상기 보간 신호들을 생성하는 단계는 상기 복수의 딜레이 셀들 중 인접 하는 두 딜레이 셀들의 출력단으로부터 상기 인접 신호들을 제공받는 단계를 포함할 수 있다.
상기 제2 발진 신호의 위상차는 상기 제1 발진 신호의 상기 단위 위상차의 약 1/2일 수 있다.
상기 보간 신호들을 생성하는 단계는 상기 인접 신호들을 차동 입력 신호로 입력받는 단계, 및 상기 인접 신호들을 차동 증폭하여 상기 보간 신호들을 발생시키는 단계를 포함할 수 있다.
상기 보간 신호들을 생성하는 단계는 상기 인접 신호들의 전압을 분배하여 상기 분배된 전압을 상기 보간 신호들로 출력하는 단계를 포함할 수 있다.
상기 입력 신호를 상기 전압 제어 발진기로 공급하기 위해 아날로그 신호를 샘플링하고 일시적으로 홀딩하는 단계를 더 포함할 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 전압 제어 발진기 및 위상 검출부를 포함한다. 상기 전압 제어 발진기는 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 있는 상기 발진 신호들을 출력한다. 상기 발진 신호들의 위상 변화량을 검출하고, 상기 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하며, 상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호 에 대응되는 디지털 값을 결정한다.
상기 위상 검출부는 상기 발진 신호들의 에지를 카운트하여 상기 발진 신호의 위상 변화량을 검출하는 제1 카운터, 및 상기 발진 신호들 중 인접하는 발진 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 에지를 카운트하여 상기 중간 위상을 가지는 신호의 위상 변화량을 검출하는 제2 카운터를 포함할 수 있다.
상기 제2 카운터는 상기 인접하는 발진 신호들을 차동 입력 신호로 제공 받는 플립 플롭을 이용하여 구현될 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 디지털 변환 방법은 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 있는 상기 발진 신호들을 출력하는 단계, 상기 발진 신호들의 위상 변화량을 검출하는 단계, 상기 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계, 및 상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 단계를 포함한다.
상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계는 상기 발진 신호들 중 인접하는 발진 신호들에 입력받아 상기 인접 신호들의 중간 위상을 가지는 신호의 에지를 카운트하여 상기 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계를 포함할 수 있다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 아날로그 신호를 샘플링하고 일시적으로 홀딩하여 입력 신호로 출력하는 샘플/홀드 회로, 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 상기 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력하는 전압제어 발진기, 상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하고, 상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력하는 위상 보간부, 및 상기 제2 발진 신호들의 위상 변화량을 검출하고, 상기 제2 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하며, 상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 위상 검출부를 포함한다.
본 발명의 일 실시예에 따른 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법은 아날로그 신호를 디지털 신호로 변환함에 있어서 해상도를 향상시킬 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예에 따른 전압 제어 발진기 및 아날로그 디지털 변환기를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기를 나타내는 블록도이다.
도 1을 참조하면, 아날로그 디지털 변환기(100)는 샘플/홀드 회로(110), 전압 제어 발진기(120), 위상 보간부(130) 및 위상 검출부(140)를 포함한다.
샘플/홀드 회로(110)는 아날로그 신호(SA)를 입력받아서 샘플링하고 이를 일시적으로 홀딩하여 전압 제어 발진기(120)의 입력 신호(SI)로 제공한다.
전압 제어 발진기(120)는 입력 신호(SI)에 응답하여 복수의 제1 발진 신호(SO1)를 출력한다. 전압 제어 발진기(120)는 입력 신호(SI)의 크기에 비례 또는 반비례하여 복수의 발진 신호(SO1)의 주파수를 변화시켜 출력한다.
일정 시간 동안의 발진 신호의 위상 변화량은 주파수를 적분한 값과 비례하 므로, 발전 신호의 위상 변화량은 조절하거나 검출하는 과정은 발진 신호의 주파수를 조절하거나 검출하는 과정과 같은 의미로 이해될 수 있다. 이하, 본 명세서상에서 위상은 주파수의 의미로도 해석될 수 있고, 주파수 역시 위상의 의미로 해석될 수 있다. 또한 본 발명의 일 실시예를 설명함에 있어 주파수 변환 범위는 전압 제어 발진기의 출력 신호의 주파수들 중 아날로그 디지털 변환기에서 유효하게 이용할 수 있는 최대값과 최소값의 차이를 의미하며, 위상의 개수는 샘플링 주기 동안 검출할 수 있는 단위 위상의 개수를 의미한다. 예를 들어, 전압 제어 발진기의 최대 출력 주파수가 400MHz이고 최소 출력 주파수가 100MHz이라면 주파수 변환 범위는 300MHz일 수 있으며, 전압 제어 발진기가 균일한 위상차를 가진 8개의 발진 신호를 출력한다면 위상의 개수는 8일 수 있다.
전압 제어 발진기(120)는 복수의 지연 스테이지가 링 형태로 연결된 링 오실레이터로 구현될 수 있으며, 서로 단위 위상차가 있는 복수의 발진 신호의 위상 정보를 이용할 수 있어 해상도를 향상시킬 수 있다. 단위 위상차는 링 오실레이터에서 하나의 딜레이 셀에 의해 발생되는 위상차를 의미한다.
위상 보간부(130)는 제1 발진 신호들을 입력받는다. 위상 보간부(130)는 제1 발진 신호들중 서로 단위 위상차를 가진 인접 신호들을 보간하여 인접 신호들의 중간 정도의 위상을 가진 보간 신호들을 생성한다. 인접 신호들은 서로 단위 위상차를 가진 신호이며, 링 오실레이터 형태로 구현된 전압 제어 발진기를 이용할 경우에는 하나의 딜레이 셀에 의한 위상차를 가진 두 신호일 수 있다. 위상 보간부(130)는 단위 위상차를 가진 두 신호들로부터 그 중간 위상을 가진 신호를 생성 할 수 있다. 따라서 보다 전압 제어 발진기(120)의 출력 신호인 제1 발진 신호들 보다 더 세밀한 위상 간격을 가진 신호를 발생시킬 수 있다. 위상 보간부(130)는 보다 세밀한 위상 간격의 신호를 발생시키면서도 전압 제어 발진기의 주파수 변환 범위는 크게 감소시키지 않아, 위상수와 주파수 변환 범위의 곱을 증가시킬 수 있으며 해상도를 향상시킬 수 있다.
위상 검출부(140)는 위상 보간부(130)의 출력 신호인 제2 발진 신호(SO2)의 주파수 또는 위상 변화량을 검출하고, 검출된 위상 변화량을 디지털 신호(SD)로 변환하여 출력한다. 위상 검출부(140)는 일반적으로 발진 신호의 에지를 카운트 하는 카운터를 이용하여 구현할 수 있다. 위상 검출부(140)는 샘플링 클럭(SAMCLK)에 응답하여 샘플링 클럭(SAMCLK)의 매 주기에 발생되는 제2 발진 신호(SO2)의 에지를 카운트하여 제2 발진 신호(SO2)의 위상 변화량을 검출할 수 있다. 전압 제어 발진기(120)는 입력 신호(SI)에 비례하는 주파수를 가진 제1 발진 신호(SO1)를 발생시킬 수 있는 있으며, 위상 보간부(130)에서 보간 신호를 생성해 제1 발진 신호(SO1)와 함께 제2 발진 신호(SO2)로 출력한다. 제2 발진 신호(SO2)도 제1 발진 신호(SO1)처럼 입력 신호(SI)에 비례하는 주파수를 가질 수 있다. 따라서 위상 검출부(140)에 의해 샘플링 클럭(SAMCLK)의 매주기 동안 카운트 되는 제2 발진 신호의 에지의 개수로부터 검출되는 위상 변화량도 입력 신호(SI)에 비례하므로 검출된 위상 변화량에 대응되는 디지털 값(SD)은 입력 신호(SI)를 아날로그 디지털 변환한 값으로 이용될 수 있다. 즉, 도 1에 도시된 장치는 아날로그 디지털 변환기로 동작할 수 있다.
도 2는 본 발명의 일 실시에에 따른 아날로그 디지털 변환기에 포함된 전압 제어 발진기를 나타낸 블록도이다.
도 2의 전압 제어 발진기는 네 개의 딜레이 셀(DC1, DC2, DC3, DC4)이 링 형태로 연결된다. 각각의 딜레이 셀은 차동 입력 신호를 입력받아 이를 일정 시간 딜레이 시킨 후 차동 출력 신호로 출력한다. 이전 딜레이 셀의 출력 신호는 다음 딜레이 셀의 입력 신호가 되며 신호는 링 형태로 연결된 딜레이 셀을 순환하면서 발진 신호로 출력된다. 딜레이 셀의 개수는 실시예에 따라서 자유롭게 증가 또는 감소될 수 있으며, 차동 신호(Differential Signal)를 입출력 하는 도 2의 전압 제어 발전기뿐만 아니라, 단일 신호(Single Ended Sinal)를 입출력하는 전압 제어 발진기를 이용할 수 있을 것이다.
전압 제어 발진기(120)는 복수의 딜레이 셀(DC1, DC2, DC3, DC4)의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력한다. 단위 위상차는 하나의 딜레이 셀에 의해 생기는 위상차를 의미하며 인접 신호는 서로 단위 위상차를 가진 두 신호들을 의미한다. 도 2에서, 첫 번째 딜레이 셀(DC1)의 출력 신호(V1, V1B)와 두 번째 딜레이 셀(DC2)의 출력 신호(V2, V2B)는 서로 단위 위상차를 가지며 서로 인접하는 신호이다. 또한 두 번째 딜레이 셀(DC2)의 출력 신호(V2, V2B)와 세 번째 딜레이 셀(DC3)의 출력 신호(V3, V3B)는 서로 인접하는 신호이다. 일반적으로 단위 위상차는 전압 제어 발진기(120)의 복수의 제1 발진 신호들 사이에 가장 작은 위상 간격이다. 본 발명의 일 실시에에 따른 아날로그 디지털 변환기는 위상 보간부(130)를 이용하여 단위 위상차보다 더 작은 위상 간격의 발진 신호들을 생성 할 수 있다. 따라서 동일한 주파수 변환범위를 유지하면서도 위상의 개수(다시 말해서, 균일한 위상차를 가진 발진 신호들의 개수)를 증가시킬 수 있어 아날로그 디지털 변환기의 해상도를 향상시킬 수 있다.
도 3은 도 1의 위상 보간부(130)의 일 실시예를 나타낸 블록도이다.
도 3을 참조하면, 위상 보간부(130a)는 복수의 위상 삽입부(PIA1, PIA2, PIA3, PIA4)를 포함한다. 위상 삽입부(PIA1, PIA2, PIA3, PIA4)는 인접 신호들(V1, V1B, V2, V2B, V3, V3B, V4, V4B)을 기초로 인접 신호들의 중간 위상을 가지는 보간 신호들(V12, V12B, V23, V23B, V34, V34B, V41, V41B)을 발생시킨다. 발생된 보간 신호들(V12, V12B, V23, V23B, V34, V34B, V41, V41B)과 제1 발진 신호들(V1, V1B, V2, V2B, V3, V3B, V4, V4B)과의 위상차는 단위 위상차보다 더 작으며, 단위 위상차의 약 1/2배가 될 수 있다. 위상 보간부(130a)는 제1 발진 신호들(V1, V1B, V2, V2B, V3, V3B, V4, V4B)와 보간 신호들(V12, V12B, V23, V23B, V34, V34B, V41, V41B)을 제2 발진 신호로 출력할 수 있다. 따라서 제2 발진 신호는 제1 발진 신호에 비해 더 많은 수의 발진 신호를 포함하며 제2 발진 신호들 사이의 위상차는 제1 발진 신호들 사이의 위상차보다 더 작다. 결과적으로 위상수와 주파수 변환 범위의 곱이 증가하여 해상도를 향상시킬 수 있다.
도 4는 도 1의 위상 보간부(130)의 다른 일 실시예를 나타낸 블록도이다.
도 4의 위상 보간부(130b)는 도 3의 위상 보간부(130a)의 출력 신호들을 다시 보간하여 더 많은 수의 발진 신호를 출력할 수 있다. 이를 위해, 도 4의 위상 보간부(130b)는 제1 보간 스테이지(STG1) 및 제2 보간 스테이지(STG2)를 포함한다. 제1 보간 스테이지(STG1)의 동작은 도 3의 위상 보간부(130b)의 동작과 유사하다. 즉, 제1 보간 스테이지(STG1)는 복수의 위상 삽입부(PIA1, PIA2, PIA3, PIA4)를 포함하며, 제1 발진 신호(V1, V1B, V2, V2B, V3, V3B, V4, V4B)들 중 인접하는 신호들을 기초로 인접 신호의 중간 위상을 가진 제1 보간 신호들(V12, V12B, V23, V23B, V34, V34B, V41, V41B)을 발생시킨다. 제1 보간 스테이지(STG1)는 제1 발진 신호들(V1, V1B, V2, V2B, V3, V3B, V4, V4B)과 제1 보간 신호들(V12, V12B, V23, V23B, V34, V34B, V41, V41B)를 제2 발진 신호로 출력한다. 제2 보간 스테이지(STG2)는 제2 발진 신호들의 위상을 보간하기 위한 복수의 위상 삽입부(PIB1-PIB8)를 포함한다. 제2 보간 스테이지(STG2)는 제2 발진 신호들 중 인접하는 신호들의 위상을 보간하여 인접 신호들의 중간 위상을 가지는 제2 보간 신호(V112, V112B, V122, V122B, V223, V223B, V233, V233B, V334, V334B, V344, V344B, V441, V441B, V411, V411B)를 발생시킨다. 제2 보간 스테이지(STG2)는 제2 보간 신호들과 제2 발진 신호들을 제3 발진 신호들로 출력할 수 있고, 도 1의 위상 검출부(140)는 제3 발진 신호들의 위상 변화량을 검출하여 이에 대응되는 디지털 값을 결정하는 방식으로 아날로그 디지털 변환이 이루어질 수 있다. 도 4의 위상 보간부(130)와 같이 여러 단계의 보간 스테이지를 이용하면 더 세밀한 간격의 위상차를 가진 발진 신호를 생성할 수 있다. 일반적으로 여러 스테이지를 반복할 때마다 발진 신호들의 위상차는 1/2로 감소될 수 있고, 출력되는 발진 신호의 수와 위상의 수는 2배로 증가될 수 있다. 만약 N 단계의 스테이지를 이용하여 보간 신호들을 생성한다면 발진 신호들의 위상차는 1/2N 배로 감소시키길 수 있고 결과적으로 위상의 수는 2N 배로 증가시킬 수 있을 것이다.
도 5는 도 3의 위상 삽입부의 일 실시예를 나타낸 회로도이다.
도 5를 참조하면, 도 3에 포함된 위상 삽입부는 인접 신호들을 입력받는 차동 증폭기(500)를 이용하여 구현할 수 있다. 일 실시예에서, 차동 증폭기(500)의 입력 단자들(VI+, VI-) 중 하나의 단자로 전압 제어 발진기의 제1 발진 신호들 중 첫 번째 신호(V1)을 입력하고 다른 입력 단자로 두 번째 신호(V2B)를 입력하면 차동 증폭기의 출력단자에는 보간 신호들 중 첫 번째 신호(V12, V12B)가 출력된다. 이와 마찬가지로, 차동 증폭기(500)의 입력 단자들(VI+, VI-) 중 하나의 단자로 전압 제어 발진기의 제1 발진 신호들 중 두 번째 신호(V2)을 입력하고 다른 입력 단자로 세 번째 신호(V3B)를 입력하면 차동 증폭기의 출력단자에는 보간 신호들 중 두 번째 신호(V23, V23B)가 출력 될 수 있다. 도 5를 참조하여 설명한 차동 증폭기의 입출력 신호의 연결 관계는 예시적인 것이며, 실시예에 따라서 변형될 수 있을 것이다.
도 6은 도 3의 위상 삽입부의 다른 일 실시예를 나타낸 블록도이다.
도 6을 참조하면, 위상 삽입부(610)는 저항을 이용하여 인접 신호들을 전압을 분배하는 전압 분배기를 이용할 수 있다. 발진 신호들 중 첫 번째 신호(V1, V1B)와 두 번째 신호(V2, V2B)를 각각 전압 분배하여 중간 위상의 신호(V12, V12B)를 출력할 수 있다.
도 7은 제1 발진 신호들 중 인접 신호와 인접 신호들 사이 삽입된 중간 위상의 신호를 나타내는 그래프이다.
도 7을 참조하면, 제1 발진 신호들 중 인접하는 두 신호들(V1, V1B)(V2, V2B) 사이에는 서로 단위 위상차(PH1)가 있다. 도 5 및 도 6의 위상 삽입부에 의해 두 인접 신호의 중간 위상을 가지는 보간 신호(V12, V12B)를 발생될 수 있으며, 제1 발진 신호들과 보간 신호들을 함께 제2 발진 신호들로 이용할 경우 인접하는 신호들의 위상차(PH2)는 제1 발진 신호들의 단위 위상차(PH1)보다 더 작아질 수 있다.
즉, 아날로그 디지털 변환기에 포함된 전압 제어 발진기(120)의 주파수 이득을 유지하면서 발진 신호들의 더 많은 수의 위상수를 이용할 수 있어, 해상도가 향상 될 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 아날로그 디지털 변환기를 나타내는 블록도이다.
도 8a을 참조하면, 아날로그 디지털 변환기(800)는 샘플/홀드 회로(810), 전압 제어 발진기(820) 및 위상 검출부(830a)를 포함한다.
샘플/홀드 회로(810)와 전압 제어 발진기(820)의 동작은 도 1의 샘플/홀드 회로(110)와 전압 제어 발진기(120)와 유사하다.
위상 검출부(830a)는 전압 제어 발진기의 발진 신호(SO)의 주파수 또는 위상 변화량을 검출하고, 검출된 위상 변화량을 디지털 신호(SD)로 변환하여 출력한다. 본 발명의 일 실시예에 따른 아날로그 디지털 변환기에서 위상 검출부(830)는 인접 하는 발진 신호를 입력받아 인접 신호의 중간 위상을 가지는 신호의 에지를 카운트 하는 카운터를 이용하여 구현할 수 있다. 즉 인접 신호들을 차동 입력 신호로 입력받아 에지를 카운트하므로써 인접 신호들의 중간 위상을 가진 신호를 직접 생성하지 않으면서도 중간 위상을 가진 신호의 에지를 카운트하는 효과를 얻을 수 있다. 따라서 위상 검출부(830a)는 전압 제어 발진기의 출력 신호(SO)뿐만 아니라 출력 신호들 인접하는 신호들의 중간 위상을 가진 신호들의 위상 변화량도 검출할 있다. 따라서 주파수를 유지하면서도 검출 할 수 있는 위상의 수를 증가시킬 수 있어 해상도를 향상시킬 수 있다.
도 8b를 참조하면, 아날로그 디지털 변환기(800)는 샘플/홀드 회로(810), 전압 제어 발진기(820) 및 위상 검출부(830b)를 포함한다.
도 8b의 위상 검출부는 전압 제어 발진기(820)의 발진 신호의 위상 변화량을 검출하는 제1 카운터(831b)와 전압 제어 발진기(820)의 발진 신호들 중 단위 위상차를 가진 인접 신호들을 기초로 인접 신호들의 중간 위상을 가진 신호들의 위상을 가진 신호의 위상 변화량을 검출하는 제2 카운터(832b)를 포함할 수 있다.
도 8a와 도 8b에 도시된 아날로그 디지털 변환기를 이용하면, 도 1에 도시된 아날로그 디지털 변환기에 포함된 위상 삽입부 없이도 해상도를 향상시킬 수 있다. 즉, 전압 제어 발진기(820)의 발진 신호들 중 인접 신호들의 중간 위상을 가진 신호를 발생시키지 않더라도 인접 신호들로부터 중간 위상의 위상 변화량까지 검출할 수 있어 해상도를 향상시킬 수 있다.
또한, 8a와 도 8b의 아날로그 디지털 변환기의 구조에서 전압 제어 발진 기(820)와 위상 검출부(830a, 830b) 사이에 도 1의 위상 삽입부(130)를 추가하여 아날로그 디지털 변환기를 구현할 수도 있다.
도 9a 및 도 9b는 도 8a 및 도 8b의 차동 입력을 가지는 카운터를 구현하기 위해 이용되는 플립 플롭의 회로도이다.
도 9a 및 도 9b의 플립플롭을 이용하여 차동 입력을 가지는 카운터를 구현하는 것은 당업자에게는 잘 알려진 기술내용이므로 상세한 설명은 생략하기로 한다. 도 9a 및 도 9b의 플립플롭들은 인접 신호들을 차동 입력 신호로 입력받아 인접 신호들의 중간 위상을 가진 신호의 에지를 카운트하여 위상 변화량을 검출할 수 있으며 이렇게 검출된 중간 위상의 신호의 위상 변화량을 이용하면, 아날로그 디지털 변환기의 해상도를 향상 시킬 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법은 전압 제어 발진기의 출력 신호들의 위상을 보간하여 해상도를 향상시킬 수 있다.
또한, 본 발명의 다른 일 실시예에 따른 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법은 전압 제어 발진기의 출력 신호들의 중간 위상을 가진 신호들의 위상 변화량을 검출하여 해상도를 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이 다.
도 1은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기를 나타내는 블록도이다.
도 2는 본 발명의 일 실시에에 따른 아날로그 디지털 변환기에 포함된 전압 제어 발진기를 나타낸 블록도이다.
도 3은 도 1의 위상 보간부의 일 실시예를 나타낸 블록도이다.
도 4는 도 1의 위상 보간부의 다른 일 실시예를 나타낸 블록도이다.
도 5는 도 3의 위상 삽입부의 일 실시예를 나타낸 회로도이다.
도 6은 도 3의 위상 삽입부의 다른 일 실시예를 나타낸 블록도이다.
도 7은 제1 발진 신호들 중 인접 신호와 인접 신호들 사이 삽입된 중간 위상의 신호를 나타내는 그래프이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 아날로그 디지털 변환기를 나타내는 블록도이다.
도 9a 및 도 9b는 도 8a 및 도 8b의 차동 입력을 가지는 카운터를 구현하기 위해 이용되는 플립 플롭의 회로도이다.

Claims (23)

  1. 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력하는 전압제어 발진기;
    상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하고, 상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력하는 위상 보간부; 및
    상기 제2 발진 신호들의 위상 변화량을 검출하고, 상기 검출된 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 위상 검출부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  2. 제1항에 있어서, 상기 위상 보간부는
    상기 인접 신호들에 기초하여 상기 보간 신호들을 생성하는 복수의 위상 삽입부를 포함하며, 상기 복수의 위상 삽입부 각각은
    상기 복수의 딜레이 셀들 중 인접 하는 두개의 딜레이 셀들의 출력단으로부터 상기 인접 신호들을 제공받는 것을 특징으로 하는 아날로그 디지털 변환기
  3. 제1항에 있어서, 상기 제2 발진 신호들 사이의 위상차는 상기 제1 발진 신호들의 상기 단위 위상차의 1/2인 것을 특징으로 하는 아날로그 디지털 변환기.
  4. 제2항에 있어서, 상기 위상 삽입부는
    상기 인접 신호들을 차동 입력 신호로 입력받아 상기 보간 신호들을 발생시키는 차동 증폭기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  5. 제2항에 있어서, 상기 위상 삽입부는
    저항을 이용하여 상기 인접 신호들의 전압을 분배하여 상기 분배된 전압을 상기 보간 신호들로 출력하는 전압 분배기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  6. 제1항에 있어서,
    상기 입력 신호를 상기 전압 제어 발진기로 공급하기 위해 아날로그 신호를 샘플링하고 일시적으로 홀딩하는 샘플/홀드 회로를 더 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  7. 입력 신호에 응답하여 링 형태로 연결된 복수의 딜레이 셀들의 각 출력단으로 서로 단위 위상차를 가진 제1 발진 신호들을 출력하는 단계;
    상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하는 단계;
    상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력하는 단 계; 및
    상기 제2 발진 신호들의 위상 변화량을 검출하여, 상기 검출된 위상 변화량을 기초로 상기 입력 신호에 대응되는 디지털 값을 결정하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  8. 제7항에 있어서, 상기 보간 신호들을 생성하는 단계는
    상기 복수의 딜레이 셀들 중 인접 하는 두 딜레이 셀들의 출력단으로부터 상기 인접 신호들을 제공받는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  9. 제7항에 있어서, 상기 제2 발진 신호의 위상차는 상기 제1 발진 신호의 상기 단위 위상차의 1/2인 것을 특징으로 하는 아날로그 디지털 변환 방법.
  10. 제7항에 있어서, 상기 보간 신호들을 생성하는 단계는
    상기 인접 신호들을 차동 입력 신호로 입력받는 단계; 및
    상기 인접 신호들을 차동 증폭하여 상기 보간 신호들을 발생시키는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  11. 제7항에 있어서, 상기 보간 신호들을 생성하는 단계는
    상기 인접 신호들의 전압을 분배하여 상기 분배된 전압을 상기 보간 신호들 로 출력하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  12. 제7항에 있어서,
    상기 입력 신호를 상기 복수의 딜레이 셀들로 공급하기 위해 아날로그 신호를 샘플링하고 일시적으로 홀딩하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  13. 링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 발진 신호들을 출력하는 전압제어 발진기;
    상기 발진 신호들의 위상 변화량을 검출하고, 상기 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하며, 상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 위상 검출부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  14. 제13항에 있어서, 상기 위상 검출부는
    상기 발진 신호들의 에지를 카운트하여 상기 발진 신호의 위상 변화량을 검출하는 제1 카운터; 및
    상기 발진 신호들 중 인접하는 발진 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 에지를 카운트하여 상기 중간 위상을 가지는 신호의 위상 변화량을 검출하는 제2 카운터를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  15. 제14항에 있어서, 상기 제2 카운터는
    상기 인접하는 발진 신호들을 차동 입력 신호로 제공 받는 플립 플롭을 이용하여 구현된 것을 특징으로 하는 아날로그 디지털 변환기.
  16. 제13항에 있어서, 상기 인접 신호는
    상기 복수의 딜레이 셀들 중 인접하는 두 딜레이 셀들의 출력단에서 출력되는 신호인 것을 특징으로 하는 아날로그 디지털 변환기.
  17. 제13항에 있어서,
    상기 입력 신호를 상기 전압 제어 발진기로 공급하기 위해 아날로그 신호를 샘플링하고 일시적으로 홀딩하는 샘플/홀드 회로를 더 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  18. 입력 신호에 응답하여 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 발진 신호들을 출력하는 단계;
    상기 발진 신호들의 위상 변화량을 검출하는 단계;
    상기 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계; 및
    상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  19. 제18항에 있어서, 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계는
    상기 발진 신호들 중 인접하는 발진 신호들에 입력받아 상기 인접 신호들의 중간 위상을 가지는 신호의 에지를 카운트하여 상기 중간 위상을 가지는 신호의 위상 변화량을 검출하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  20. 아날로그 신호를 샘플링하고 일시적으로 홀딩하여 입력 신호로 출력하는 샘플/홀드 회로;
    링 형태로 연결된 복수의 딜레이 셀들을 포함하며, 상기 입력 신호에 응답하여 상기 복수의 딜레이 셀들의 각 출력단에서 서로 단위 위상차를 가진 제1 발진 신호들을 출력하는 전압제어 발진기;
    상기 제1 발진 신호들 중 단위 위상차를 가진 인접 신호들을 보간하여 상기 인접 신호들의 중간 위상을 가지는 보간 신호들을 생성하고, 상기 제1 발진 신호들 및 상기 보간 신호들을 제2 발진 신호로 출력하는 위상 보간부; 및
    상기 제2 발진 신호들의 위상 변화량을 검출하고, 상기 제2 발진 신호들 중 서로 단위 위상차를 가지는 인접 신호들에 기초하여 상기 인접 신호들의 중간 위상을 가지는 신호의 위상 변화량을 검출하며, 상기 검출된 발진 신호들의 위상 변화량과 상기 중간 위상을 가지는 신호의 위상 변화량에 기초하여 상기 입력 신호에 대응되는 디지털 값을 결정하는 위상 검출부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  21. 제20항에 있어서, 상기 위상 보간부는
    상기 인접 신호들에 기초하여 상기 보간 신호를 생성하는 복수의 위상 삽입부를 포함하며, 상기 복수의 위상 삽입부 각각은
    상기 복수의 딜레이 셀들 중 인접 하는 두개의 딜레이 셀들의 출력단으로부터 상기 인접 신호들을 차동 입력 신호로 입력받아 상기 보간 신호들을 발생시키는 차동 증폭기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  22. 제20항에 있어서, 상기 위상 보간부는
    상기 인접 신호들에 기초하여 상기 보간 신호들을 생성하는 복수의 위상 삽입부를 포함하며, 상기 복수의 위상 삽입부 각각은
    저항을 이용하여 상기 복수의 딜레이 셀들 중 인접 하는 두개의 딜레이 셀들 의 출력단으로부터 출력되는 상기 인접 신호들의 전압을 분배하여 상기 분배된 전압을 상기 보간 신호들로 출력하는 전압 분배기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  23. 제20항에 있어서, 상기 위상 검출부는
    상기 발진 신호들의 에지를 카운트하여 상기 발진 신호의 위상 변화량을 검출하는 제1 카운터; 및
    상기 발진 신호들 중 인접하는 발진 신호들에 기초하여 상기 인접 신호들의중간 위상을 가지는 신호의 에지를 카운트하여 상기 중간 위상을 가지는 신호의 위상 변화량을 검출하는 제2 카운터를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
KR1020070102684A 2007-10-11 2007-10-11 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 KR100916553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102684A KR100916553B1 (ko) 2007-10-11 2007-10-11 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102684A KR100916553B1 (ko) 2007-10-11 2007-10-11 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법

Publications (2)

Publication Number Publication Date
KR20090037174A KR20090037174A (ko) 2009-04-15
KR100916553B1 true KR100916553B1 (ko) 2009-09-14

Family

ID=40761966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102684A KR100916553B1 (ko) 2007-10-11 2007-10-11 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법

Country Status (1)

Country Link
KR (1) KR100916553B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639307B1 (ko) 2016-03-02 2016-07-22 한국수자원공사 공기층과 접촉되는 유입수로를 겸비한 가압 공기부상식 여과지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184113A (ja) 2003-12-16 2005-07-07 Thine Electronics Inc シリアルリンク回路
WO2006126338A1 (ja) 2005-05-27 2006-11-30 Fuetrek Co., Ltd アナログデジタルコンバータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184113A (ja) 2003-12-16 2005-07-07 Thine Electronics Inc シリアルリンク回路
WO2006126338A1 (ja) 2005-05-27 2006-11-30 Fuetrek Co., Ltd アナログデジタルコンバータ

Also Published As

Publication number Publication date
KR20090037174A (ko) 2009-04-15

Similar Documents

Publication Publication Date Title
US10615807B2 (en) Sub-sampling phase-locked loop
Hwang et al. A high-precision time-to-digital converter using a two-level conversion scheme
US8289086B2 (en) Fractional and integer PLL architectures
US6396313B1 (en) Noise-shaped digital frequency synthesis
US7518423B2 (en) Digital DLL circuit for an interface circuit in a semiconductor memory
US20240039543A1 (en) Apparatus for Digital Representation of Angular Difference
US10819355B1 (en) Phase to digital converter
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
JP3639000B2 (ja) 位相合わせ装置及び遅延制御回路
CN110518906B (zh) 信号生成电路及其方法、数字时间转换电路及其方法
EP3772182A1 (en) Voltage controlled oscillator based analog-to-digital converter including a maximum length sequence generator
US10270460B1 (en) Coarse-fine quantization architecture for multiphase VCO-based ADCs
KR102540232B1 (ko) 디지털 측정 회로 및 이를 이용한 메모리 시스템
US7180339B2 (en) Synthesizer and method for generating an output signal that has a desired period
JP2012049660A (ja) 位相同期ループ回路
KR100916553B1 (ko) 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
CN110518907B (zh) 信号生成电路及其方法、数字时间转换电路及其方法
CN110832777A (zh) 采用用于校准的脉冲到数字转换器(pdc)的延迟锁定环(dll)
US6950375B2 (en) Multi-phase clock time stamping
US6967503B2 (en) Comparator
US7528664B1 (en) Method of and apparatus for improving the signal-to-noise ratio for a digital conversion circuit
KR101658632B1 (ko) 디지털 위상 검출기 및 이를 포함하는 디지털 위상 고정 루프
KR100588221B1 (ko) 디지털 피엘엘
WO2017195615A1 (ja) 検出装置および検出方法
KR100866500B1 (ko) 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee