KR100914073B1

KR100914073B1 - 소비전력이 감소된 전압준위검출기

Info

Publication number: KR100914073B1
Application number: KR1020080045896A
Authority: KR
Inventors: 김영희
Original assignee: 창원대학교 산학협력단; 덴소풍성전자(주)
Priority date: 2008-05-19
Filing date: 2008-05-19
Publication date: 2009-08-28

Abstract

본 발명은 간단하고 소비전력이 적은 전압준위검출기를 개시한다. 상기 소비전력이 감소된 전압준위검출기는, 바이어스 생성부, 2개의 스위치, 차동비교블록 및 모드제어블록을 구비한다. 상기 바이어스 생성부는 제1전원전압을 이용하여 바이어스 전압을 생성한다. 상기 제1스위치는 모드신호에 응답하여 일 단자에 연결된 비교전압을 스위칭 한다. 상기 제2스위치(Sw2)는 상기 모드신호에 응답하여 일 단자에 연결된 상기 바이어스 전압을 스위칭 한다. 상기 차동비교블록(130)은 제2전원전압 및 상기 바이어스 전압에 따라 동작하며, 기준전압을 기준으로 상기 비교전압의 전압준위를 검출하여 검출전압을 출력한다. 상기 모드제어블록은 상기 모드신호 및 상기 모드신호와 위상이 반전된 역모드신호에 응답하여 상기 차동비교블록이 정상모드와 아이들 모드 중 하나로 동작하도록 제어한다.

전압준위검출기

Description

소비전력이 감소된 전압준위검출기{Voltage level detector reducing power consumption}

본 발명은 전압준위검출기(Voltage level detector)에 관한 것으로, 특히 소비전력이 감소된 전압준위검출기에 관한 것이다.

내부 회로의 일정 노드의 전압준위가 어떻게 변하는가 하는 것이 상기 회로가 내장된 시스템에서는 중요한 동작 기준이 될 수 있는 경우가 많이 있다. 따라서 이러한 경우를 판단하기 위해 전압준위검출기를 사용하는 것이 일반적이다. 즉, 목표로 하는 일정한 기준전압을 설정하여 두고, 해당 노드의 전압준위가 상기 기준전압보다 증가하는지 혹은 감소하는지를 인식하고 이에 따라 회로가 다시 정상적으로 동작할 수 있도록 제어한다.

상기의 기능을 가진 전압준위검출기는 어떤 시스템에서는 필수적인 구성요소 이기는 하지만, 시스템이 복잡하게 되는 현재의 기술 추세를 감안하면, 회로로서 소비되는 면적 및 소비전력이 적으면 적을수록 좋을 것이다.

본 발명이 해결하고자 하는 기술적 과제는, 간단하고 소비전력이 적은 전압준위검출기를 제공하는데 있다.

상기 기술적 과제를 이루기 위한 본 발명에 따른 소비전력이 감소된 전압준위검출기는, 바이어스 생성부, 2개의 스위치, 차동비교블록 및 모드제어블록을 구비한다. 상기 바이어스 생성부는 제1전원전압을 이용하여 바이어스 전압을 생성한다. 상기 제1스위치는 모드신호에 응답하여 일 단자에 연결된 비교전압을 스위칭 한다. 상기 제2스위치(Sw2)는 상기 모드신호에 응답하여 일 단자에 연결된 상기 바이어스 전압을 스위칭 한다. 상기 차동비교블록(130)은 제2전원전압 및 상기 바이어스 전압에 따라 동작하며, 기준전압을 기준으로 상기 비교전압의 전압준위를 검출하여 검출전압을 출력한다. 상기 모드제어블록은 상기 모드신호 및 상기 모드신호와 위상이 반전된 역모드신호에 응답하여 상기 차동비교블록이 정상모드와 아이들 모드 중 하나로 동작하도록 제어한다.

본 발명에 따른 소비전력이 감소된 전압준위검출기는 간단하고 소비전력이 적다는 장점이 있다.

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.

도 1은 본 발명에 따른 소비전력이 감소된 전압준위검출기의 회로도이다.

도 1을 참조하면, 상기 전압준위검출기(100)는, 비교전압생성회로(110), 바이어스 생성부(120), 차동비교블록(130), 모드제어블록(M7 ~ M10) 및 2개의 스위치(Sw1, Sw2)를 구비한다.

비교전압생성회로(110)는 역모드신호(VDD_Enb)에 응답하여 동작하며, 비교기준전압(VDD)과 접지전압 사이에 직렬로 연결된 복수 개의 분할트랜지스터를 이용하여 비교전압(Vc)을 생성하며, 복수 개의 분할트랜지스터(MD1~MD5)를 구비한다. 상기 제1분할트랜지스터(MD1)는 일 단자가 상기 비교기준전압(VDD)에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된다. 상기 제2분할 트랜지스터(MD2)는 일 단자가 상기 제1분할트랜지스터(MD1)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된다. 상기 제3분할 트랜지스터(MD3)는 일 단자가 상기 제2분할트랜지스터(MD2)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된다. 상기 제4분할 트랜지스터(MD4)는 일 단자가 상기 제3분할트랜지스터(MD3)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결되어 상기 비교전압(Vc)을 출력한다. 상기 제5분할 트랜지스터(MD5)는 일 단자가 상기 제4분할트랜지스터(MD4)의 다른 일 단자에 연결되고 다른 일 단자가 접지되며 게이트 단자에 상기 역모드신호(VDD_Enb)가 인가된다.

바이어스 생성부(120)는 제1전원전압(VBP)을 이용하여 바이어스 전압(Vb)을 생성하며, 전류원(Iref) 및 바이어스 트랜지스터(M6)을 구비한다. 상기 전류원(Iref)은 일 단자가 상기 제1전원전압(VBP)에 연결된다. 상기 바이어스 트랜지스터(M6)는 일 단자가 상기 전류원(Iref)의 다른 일 단자 및 게이트에 연결되어 상기 바이어스 전압(Vb)을 생성하고 다른 일 단자는 접지된다.

상기 차동비교블록(130)은 상기 제2전원전압(VLP) 및 상기 바이어스 전압(Vb)에 따라 동작하며, 상기 기준전압(Vref)을 기준으로 상기 비교전압(Vc)의 전압준위를 검출하여 검출전압(Vdet)을 출력하며, 5개의 모스트랜지스터(M1~M5)를 구비한다. 상기 제1모스트랜지스터(M1)는 일 단자가 상기 제2전원전압(VLP)에 연결되고 다른 일 단자가 게이트에 연결된다. 상기 제2모스트랜지스터(M2)는 일 단자가 상기 제2전원전압(VLP)에 연결되고 다른 일 단자를 통해 상기 검출전압(Vdet)을 출력하며 게이트가 상기 제1모스트랜지스터(M1)의 게이트에 연결된다. 상기 제3모스트랜지스터(M3)는 일 단자가 상기 제1모스트랜지스터(M1)의 다른 일 단자에 연결되고 게이트에 상기 제1스위치(Sw1)의 다른 일 단자가 연결된다. 상기 제4모스트랜지스터(M4)는 일 단자가 상기 제2모스트랜지스터(M2)의 다른 일 단자에 연결되고 게이트에 상기 기준전압(Vref)이 인가되며 다른 일 단자가 상기 제3모스트랜지스터(M3)의 다른 일 단자에 연결된다. 상기 제5모스트랜지스터(M5)는 일 단자가 접지되고 다른 일 단자는 상기 제3모스트랜지스터(M3) 및 상기 제4모스트랜지스터(M4)의 공통단자에 연결되며 게이트가 상기 제2스위치(Sw2)의 다른 일 단자에 연결된다.

상기 모드제어블록(M7 ~ M10)은, 모드신호(VDD_En) 및 상기 모드신호와 위상이 반전된 역모드신호(VDD_Enb)에 응답하여 상기 차동비교블록(130)이 정상모드(normal mode)와 아이들 모드(idle mode) 중 하나로 동작하도록 제어하며 4개의 모드제어트랜지스터(M7 ~ M10)를 구비한다. 상기 제1모드제어트랜지스터(M7)는 일 단자 및 다른 일 단자가 상기 제1모스트랜지스터(M1)의 일 단자 및 다른 일 단자에 각각 연결되며 게이트에 상기 모드신호(VDD_En)가 인가된다. 상기 제2모드제어트랜지스터(M8)는 일 단자 및 다른 일 단자가 상기 제2모스트랜지스터(M2)의 일 단자 및 다른 일 단자에 각각 연결되며 게이트에 상기 모드신호(VDD_En)가 인가된다. 상기 제3모드제어트랜지스터(M9)는 일 단자가 접지되고 다른 일 단자가 상기 제3모스트랜지스터(M3)의 게이트에 연결되며 게이트에 상기 역모드신호(VDD_Enb)가 인가된다. 상기 제4모드제어트랜지스터(M10)는 일 단자가 접지되고 다른 일 단자가 상기 제5모스트랜지스터(M5)의 게이트에 연결되며 게이트에 상기 역모드신호(VDD_Enb)가 인가된다.

상기 제1스위치(Sw1)는 상기 모드신호(VDD_En)에 응답하여 일 단자에 연결된 비교전압(Vc)을 스위칭 한다. 상기 제2스위치(Sw2)는 상기 모드신호(VDD_En)에 응답하여 일 단자에 연결된 상기 바이어스 전압(Vb)을 스위칭 한다.

도 1에 도시된 본 발명에 따른 전압준위검출기는 상기 모드신호(VDD_En)가 인에이블(enable)되면 정상동작하고 상기 역모드신호(VDD_Enb)가 인에이블되면 아이들 모드로 동작한다.

상기 제1전원전압(VBP)은 상기 제2전원전압(VLP)에 비해 상대적으로 높은 전압준위를 가지는 것이 바람직하다.

이하에서는 본 발명에 따른 전압준위검출기의 동작에 대해 설명한다.

먼저 정상모드와 아이들 모드(Idle mode) 또는 저 소비전력 모드에 대하여 설명한다. 정상모드를 지시하는 모드신호(VDD_En)와 아이들 모드를 지시하는 역모드신호(VDD_Enb)의 위상은 상술한 바와 같이 위상이 반대가 되므로, 하나가 인에이블(Enable) 되면 다른 하나는 디스에이블(Disable) 된다.

아이들 모드를 지시하는 역모드신호(VDD_Enb)가 인에이블 되면, 상기 제1스위치(Sw1) 및 상기 제2스위치(Sw2)는 모두 턴 오프(Turn Off)되어 바이어스 전압(Vb) 및 비교전압(Vc)을 수신하지 않게 되고, 4개의 모드제어트랜지스터(M7~M10)는 모두 턴 온(Turn On) 되므로 상기 차동비교블록(130)의 내부 노드는 상기 차동비교블록(130)이 정상적으로 동작하지 않도록 일정한 전압 준위를 가지게 된다. 따라서 정상동작 시 상당한 전력을 소비하게 되는 상기 차동비교블록(130)은 더 이상의 전력을 소비하지 않게 된다.

정상모드를 지시하는 모드신호(VDD_En)가 인에이블되면, 상기 제2스위치(Sw2)가 턴 온 되므로 상기 차동비교블록(130)은 상기 바이어스 생성부(120)에서 생성되는 바이어스 전압(Vb)에 따라 정상 동작하게 된다. 동시에 상기 제1스위치(Sw1)가 턴 온 되므로 기준전압(Vref)과 상기 비교전압생성회로(110)로부터 출력되는 비교전압(Vc)을 비교하여 검출전압(Vdet)을 생성한다. 이때에는 4개의 모드제어트랜지스터(M7~M10)는 모두 턴 오프 되어 있다.

상기 차동비교블록(130)은 차동연산증폭기의 차동 입력 단(Differential input stage)과 유사한 구조를 가진다. 일 입력단자에 인가되는 상기 기준전압(Vref)의 전압준위는 변하지 않게 되므로, 다른 일 입력단자에 인가되는 비교전압(Vc)의 변화가 결국 상기 차동비교블록(130)의 출력 전압인 검출전압(Vdet)이 될 것이다.

비교전압(Vc)의 전압준위가 기준전압(Vref)의 전압준위에 비해 높은 경우, 제3모스트랜지스터(M3)와 제1모스트랜지스터(M1)의 공통노드의 전압준위는 낮은 전압으로 강하되므로, 제2모스트랜지스터(M2)와 제4모스트랜지스터(M4)의 공통노드 즉 검출전압(Vdet)을 출력하는 노드의 전압 준위는 감소하게 된다.

반대로 비교전압(Vc)의 전압준위가 기준전압(Vref)의 전압준위에 비해 낮은 경우, 제3모스트랜지스터(M3)와 제1모스트랜지스터(M1)의 공통노드의 전압준위는 상대적으로 높은 전압으로 상승되므로, 제2모스트랜지스터(M2)와 제4모스트랜지스터(M4)의 공통노드 즉 검출전압(Vdet)을 출력하는 노드의 전압 준위는 상승하게 된다.

다시 말하면, 본 발명에 따른 전압준위검출기(100)는 비교전압(Vc)의 전압준위가 기준전압(Vref)의 전압준위보다 높아지면 검출전압(Vdet)의 전압준위는 낮아지고, 비교전압(Vc)의 전압준위가 기준전압(Vref)의 전압준위보다 낮아지면 검출전압(Vdet)의 전압준위가 상승하게 되어, 비교전압(Vc)의 전압준위를 검출할 수 있다.

본 발명에 따른 전압준위검출기(100)는 상기와 같은 간단한 구조로 일정한 비교전압(Vc)의 전압준위를 용이하게 검출할 수 있을 뿐만 아니라, 상기 모드신호(VDD_En) 및 상기 역모드신호(VDD_Enb)에 따라 동작하는 상기 2개의 스위치(Sw1, Sw2) 및 상기 4개의 모드제어트랜지스터(M7~M10)의 개폐 동작에 의해, 최소한의 소비전력을 사용하게 할 수 있다는 장점도 있다.

상기 제1전원전압(VBP)은 상기 제2전원전압(VLP)에 비해 상대적으로 높은 전압준위를 가지도록 하여, 차동비교블록(130)의 이득 및 응답속도를 증가하도록 하는 것도 가능하다.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims

제1전원전압(VBP)을 이용하여 바이어스 전압(Vb)을 생성하는 바이어스 생성부(120);

모드신호(VDD_En)에 응답하여 일 단자에 연결된 비교전압(Vc)을 스위칭하는 제1스위치(Sw1);

상기 모드신호(VDD_En)에 응답하여 일 단자에 연결된 상기 바이어스 전압(Vb)을 스위칭하는 제2스위치(Sw2);

제2전원전압(VLP) 및 상기 바이어스 전압(Vb)에 따라 동작하며, 기준전압(Vref)을 기준으로 상기 비교전압(Vc)의 전압준위를 검출하여 검출전압(Vdet)을 출력하는 차동비교블록(130); 및

상기 모드신호(VDD_En) 및 상기 모드신호와 위상이 반전된 역모드신호(VDD_Enb)에 응답하여 상기 차동비교블록(130)이 정상모드(normal mode)와 아이들 모드(idle mode) 중 하나로 동작하도록 제어하는 모드제어블록(M7 ~ M10)을 구비하는 것을 특징으로 하는 소비전력이 감소된 전압준위검출기.
제1항에 있어서, 상기 바이어스 생성부(120)는,

일 단자가 상기 제1전원전압(VBP)에 연결된 전류원(Iref); 및

일 단자가 상기 전류원(Iref)의 다른 일 단자 및 게이트에 연결되어 상기 바이어스 전압(Vb)을 생성하고 다른 일 단자는 접지된 바이어스 트랜지스터(M6)를 구비하며,

상기 차동비교블록(130)은,

일 단자가 상기 제2전원전압(VLP)에 연결되고 다른 일 단자가 게이트에 연결된 제1모스트랜지스터(M1);

일 단자가 상기 제2전원전압(VLP)에 연결되고 다른 일 단자를 통해 상기 검출전압(Vdet)을 출력하며 게이트가 상기 제1모스트랜지스터(M1)의 게이트에 연결된 제2모스트랜지스터(M2);

일 단자가 상기 제1모스트랜지스터(M1)의 다른 일 단자에 연결되고 게이트에 상기 제1스위치(Sw1)의 다른 일 단자가 연결된 제3모스트랜지스터(M3);

일 단자가 상기 제2모스트랜지스터(M2)의 다른 일 단자에 연결되고 게이트에 상기 기준전압(Vref)이 인가되며 다른 일 단자가 상기 제3모스트랜지스터(M3)의 다른 일 단자에 연결된 제4모스트랜지스터(M4); 및

일 단자가 접지되고 다른 일 단자는 상기 제3모스트랜지스터(M3) 및 상기 제4모스트랜지스터(M4)의 공통단자에 연결되며 게이트가 상기 제2스위치(Sw2)의 다른 일 단자에 연결된 제5모스트랜지스터(M5)를 구비하며,

상기 모드제어블록(M7 ~ M10)은,

일 단자 및 다른 일 단자가 상기 제1모스트랜지스터(M1)의 일 단자 및 다른 일 단자에 각각 연결되며 게이트에 상기 모드신호(VDD_En)가 인가되는 제1모드제어트랜지스터(M7);

일 단자 및 다른 일 단자가 상기 제2모스트랜지스터(M2)의 일 단자 및 다른 일 단자에 각각 연결되며 게이트에 상기 모드신호(VDD_En)가 인가되는 제2모드제어트랜지스터(M8);

일 단자가 접지되고 다른 일 단자가 상기 제3모스트랜지스터(M3)의 게이트에 연결되며 게이트에 상기 역모드신호(VDD_Enb)가 인가되는 제3모드제어트랜지스터(M9); 및

일 단자가 접지되고 다른 일 단자가 상기 제5모스트랜지스터(M5)의 게이트에 연결되며 게이트에 상기 역모드신호(VDD_Enb)가 인가되는 제4모드제어트랜지스터(M10)를 구비하는 것을 특징으로 하는 소비전력이 감소된 전압준위검출기.
제1항에 있어서,

상기 역모드신호(VDD_Enb)에 응답하여 동작하며, 비교기준전압(VDD)과 접지전압 사이에 직렬로 연결된 복수 개의 분할트랜지스터를 이용하여 상기 비교전압(Vc)을 생성하는 비교전압생성회로(110)를 더 구비하며, 상기 비교전압생성회로(110)는,

일 단자가 상기 비교기준전압(VDD)에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된 제1분할트랜지스터(MD1);

일 단자가 상기 제1분할트랜지스터(MD1)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된 제2분할 트랜지스터(MD2);

일 단자가 상기 제2분할트랜지스터(MD2)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결된 제3분할 트랜지스터(MD3);

일 단자가 상기 제3분할트랜지스터(MD3)의 다른 일 단자에 연결되고 다른 일 단자 및 게이트 단자가 서로 연결되어 상기 비교전압(Vc)을 출력하는 제4분할 트랜지스터(MD4); 및

일 단자가 상기 제4분할트랜지스터(MD4)의 다른 일 단자에 연결되고 다른 일 단자가 접지되며 게이트 단자에 상기 역모드신호(VDD_Enb)가 인가된 제5분할 트랜지스터(MD5)를 구비하는 것을 특징으로 하는 소비전력이 감소된 전압준위검출기.
제1항에 있어서,

상기 제1전원전압(VBP)은 상기 제2전원전압(VLP)에 비해 상대적으로 높은 전압준위를 가지는 것을 특징으로 하는 소비전력이 감소된 전압준위검출기.