KR100913322B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100913322B1 KR100913322B1 KR1020070136569A KR20070136569A KR100913322B1 KR 100913322 B1 KR100913322 B1 KR 100913322B1 KR 1020070136569 A KR1020070136569 A KR 1020070136569A KR 20070136569 A KR20070136569 A KR 20070136569A KR 100913322 B1 KR100913322 B1 KR 100913322B1
- Authority
- KR
- South Korea
- Prior art keywords
- coating layer
- antireflective coating
- metal
- layer
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000001307 helium Substances 0.000 claims abstract description 8
- 229910052734 helium Inorganic materials 0.000 claims abstract description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 2
- 239000002245 particle Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 제조 방법이 개시된다. 상기 반도체 소자의 제조 방법은 반도체 기판 상에 금속층을 형성하는 단계, 상기 금속층 위에 무반사 코팅층을 하는 단계, 상기 무반사 코팅층 위에 노광 및 현상을 통하여 포토 레지스트 패턴을 형성하는 단계, 및 상기 포토 레지스트 패턴에 따라 상기 무반사 코팅층을 헬륨이 포함된 식각 가스를 사용하여 식각하는 단계를 포함한다.
ARC(antireflective coatings), 포토 레지스트(photoresist)
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 BARC(Bottom antireflective coatings)를 사용하는 금속의 식각 공정에서 HeO2를 포함하는 식각 가스를 사용하여 상기 BARC를 식각함으로써 챔버 내의 드랍 파티클(drop particle)을 줄일 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 고집적화되고 이에 따라 요구되는 패턴의 크기가 점점 더 작아지면서 토리소그래피 과정에서의 공정 마진을 확보하기 위하여 포토 레지스트층 하부 또는 상부에 무반사 코팅층(Antireflective coating layer, ARC)을 도입하는 기술이 사용되고 있다.
반도체 소자의 제조 공정 중 금속 식각 공정은 CL2, BCL3, 및 Ar이 포함된 식각 가스를 사용하며, 상기 금속 식각을 위하여 포토 레지스트 패턴을 형성하게 된다. 상기 금속 식각은 상기 포토 레지스트 패턴 형성시 상기 무반사 코팅층을 사용하는 공정과 사용하지 않는 공정으로 나눌 수 있다.
이를 나누는 중요한 근거는 상기 ARC를 사용함에 따라 부산물(byproduct)의 생성과 챔버로의 폴리머 흡착(polymer adhesion)의 차이로 인해 웨이퍼 상에 드랍 파티클이 발생하는가의 여부이다.
도 1은 일반적인 무반사 코팅층 공정을 포함하는 금속층 식각 공정을 설명하기 위한 단면도이다. 도 1을 참조하면, 반도체 기판(미도시) 상에 형성된 금속층(10), 금속 장벽층(15), 및 무반사 코팅층(20)을 형성하고, 상기 무반사 코팅층(20) 상에 포토 레지스터 패턴(25)이 형성된다.
상기 포토 레지스터 패턴(25)에 따라 상기 무반사 코팅층(20) 식각시, 상기 무반사 코팅층(25)과 상기 포토 레지스터 패턴(25)이 유사한 물질일 경우, 즉 식각률이 거의 동일한 경우 상기 포토 레지스터 패턴(25)이 식각되어 훼손되는 것을 방지하기 위하여 CHF3가 포함된 식각 가스를 사용한다.
이때 식각시 사용된 CHF3 중 플루오르가 다음에 식각될 금속층(예컨대, 알루미늄)의 금속 이온(AL)과 반응하여 ALF를 형성하고, 형성된 ALF는 챔버로 달라 붙게 된다. 상기 ALF는 O2 플라즈마 처리(O2 plasma treament)로도 제거하지 못할 정도로 딱딱하게 챔버 내에 증착되며, 이것은 후처리 공정(예컨대, 열처리 공정)에서 웨이퍼 상에 떨어지는 드랍 파티클의 원인이 되며, 이러한 드랍 파티클은 금속 배선을 블록킹할 수 있다.
상기 무반사 코팅층 공정이 없는 금속 식각 공정의 경우는 상기 무반사 코팅층 공정이 포함된 금속 식각 공정에 비하여 챔버 내에 드랍 파티클이 줄어드는 장점은 있으나, 금속층 위에 무반사 코팅층이 존재하지 않아 정재파(standing wave) 에 의해 상기 포토 레지스트 패턴의 프로파일(profile)이 좋지 않게 되어 CD(critical dimension)에 영향을 주는 커다란 단점 때문에 0.9um 이하의 미세 패턴을 사용하는 경우에는 상기 무반사 코팅층 공정이 없는 금속 식각 공정은 더 이상 사용할 수 없다.
본 발명이 이루고자 하는 기술적 과제는 무반사 코팅층을 사용하는 금속 식각 공정에서 발생될 수 있는 챔버 내 드랍 파티클의 발생을 제거할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 금속층을 형성하는 단계, 상기 금속층 위에 무반사 코팅층을 하는 단계, 상기 무반사 코팅층 위에 노광 및 현상을 통하여 포토 레지스트 패턴을 형성하는 단계, 및 상기 포토 레지스트 패턴에 따라 상기 무반사 코팅층을 헬륨이 포함된 식각 가스를 사용하여 식각하는 단계를 포함한다. 상기 반도체 소자의 제조 방법은 상기 금속층을 형성하는 단계와 상기 무반사 코팅층을 형성하는 단계 사이에 금속 장벽층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 무반사 코팅층 형성을 포함하는 금속 식각 공정에서 상기 무반사 코팅층을 헬륨이 포함된 식각 가스를 사용하여 식각함으로써, 상기 무반사 코팅층 하부에 형성된 금속층의 금속 이온과 상기 식각 가스에 포함된 소정의 이온이 반응하여 폴리머를 형성하는 것을 미리 방지하여 챔버 내 드랍 파티클을 제거할 수 있으며, 이로 인하여 챔버 내의 웨이퍼 상에 금속 배선이 블락(block)되는 것을 방지할 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 공정을 나타내는 단면도이다.
도 2a에 따르면, 먼저 반도체 기판(미도시) 상에 금속층(110)을 형성한다. 상기 금속층(110)은 상기 반도체 기판(미도시) 상에 형성된 절연층(미도시) 상에 형성될 수 있다. 예칸대, 상기 금속층(110)은 알루미늄(Al)일 수 있다. 상기 금속층(110)은 물리적 기상 증착(physical vapor deposition, PVD)의 한 형태인 스퍼터링(sputtering) 방식에 의해 증착될 수 있다.
상기 금속층(110) 위에 금속 장벽층(120)을 형성한다. 상기 금속 장벽층(120)은 상기 금속층(110) 상부에 다른 금속층(미도시)이 형성되어 양자 간에 컨택이 형성될 경우, 금속들이 서로 혼합되는 것을 방지하기 위한 것이다. 상기 금속 장벽층(120)은 티타늄(Ti), 및 질화 티타늄(TiN) 등일 수 있다.
다음으로 도 2b에 따르면, 상기 금속 장벽층(120) 위에 무반사 코팅층(Anti-Reflective Coating layer, 130)을 형성하고, 도 2c에 다르면 상기 무반사 코팅층 위에 포토리소그래피 공정(phtolithography process, 예컨대, 노광 및 현상 공정)에 의해 포토 레지스터 패턴(140)을 형성한다.
상기 무반사 코팅층(130)은 상기 포토리소그래피 공정에서 노광에 의한 상기 금속층(110)으로부터 반사된 빛이 상기 무반사 코팅층 위로 전달되는 것을 차단한다. 상기 무반사 코팅층(130)은 상기 금속층에 의해 반사된 빛에 의한 발생되는 정재파(standing wave)에 의해 상기 포토 레지스터 패턴이 훼손되는 것을 방지한다.
본 발명의 일 실시 예에서는 상기 금속층(110) 상에 상기 금속 장벽층(120)을 형성하였지만, 상기 금속 장벽층(120) 형성없이 상기 무반사 코팅층(130)이 상기 금속층(110) 상에 형성될 수 있다. 예컨대, 상기 무반사 코팅층(130)은 유기물일 수 있다.
다음으로 도 2d에 따르면, 상기 형성된 포토 레지스터 패턴(140)에 따라 상기 무반사 코팅층(130)을 HeO2가 포함된 식각 가스(etching gas)를 사용하여 식각한다.
상기 무반사 코팅층(130)을 형성하는 공정을 포함하는 금속 식각 공정시 사용되는 식각 가스의 성분은 Cl2, Ar, 및 CHF3을 포함한다. 여기서 상기 CHF3는 상기 무반사 코팅층(130) 식각시 상기 포토 레지스트 패턴(140)이 식각되는 것을 방지하기 위하여 사용되는데, 이때 사용된 CHF3 중 플루오르(F)가 상기 금속층(110), 예컨대, 알루미늄과 반응하여 AlF와 같은 폴리머(polymer)를 형성하고 형성된 상기 AlF는 O2 플라즈마 처리로도 제거되지 못할 정도로 챔버 내부에 잔존한다.
이러한 챔버 내부에 잔존하는 AlF와 같은 폴리머(polymer)는 후속 공정에서 상기 챔버 내부의 웨이퍼 상으로 떨어지는 드랍 파티클(drop particle)이 되고, 이러한 드랍 파티클에 의해 금속 배선이 블락되어 반도체 소자의 품질을 떨어지게 하 는 원인이 된다.
이러한 드랍 파티클을 제거하기 위하여 상기 무반사 코팅층(130)을 HeO2가 포함된 식각 가스를 사용하여 식각하는 경우 상기 HeO2의 헬륨(He)이 상기 알루미늄(Al)과 상기 플루오르(F)가 결합되는 것을 방해하여 상기 AlF가 생성되는 것을 방지할 수 있다. 예컨대, 상기 헬륨(He)이 상기 플루오르(F)와 결합하여 상기 AlF가 발생되는 것을 미리 방지할 수 있다.
상기 무반사 코팅층(130)의 식각 공정 후 상기 금속 장벽막(120) 및 상기 금속층(110)을 식각하는 공정이 수행되며, Cl2, BCl3, Ar, 및 CHF3을 포함하는 식각 가스가 사용될 수 있으나, 이 때에도 상기 AlF가 생성되는 것을 방지하기 위하여 상기 HeO2가 포함된 식각 가스가 사용될 수 있다.
상술한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 무반사 코팅층 형성 공정을 포함하는 금속 식각 공정에서 상기 무반사 코팅층 식각시 헬륨(He)을 포함하는 식각 가스를 사용하는 경우에 적용될 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 무반사 코팅층 공정을 포함하는 금속층 식각 공정을 설명하기 위한 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 공정을 나타내는 단면도이다.
<도면 주요 부분에 대한 부호의 설명>
110: 금속층, 120: 금속 장벽층,
130: 무반사 코팅층, 140: 포토 레지스터 패턴.
Claims (6)
- 반도체 기판 상에 금속층을 형성하는 단계;상기 금속층 위에 무반사 코팅층을 하는 단계;상기 무반사 코팅층 위에 노광 및 현상을 통하여 포토 레지스트 패턴을 형성하는 단계;상기 포토 레지스트 패턴에 따라 상기 무반사 코팅층을 헬륨이 포함된 제1 식각 가스를 사용하여 식각하는 단계; 및플루오르를 포함하는 제2 식각 가스를 사용하여 상기 금속층을 식각하는 단계를 포함하며,상기 금속층을 식각할 때, 상기 제2 식각 가스에 포함된 플루오르는 상기 무반사 코팅층 식각시 사용된 상기 제1 식각 가스에 포함된 헬륨과 결합하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서, 상기 반도체 소자의 제조 방법은,상기 금속층을 형성하는 단계와 상기 무반사 코팅층을 형성하는 단계 사이에 금속 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 제1항에 있어서,상기 제1 식각 가스는 HeO2을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 무반사 코팅층은 유기물인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서,상기 제2 식각 가스는 CL2, Ar, CHF3, 및 HeO2를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136569A KR100913322B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136569A KR100913322B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090068806A KR20090068806A (ko) | 2009-06-29 |
| KR100913322B1 true KR100913322B1 (ko) | 2009-08-20 |
Family
ID=40996143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136569A KR100913322B1 (ko) | 2007-12-24 | 2007-12-24 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100913322B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980064754A (ko) * | 1996-12-23 | 1998-10-07 | 윌리엄비.켐플러 | 무반사 코팅을 플라즈마 에칭하기 위한 공정 |
| KR20060058424A (ko) * | 2004-11-25 | 2006-05-30 | 피에스케이 주식회사 | 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법 |
-
2007
- 2007-12-24 KR KR1020070136569A patent/KR100913322B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980064754A (ko) * | 1996-12-23 | 1998-10-07 | 윌리엄비.켐플러 | 무반사 코팅을 플라즈마 에칭하기 위한 공정 |
| KR20060058424A (ko) * | 2004-11-25 | 2006-05-30 | 피에스케이 주식회사 | 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090068806A (ko) | 2009-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
| KR100491199B1 (ko) | 반도체 웨이퍼 에칭에 의한 집적 회로 | |
| US5994235A (en) | Methods for etching an aluminum-containing layer | |
| WO1997045866A1 (en) | Mechanism for uniform etching by minimizing effects of etch rate loading | |
| US6080680A (en) | Method and composition for dry etching in semiconductor fabrication | |
| WO1998028785A1 (en) | Methods for improving photoresist selectivity and reducing etch rate loading | |
| US6103457A (en) | Method for reducing faceting on a photoresist layer during an etch process | |
| JPH0786244A (ja) | ドライエッチング方法 | |
| KR100450564B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| US5846443A (en) | Methods and apparatus for etching semiconductor wafers and layers thereof | |
| JP2004080045A (ja) | マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス | |
| KR100913322B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2011077085A (ja) | 半導体装置の製造方法 | |
| JP5532201B2 (ja) | 半導体装置の製造方法 | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| KR100800165B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1041308A (ja) | ドライエッチング方法 | |
| TW514679B (en) | Method of promoting an etching selectivity of titanium nitride to aluminum | |
| KR100450565B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| JP2006173360A (ja) | 半導体装置の製造方法 | |
| US20100167536A1 (en) | Method for removing hardened polymer residue | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| TW202212979A (zh) | 減少微電子工件之euv圖案化中的微橋缺陷之方法 | |
| KR100688747B1 (ko) | 웨이퍼 에지 식각 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |