KR100909139B1 - 반도체 소자의 금속패턴 형성방법 - Google Patents
반도체 소자의 금속패턴 형성방법 Download PDFInfo
- Publication number
- KR100909139B1 KR100909139B1 KR1020070105928A KR20070105928A KR100909139B1 KR 100909139 B1 KR100909139 B1 KR 100909139B1 KR 1020070105928 A KR1020070105928 A KR 1020070105928A KR 20070105928 A KR20070105928 A KR 20070105928A KR 100909139 B1 KR100909139 B1 KR 100909139B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- semiconductor substrate
- sacrificial layer
- forming
- curing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 title claims abstract description 44
- 230000007261 regionalization Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 31
- 238000001723 curing Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- 150000002739 metals Chemical class 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007761 roller coating Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로, 해결하고자 하는 기술적 과제는 두층의 포토레지스트를 경화시켜줌으로써, 포토레지스트의 형태를 정확하게 구현하여, 보다 미세하고 균일한 금속 패턴을 확보하는 데 있다.
이를 위해 본 발명은 반도체 기판 상에 제1포토레지스트를 도포하여, 반도체 기판이 노출되도록 제1포토레지스트를 노광 및 현상하여 패턴을 형성하는 제1포토레지스트 패터닝 단계와, 제1포토레지스트를 경화시킨 후, 반도체 기판에 노출된 영역에 대응되는 제1포토레지스트에 희생층을 갭필하는 희생층 갭필 단계와, 희생층이 갭필된 제1포토레지스트 상에 반사방지막을 형성하는 반사방지막 형성 단계와, 반사방지막 상에 제2포토레지스트를 도포하여, 반사방지막이 노출되도록 제2포토레지스트를 노광 및 현상하여 패턴을 형성하는 제2포토레지스트 패터닝 단계와, 제2포토레지스트를 마스크로 이용하여, 반사방지막을 식각하는 반사방지막 식각단계와, 희생층을 제거하여 반도체 기판이 노출되도록 하고, 제2포토레지스트 및 반도체 기판 상에 금속을 증착하는 금속 증착 단계와, 제1포토레지스트 및 제2포토레지스트를 제거하여, 반도체 기판에 형성된 금속을 제외한 제2포토레지스트 상의 금속을 제거하는 제1포토레지스트 및 제2포토레지스트 제거 단계를 포함하는 반도체 소자의 금속패턴 형성방법을 개시한다.
포토레지스트, 반사방지막, 희생층, 금속패턴, 경화
Description
본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로, 보다 상세하게는 두층의 포토레지스트 패턴을 경화시켜줌으로써, 포토레지스트 패턴의 형태를 정확하게 구현하여, 보다 미세하고 균일한 금속 패턴을 확보할 수 있는 반도체 소자의 금속패턴 형성방법에 관한 것이다.
통상적으로 반도체 소자는 알루미늄 또는 구리 등과 같은 금속 배선을 재료로 사용하여 패턴을 형성한다. 이러한 반도체 소자의 패턴 형성 방법에는 유전체(dielectric)층에 트렌치를 형성한 후 채워 넣는 다마신(Damascene) 방법, 또는 리소그라피 패턴(lighography pattern)을 먼저 형성한 후에 박막을 증착하여 리프트-오프(lift-off) 하는 방법 등이 있다.
이중, 리프트 오프 방법은 상기 반도체 공정 중의 한 단계로서, 증착막을 쉽고 간편하게 패터닝(pattering) 하는 공정이다. 이때, 리프트 오프 하는 방법을 사용하기 위해서는 포토레지스트의 단면이 티-탑(T-top) 형태를 가지도록 패턴을 형성해야하는 어려운 문제점이 있다.
상기 리프트 오프 방법은 노광 공정 다음에 하드 베이킹(hard baking)을 한 후에, 전체적으로 마스크 없이 노광(flood exposure)을 하고 현상을 하면 박막이 입혀질 기판 부분이 최종적으로 남고, 박막이 입혀지지 않아야 할 곳은 현상액에 용해되지 않은 형태로 포토레지스트가 잔존하게 된다.
이때, 반도체 기판을 증착기에서 증착을 하고 나면 증착 물질이 원하는 패턴부와 기존의 현상액이 존재하던(필요없는 부분) 부분 모두에 쌓이게 되고 나중에 아세톤이나 응고된 포토레지스트를 녹일 수 있는 용매에 담그면 반도체 기판에 증착된 물질만 남고, 포토레지스트 위에 증착된 물질은 마치 허물 벗겨지듯이 제거된다. 그러나, 노광을 받은 포토레지스트가 현상된 후, 모서리의 각도가 수직이 되지 않거나 역경사가 되지않아 정교한 전극패턴을 형성시킬 수 없는 문제가 발생한다.
이러한, 상기 리프트 오프 방법은 일반적으로 감도가 다른 두 층의 포토레지스트를 사용하는 방법과 단일 포토레지스트 등을 사용하는 방법이 있다. 그러나, 상기 감도가 다른 두층의 포토레지스트를 사용하는 경우, 노광 주입량(dose)의 변화에 따라 패턴의 단면 티-탑(T-top) 형태가 크게 변한다는 어려움이 있다. 또한, 상기 단일 레지스트를 사용하는 경우도 역시, 재현성의 구현이 어려운 문제점이 발생한다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 두층의 포토레지스트 패턴을 경화시켜줌으로써, 포토레지스트 패턴의 형태를 정확하게 구현하여, 보다 미세하고 균일한 금속 패턴을 확보할 수 있는 반도체 소자의 금속패턴 형성방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법은 반도체 기판 상에 제1포토레지스트를 도포하여, 상기 반도체 기판이 노출되도록 제1포토레지스트를 노광 및 현상하여 패턴을 형성하는 제1포토레지스트 패터닝 단계와, 상기 제1포토레지스트를 경화시킨 후, 상기 반도체 기판에 노출된 영역에 대응되는 상기 제1포토레지스트에 희생층을 갭필하는 희생층 갭필 단계와, 상기 희생층이 갭필된 상기 제1포토레지스트 상에 반사방지막을 형성하는 반사방지막 형성 단계와, 상기 반사방지막 상에 제2포토레지스트를 도포하여, 상기 반사방지막이 노출되도록 제2포토레지스트를 노광 및 현상하여 패턴을 형성하는 제2포토레지스트 패터닝 단계와, 상기 제2포토레지스트를 마스크로 이용하여, 상기 반사방지막을 식각하는 반사방지막 식각단계와, 상기 희생층을 제거하여 상기 반도체 기판이 노출되도록 하고, 상기 제2포토레지스트 및 상기 반도체 기판 상에 금속을 증착하는 금속 증착 단계와, 상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하여, 상기 반도체 기판에 형성된 상기 금속을 제외한 상기 제2포토레지스트 상의 상기 금속을 제거하는 제1포토레지스트 및 제2포토레지스트 제거 단계를 포함할 수 있다.
이때, 상기 제1포토레지스트 패터닝 단계 이후, 상기 제1포토레지스트는 온도 경화 또는 플라즈마 경화에 의해 경화가 이루어질 수 있다.
여기서, 상기 제1포토레지스트에 온도 경화에 의해 경화될 경우, 150℃ 내지 250℃에서 경화가 이루어질 수 있다. 그리고, 상기 반사 방지막을 식각하는 단계에서, 상기 제2포토레지스트는 상기 반사 방지막의 건식식각 방식을 이용한 식각 과정에서 플라즈마 경화에 의해 경화가 이루어질 수 있다.
또한, 상기 희생층 갭필 단계 이후, 상기 제1포토레지스트가 노출되도록 상기 희생층을 평탄화시키는 희생층 평탄화 단계를 더 포함할 수 있다.
상술한 바와 같이, 본 발명에 의한 반도체 소자의 금속패턴 형성방법은 두층의 포토레지스트 패턴을 경화시켜줌으로써, 포토레지스트 패턴의 형태를 정확하게 구현하여, 보다 미세하고 균일한 금속 패턴을 확보할 수 있는 효과가 있다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 순서도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법은 제1포토레지스트 패터닝 단계(S1)와, 제1포토레지스트 경화 단계(S2)와, 희생층 갭필 단계(S3)와, 반사방지막 형성 단계(S4)와, 제2포토레지스트 패터닝 단계(S5)와, 반사방지막 식각 단계(S6)와, 희생층 제거 단계(S7)와, 금속 증착 단계(S8)와, 제1포토레지스트 및 제2포토레지스트 제거 단계(S9)를 포함한다.
도 2a 내지 2i는 도 1에 도시된 반도체 소자의 금속패턴 형성방법을 도시한 단면도이다. 도 1에 도시된 반도체 소자의 금속패턴 형성방법을 도 2a 내지 2i의 단면도를 이용하여 자세히 설명하고자 한다.
도 2a는 상기 제1포토레지스트 패터닝 단계(S1)를 도시한 단면도이고, 도 2b는 상기 제1포토레지스트 경화 단계(S2)를 도시한 단면도이고, 도 2c는 상기 희생층 갭필 단계(S3)를 도시한 단면도이고, 도 2d는 상기 반사방지막 형성 단계(S4)를 도시한 단면도이고, 도 2e는 상기 제2포토레지스트 패터닝 단계(S5)를 도시한 단면도이고, 도 2f는 상기 반사방지막 식각 단계(S6)를 도시한 단면도이고, 도 2g는 상기 희생층 제거 단계(S7)를 도시한 단면도이고, 도 2h는 상기 금속 증착 단계(S8)를 도시한 단면도이고, 도 2i는 상기 제1포토레지스트 및 제2포토레지스트 제거 단계(S9)를 도시한 단면도이다.
먼저, 도 2a를 참조하면, 상기 제1포토레지스트 패터닝 단계(S1)는 반도체 기판(10)상에 제1포토레지스트(20)를 도포하여, 상기 반도체 기판(10)이 노출되도 록 제1포토레지스트(20)를 노광 및 현상하여 패턴을 형성하는 단계이다.
상기 제1포토레지스트 패터닝 단계(S1)는 반도체 기판 (10)을 준비하여, 상기 반도체 기판(10) 상에 제1포토레지스트(20)를 일정 두께로 도포한 후, 노광을 시켜 현상하는 포토 리소그래피(photo-lithography) 공정을 통해 반도체 소자 영역을 정의하는 패턴으로 형성된다.
이러한, 제1포토레지스트(20)는 반도체 기판(10)상에 스핀 코팅, 롤러식 도포 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 도포할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 또한, 제1포토레지스트(20)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다.
다음, 도 2b를 참조하면, 상기 제1포토레지스트 경화 단계(S2)는 패턴화된 상기 제1포토레지스트(20)를 경화시키는 단계이다.
상기 제1포토레지스트(20)는 온도 경화 또는 플라즈마 경화가 이루어질 수 있다. 먼저, 상기 제1포토레지스트(20)를 온도 경화 방법으로, 상기 제1포토레지스트(20)에 별도의 마스크가 없이, 150℃ 내지 250℃의 온도에서 경화가 이루어질 수 있지만, 바람직하게는 180℃ 내지 220℃에서 이루어진다.
여기서, 경화가 이루어지는 온도가 150℃미만일 경우, 상기 제1포토레지스트(20)가 완전히 경화를 이루지 못하기 때문에, 나아가 패턴의 형태가 불균일해지는 문제가 발생할 수 있다. 또한, 250℃이상일 경우, 상기 제1포토레지스트(20)에 과도한 온도로 경화가 이루어지기 때문에, 제1포토레지스트(20) 자체에 손상이 가 는 문제가 발생할 수 있다.
그리고, 상기 제1포토레지스트(20)를 플라즈마 경화 방법으로, 상기 제1포토레지스트(20)에 아르곤(Ar) 등의 플라즈마 가스를 주입시킴으로써, 상기 제1포토레지스트(20)의 견고성을 향상시킬 수 있다.
이와 같이, 상기 제1포토레지스트(20)을 온도 경화 또는 플라즈마 경화를 시킴으로써, 상기 제1포토레지스트(20)을 보다 견고하고 균일한 성질을 유지시킬 수 있다.
다음, 도 2c를 참조하면, 상기 희생층 갭필 단계(S3)는 상기 제1포토레지스트(20)를 통하여 노출된 상기 반도체 기판(10)의 소정 영역에 희생층(25)을 갭필하는 단계이다.
상기 희생층(25)은 노브락계 수지 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 희생층(25)은 제거하기 쉬운 물질로써, 추후 진행될 공정 단계로부터, 상기 반도체 기판(10) 및, 상기 제1포토레지스트(20)의 형태를 보호해 주기 위해 갭필되어 이루어진다.
다음, 도 2d를 참조하면, 상기 반사방지막 형성 단계(S4)는 상기 희생층(25)으로 갭필된 상기 제1포토레지스트(20) 상에 반사방지막(30)을 형성하는 단계이다.
여기서, 상기 반사방지막(30)을 형성하기 전에, 상기 제1포토레지스트(20)에 갭필된 상기 희생층(25)을 상기 제1포토레지스트(20)가 노출되도록 평탄화시켜주는 단계가 더 포함된다. 상기 평탄화는 화학적 기계적 연마(CMP) 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것 은 아니다. 이러한, 상기 평탄화 공정으로 평탄하게 이루어진 제1포토레지스트(20) 및 상기 희생층(25) 상부에 반사방지막(30)이 형성된다.
상기 반사방지막(30)은 광흡수 감광 재료층으로 고집적 반도체의 미세 패턴을 형성할 때, 패턴 크기(CD, Critical Dimension)를 조절하고, 패턴 왜곡을 방지하는 역할을 한다. 이와 같이, 상기 반사방지막(30)은 스핀 코팅, 화학 기상 증착(CVD) 방법 및 그 등가 방법으로 형성될 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.
다음, 도 2e를 참조하면, 상기 제2포토레지스트 패터닝 단계(S5)는 상기 반사방지막(30) 상에 제2포토레지스트(40)를 도포하여, 상기 반사방지막(30)이 노출되도록 제2포토레지스트(40)를 노광 및 현상하여 패턴을 형성하는 단계이다.
상기 제2포토레지스트 패터닝 단계(S5)는 상기 반사방지막(30) 상에 제2포토레지스트(40)를 일정두께로 도포한 후, 노광시켜 현상하는 포토리소그래피(photo-lithography)공정을 통해 반도체 소자 영역을 정의하는 패턴으로 형성된다. 여기서, 상기 제2포토레지스트(40)가 정의하는 반도체 소자 영역의 폭은 상기 제1포토레지스트(20)가 정의하는 반도체 소자 영역의 폭보다 작게 이루어진다.
이러한, 제2포토레지스트(40)는 반사방지막 (30)상에 스핀 코팅, 롤러식 도포 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 도포할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 또한, 제2포토레지스트(40)는 노브락계 수지, 감광제, 용제, PHS (poly hydroxy strene)계로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다.
다음, 도 2f를 참조하면, 상기 반사방지막 식각 단계(S6)는 상기 패턴화된 제2포토레지스트(40)를 마스크로 이용하여, 상기 반사방지막(30)을 식각하는 단계이다.
상기 반사방지막(30)은 제2포토레지스트(40)를 마스크로 이용하여, 상기 희생층(25)이 노출되도록 건식 식각(dry etching) 방식을 이용하여 식각할 수 있다. 여기서, 건식 식각(dry etching) 방식은 건식 식각용 가스를 플라즈마 상태로 만들고, 상하 전극을 이용하여 플라즈마 상태의 식각용 가스를 웨이퍼에 충돌시킨 후, 물리적인 충격과 화학 반응의 결합에 의해 이루어지는 방식이다.
이때, 상기 반사 방지막(30)이 건식 식각(dry etching) 방식으로 식각되는데, 상기 반사 방지막(30) 상부에 형성된 제2포토레지스트(40)에도 플라즈마 상태의 이온이 침투함으로써, 상기 제2포토레지스트(40)도 동시에 경화(hardening)될 수 있다. 따라서, 상기 제2포토레지스트(40)에는 상기 제1포토레지스트(20)와 같이 경화 공정을 거치지 않고, 상기 반사방지막(30)을 건식 식각함으로써, 플라즈마를 이용하여 충분히 경화될 수 있다. 따라서, 상기 제1포토레지스트(20)와 상기 제2포토레지스트(30)은 매우 견고한 성질로 이루어질 수 있다.
다음, 도 2g를 참조하면, 상기 희생층 제거 단계(S7)는 상기 반도체 기판(10)이 노출되도록 상기 희생층(25)을 제거하는 단계이다.
상기 희생층(25)은 상기 제1포토레지스트(20) 및 제2포토레지스트(40)과 동일한 폴리머(polymer) 계열로써, 디벨롭(Develop)용액 또는 시너(Thinner)용액을 이용하여, 상기 반도체 기판(10)의 소정 영역이 노출되도록 제거할 수 있다. 이때, 상기 시너(Thinner)용액은 포토 공정에서 포토레지스트 제거의 목적으로 사용되는 것으로써, 일반적인 포토레지스트 경우에는 시너 용액에 녹아내리게 된다.
이에 따라, 상기 제1포토레지스트(20) 및 제2포토레지스트(40)는 시너 용액으로부터 녹는 것을 방지하기 위해, 미리 경화(hardening)를 시켜준 것이다. 따라서, 경화된 제1포토레지스트(20) 및 제2포토레지스트(40)는 디벨롭(Develop) 용액 또는 시너(Thinner)용액과 반응하지 않기 때문에, 제1포토레지스트(20) 및 제2포토레지스트(40)의 형태가 손상되는 것을 완전히 방지할 수 있다. 그러므로, 제1포토레지스트(20) 및 제2포토레지스트(40)의 단면은 정확한 티-탑(T-top) 형태로 형성될 수 있다.
다음, 도 2h를 참조하면, 상기 금속 증착 단계(S8)는 상기 패턴화된 제2포토레지스트(40) 및 상기 반도체 기판(10) 상에 금속(50a, 50b)을 증착하는 단계이다.
상기 금속(50a)는 상기 제2포토레지스트(40) 상으로 증착되고, 동시에, 상기 제2포토레지스트(40)를 마스크로 이용하여, 소정 영역이 노출된 반도체 기판(10) 상으로도 상기 금속(50b)이 증착된다. 여기서, 상기 반도체 기판(10)상에 증착되는 금속(50b)의 폭은 상기 제2포토레지스트(40)가 정의하는 반도체 소자 영역의 폭과 동일하고, 상기 제1포토레지스트(20)가 정의하는 반도체 소자 영역의 폭보다 작다.
이러한, 상기 금속(50a, 50b)은 스퍼터링, PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition) 및 그 등가 방법 중 선택된 어느 하나의 방법으로 증착될 수 있으나, 이러한 방법으로 본 발명 을 한정하는 것은 아니다. 상기 금속(50a, 50b)을 형성하는데 이용되는 상기 제2포토레지스트(40)는 정확한 형태로 매우 견고하게 형성되기 때문에, 상기 금속(50a, 50b)도 미세하고, 균일하게 형성될 수 있다.
마지막으로, 도 2i를 참조하면, 상기 제1포토레지스트 및 제2포토레지스트 패턴 제거단계(S9)는 상기 제1포토레지스트(20) 및 상기 제2포토레지스트(40)를 제거하여, 상기 반도체 기판(10)에 형성된 상기 금속(50b)을 제외한 상기 제2포토레지스트(40) 상의 상기 금속(50b)을 제거하는 단계이다.
상기 제1포토레지스트(20) 및 제2포토레지스트(40)는 폴리머(polymer) 계열로써, 디벨롭(Develop) 용액 또는 시너(Thinner)용액을 이용하여 제거할 수 있다. 이와 같이, 상기 제1포토레지스트(20) 및 제2포토레지스트(40)를 제거함과 동시에, 상기 제2포토레지스트(40) 상에 증착된 금속(50a)과, 상기 제1포토레지스트(20)와 제2포토레지스트(40) 사이에 형성된 반사방지막(30)도 함께 제거된다. 따라서, 상기 제1포토레지스트(20) 및 제2포토레지스트(40)와 반사방지막(30) 및 금속(50a)을 제거함 즉, 스트립(strip) 공정을 거쳐서, 상기 반도체 기판(10) 상에는 보다 미세하고 균일한 금속(50b) 패턴이 그대로 형성될 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 순서도이다.
도 2a 내지 2i는 도 1에 도시된 반도체 소자의 금속패턴 형성방법을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 20 : 제1포토레지스트
25 : 희생층 30 : 반사방지막
40 : 제2포토레지스트 50a, 50b : 금속
Claims (5)
- 반도체 기판 상에 제1포토레지스트를 도포하여, 상기 반도체 기판이 노출되도록 제1포토레지스트를 노광 및 현상하여 패턴을 형성하는 제1포토레지스트 패터닝 단계;상기 제1포토레지스트를 경화시키는 제1포토레지스트 경화 단계;상기 반도체 기판에 노출된 영역에 대응되는 상기 제1포토레지스트에 희생층을 갭필하는 희생층 갭필 단계;상기 희생층이 갭필된 상기 제1포토레지스트 상에 반사방지막을 형성하는 반사방지막 형성 단계;상기 반사방지막 상에 제2포토레지스트를 도포하여, 상기 반사방지막이 노출되도록 제2포토레지스트를 노광 및 현상하여 패턴을 형성하는 제2포토레지스트 패터닝 단계;상기 제2포토레지스트를 마스크로 이용하여, 상기 반사방지막을 식각하면서, 상기 제2포토레지스트를 경화시키는 반사방지막 식각단계;상기 희생층을 제거하여 상기 반도체 기판이 노출되도록 하고, 상기 제2포토레지스트 및 상기 반도체 기판 상에 금속을 증착하는 금속 증착 단계; 및,상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하여, 상기 반도체 기판에 형성된 상기 금속을 제외한 상기 제2포토레지스트 상의 상기 금속을 제거하는 제1포토레지스트 및 제2포토레지스트 제거 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
- 제 1항에 있어서,상기 제1포토레지스트 경화 단계에서는상기 제1포토레지스트를 온도 경화 또는 플라즈마 경화에 의해 경화하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
- 제 2항에 있어서,상기 제1포토레지스트 경화 단계에서 상기 제1포토레지스트가 온도 경화에 의해 경화될 경우,150℃ 내지 250℃에서 경화가 이루어지는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
- 제 1항에 있어서,상기 반사 방지막을 식각하는 단계에서는상기 반사 방지막의 건식식각 방식을 이용한 식각 과정에서 상기 제2포토레지스트가 플라즈마 경화에 의해 경화되는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
- 제 1항에 있어서,상기 희생층 갭필 단계 이후,상기 제1포토레지스트가 노출되도록 상기 희생층을 평탄화시키는 희생층 평탄화 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070105928A KR100909139B1 (ko) | 2007-10-22 | 2007-10-22 | 반도체 소자의 금속패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070105928A KR100909139B1 (ko) | 2007-10-22 | 2007-10-22 | 반도체 소자의 금속패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090040530A KR20090040530A (ko) | 2009-04-27 |
| KR100909139B1 true KR100909139B1 (ko) | 2009-07-23 |
Family
ID=40763860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070105928A KR100909139B1 (ko) | 2007-10-22 | 2007-10-22 | 반도체 소자의 금속패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100909139B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10553625B2 (en) | 2017-12-27 | 2020-02-04 | Samsung Display Co., Ltd. | Method of manufacturing display device including multilayered lines arranged at fine intervals |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102297658B1 (ko) * | 2019-10-31 | 2021-09-07 | 주식회사 오이솔루션 | 반도체 레이저 다이오드를 제조하기 위한 방법 |
| CN117594436B (zh) * | 2024-01-18 | 2024-03-29 | 汉轩微电子制造(江苏)有限公司 | 剥离金属的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258327A (ja) * | 2001-08-03 | 2003-09-12 | Yamaha Corp | 貴金属薄膜パターンの形成方法 |
-
2007
- 2007-10-22 KR KR1020070105928A patent/KR100909139B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258327A (ja) * | 2001-08-03 | 2003-09-12 | Yamaha Corp | 貴金属薄膜パターンの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10553625B2 (en) | 2017-12-27 | 2020-02-04 | Samsung Display Co., Ltd. | Method of manufacturing display device including multilayered lines arranged at fine intervals |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090040530A (ko) | 2009-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595441B2 (en) | Patterning a substrate using grafting polymer material | |
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| US9368348B2 (en) | Self-aligned patterning process | |
| US6645851B1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| US20090130612A1 (en) | Patterning process | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| KR101096194B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| KR100909139B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| US20070004193A1 (en) | Method for reworking low-k dual damascene photo resist | |
| TWI581329B (zh) | 圖案形成方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US8975189B2 (en) | Method of forming fine patterns | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| JP2000188329A (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| KR100909138B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| US6350559B1 (en) | Method for creating thinner resist coating that also has fewer pinholes | |
| KR100571418B1 (ko) | 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법 | |
| KR0144420B1 (ko) | 리소그라피 공정방법 | |
| KR100596860B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
| KR101127034B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |