KR100907885B1 - 반도체 소자 형성 방법 - Google Patents

반도체 소자 형성 방법 Download PDF

Info

Publication number
KR100907885B1
KR100907885B1 KR1020060137336A KR20060137336A KR100907885B1 KR 100907885 B1 KR100907885 B1 KR 100907885B1 KR 1020060137336 A KR1020060137336 A KR 1020060137336A KR 20060137336 A KR20060137336 A KR 20060137336A KR 100907885 B1 KR100907885 B1 KR 100907885B1
Authority
KR
South Korea
Prior art keywords
photoresist film
duv
muv
semiconductor substrate
forming
Prior art date
Application number
KR1020060137336A
Other languages
English (en)
Other versions
KR20080062051A (ko
Inventor
문주형
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137336A priority Critical patent/KR100907885B1/ko
Publication of KR20080062051A publication Critical patent/KR20080062051A/ko
Application granted granted Critical
Publication of KR100907885B1 publication Critical patent/KR100907885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 기판에 다수의 스택 게이트 패턴을 형성하는 단계와, 상기 반도체 기판 전면에 DUV(deep ultra violet) 광에 감광하는 DUV 포토 레지스트막과 MUV(mid-ultraviolet) 광에 감광하는 MUV 포토 레지스트막을 차례대로 증착하는 단계와, 제1 노광 공정을 수행하여 상기 DUV(deep ultra violet) 포토 레지스트막의 일부를 오픈하는 MUV 포토 레지스트막 패턴을 형성하는 단계와, 제2 노광 공정을 수행하여 상기 반도체 기판의 일부를 오픈하는 DUV 포토 레지스트막 패턴을 형성하는 단계와, 상기 MUV 포토 레지스트막 패턴을 마스크로 이용하여 식각 공정을 수행하여 오픈된 상기 반도체 기판을 선택적으로 식각하여 공통 소스 영역이 형성될 트렌치를 형성하는 단계와, 상기 트렌치에 대하여 이온 주입하여 공통 소스 영역을 형성하는 단계와, 애싱 및 세정공정을 수행하여 MUV 포토 레지스트막 패턴 및 DUV 포토 레지스트막 패턴을 제거하는 단계를 포함한다.
포토 리소그라피(photolithography)

Description

반도체 소자 형성 방법{Method for Forming Semiconductor Device}
도 1은 종래 기술에 따른 게이트 패턴 사이에 남아 있는 폴리머 성분의 이물질을 SEM(Scanning Electron Microscope)를 이용하여 반도체 소자의 평면을 촬영한 이미지.
도 2는 종래 기술에 따른 게이트 패턴 사이에 남아 있는 폴리머 성분의 이물질을 SEM(Scanning Electron Microscope)를 이용하여 반도체 소자의 단면을 촬영한 이미지.
도 3은 종래 기술에 따른 도 2를 확대한 이미지.
도 4는 종래 기술에 따른 폴리머 성분의 이물질에 의해 식각되지 않은 반도체 기판을 SEM(Scanning Electron Microscope)를 이용하여 반도체 소자의 평면도를 촬영한 이미지.
도 5a 내지 도 5d는 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
500a: 반도체 기판 502:터널링 산화막
504:플로팅 게이트막 506:게이트 절연막
508:콘트롤 게이트 510:게이트 패턴
516:트렌치 518:공통 소스 영역
본 발명은 반도체 소자 형성 방법에 관한 것으로, 특히, 폴리머 성분의 부산물 형성을 방지하는 반도체 소자 형성 방법에 관한 것이다.
일반적으로 플래시 메모리(Flash memory) 소자는 프로그래밍 및 소거(Erase) 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그래밍 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다. 이러한 플래시 메모리 소자는 실리콘 기판 상에 형성된 박막의 터널 산화막, 절연막의 개재 하에 적층된 부유 게이트 및 제어 게이트 및 노출된 기판 부위에 형성된 소스 및 드레인 영역을 포함하여 구성되며, 1 개의 트랜지스터로서 1 비트의 저장 상태를 실현하고, 아울러, 전기적으로 프로그래밍과 소거를 수행한다.
그러나, 90㎚ 이하 반도체 소자의 고집적화에 따라 개별 소자 및 배선의 크기가 줄고, 소자와 소자 및 배선들 사이의 거리도 줄어들게 됨에 RCS(Recessed Common Source) 공정에서 포토 리소그라피(photolithography)를 이용하는 식각공정을 수행하는 경우에 도 1 내지 도 3에서 나타낸 바와 같이, 폴리머 성분의 부산물이 게이트 패턴(Gate Pattern) 사이에 남아 있는 문제점이 있다.
또한, 폴리머 성분의 부산물이 게이트 패턴에 남아 있어 반도체 기판에 소오스 영역의 트렌치를 형성하기 위하여 식각 공정(RIE:reaction ion etch)을 수행하 는데 폴리머 성분의 이물질에 의해 도 4에서 나타난 바와 같이, 반도체 기판을 식각할 수 없는 문제점이 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 폴리머 성분의 부산물 형성을 방지하는 반도체 소자 형성 방법을 제공하는 데 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 특징은 반도체 기판에 다수의 스택 게이트 패턴을 형성하는 단계와, 상기 반도체 기판 전면에 DUV(deep ultra violet) 광에 감광하는 DUV 포토 레지스트막과 MUV(mid-ultraviolet) 광에 감광하는 MUV 포토 레지스트막을 차례대로 증착하는 단계와, 제1 노광 공정을 수행하여 상기 DUV(deep ultra violet) 포토 레지스트막의 일부를 오픈하는 MUV 포토 레지스트막 패턴을 형성하는 단계와, 제2 노광 공정을 수행하여 상기 반도체 기판의 일부를 오픈하는 DUV 포토 레지스트막 패턴을 형성하는 단계와, 상기 MUV 포토 레지스트막 패턴을 마스크로 이용하여 식각 공정을 수행하여 오픈된 상기 반도체 기판의 일부를 식각하여 공통 소스 영역이 형성될 트렌치를 형성하는 단계와, 상기 트렌치에 대하여 이온 주입하여 공통 소스 영역을 형성하는 단계와, 애싱 및 세정공정을 수행하여 MUV 포토 레지스트막 패턴 및 DUV 포토 레지스트막 패턴을 제거하는 단계를 포함하는 반도체 소자 형성 방법에 관한 것이다.
본 발명에서 상기 제1 노광 공정은 350~450㎚ 파장의 MUV 광을 이용하고, 상 기 제2 노광 공정은 190~300㎚ 파장의 DUV 광을 이용하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 형성 방법에 대해서 상세히 설명한다.
도 5a 내지 도 5d는 본 발명에 따른 반도체 소자 형성 방법을 설명하기 위한 단면도들이다.
먼저, 도 5a에서 나타낸 바와 같이, 반도체 기판(500) 위에 터널링 산화막(502), 플로팅 게이트막(504), 게이트 절연막(506) 및 콘트롤 게이트막(508)를 순차적으로 형성한 후 식각공정을 수행하여 터널링 산화막(502), 플로팅 게이트막(504), 게이트 절연막(506) 및 콘트롤 게이트막(508)을 선택적으로 식각하여 게이트 패턴(510)을 형성한다.
이어서, 도 5b에서 나타낸 바와 같이, 게이트 패턴(510)을 구비하는 반도체 기판(500) 전면에 DUV(Deep Ultra Violet) 광에 감광하는 DUV 포토 레지스트막(512)을 형성한 후 DUV 포토 레지스트막(512) 위에 MUV(Mid Ultra Violet) 광에 감광하는 MUV(Mid Ultra Violet) 포토 레지스트막(514)을 형성한다.
그런 다음, 도 5c에서 나타낸 바와 같이, 350~450㎚ 파장의 MUV 광을 이용하는 식각공정을 수행하여 MUV 포토 레지스트막(514)을 선택적으로 식각하여 DUV 포토 레지스트막(512)의 일부를 오픈하는 MUV 포토 레지스트막 패턴(514a)를 형성한다.
이때, DUV 포토레지스트막(512)은 MUV 광에 대해 감도를 갖지 않는 것이 바람직하다.
이후, 190~300㎚ 파장의 DUV 광을 이용하는 식각공정을 수행하여 DUV 포토 레지스트막(512)을 선택적으로 식각하여 반도체 기판(500)의 일부를 오픈하는 DUV 포토 레지스트막 패턴(512a)을 형성한다.
도 5d에서 나타낸 바와 같이, MUV 포토 레지스트 패턴(514a)을 마스크로 이용하는 식각공정 예컨대, 반응 이온 식각(RIE:reaction ion etch) 방법을 이용하여 반도체 기판(500)을 선택적으로 식각하여 공통 소스 라인을 형성할 트렌치(516)를 형성한다.
이 후, 트렌치(516)에 도펀트(As 또는 P)를 이온 주입하여 공통 소스 라인 영역(518)을 형성한 후 애싱 및 세정공정을 수행하여 DUV 포토 레지스트막 패턴(512a) 및 MUV 포토 레지스트막 패턴(514a)을 제거한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면, 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허 청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 형성 방법에 따라 폴리머 성분의 부산물 형성을 방지할 수 있어 반도체 소자의 수율을 향상시킬 수 있다.

Claims (2)

  1. 반도체 기판에 다수의 게이트 패턴을 형성하는 단계와,
    상기 반도체 기판 전면에 DUV(deep ultra violet) 광에 감광하는 DUV 포토 레지스트막과 MUV(mid-ultraviolet) 광에 감광하는 MUV 포토 레지스트막을 차례대로 증착하는 단계와,
    제1 노광 공정을 수행하여 상기 DUV(deep ultra violet) 포토 레지스트막의 일부를 오픈하는 MUV 포토 레지스트막 패턴을 형성하는 단계와,
    제2 노광 공정을 수행하여 상기 반도체 기판의 일부를 오픈하는 DUV 포토 레지스트막 패턴을 형성하는 단계와,
    상기 MUV 포토 레지스트막 패턴을 마스크로 이용하여 식각 공정을 수행하여 오픈된 상기 반도체 기판의 일부를 식각하여 공통 소스 영역이 형성될 트렌치를 형성하는 단계와,
    상기 트렌치에 대하여 이온 주입하여 공통 소스 영역을 형성하는 단계와,
    애싱 및 세정공정을 수행하여 MUV 포토 레지스트막 패턴 및 DUV 포토 레지스트막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  2. 제1항에 있어서,
    상기 제1 노광 공정은 350~450㎚ 파장의 MUV 광을 이용하고,
    상기 제2 노광 공정은 190~300㎚ 파장의 DUV 광을 이용하는 것을 특징으로 하는 반도체 소자 형성 방법.
KR1020060137336A 2006-12-29 2006-12-29 반도체 소자 형성 방법 KR100907885B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137336A KR100907885B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137336A KR100907885B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
KR20080062051A KR20080062051A (ko) 2008-07-03
KR100907885B1 true KR100907885B1 (ko) 2009-07-15

Family

ID=39814227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137336A KR100907885B1 (ko) 2006-12-29 2006-12-29 반도체 소자 형성 방법

Country Status (1)

Country Link
KR (1) KR100907885B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993021748A1 (en) 1992-04-08 1993-10-28 Leedy Glenn J Membrane dielectric isolation ic fabrication
KR20000053585A (ko) * 1999-01-25 2000-08-25 다카노 야스아키 불휘발성 반도체 기억 장치와 그 제조 방법
US6340603B1 (en) 2000-01-27 2002-01-22 Advanced Micro Devices, Inc. Plasma emission detection during lateral processing of photoresist mask
US20040043592A1 (en) 2002-08-28 2004-03-04 Infineon Technologies Richmond, Lp Method of forming a gate contact in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993021748A1 (en) 1992-04-08 1993-10-28 Leedy Glenn J Membrane dielectric isolation ic fabrication
KR20000053585A (ko) * 1999-01-25 2000-08-25 다카노 야스아키 불휘발성 반도체 기억 장치와 그 제조 방법
US6340603B1 (en) 2000-01-27 2002-01-22 Advanced Micro Devices, Inc. Plasma emission detection during lateral processing of photoresist mask
US20040043592A1 (en) 2002-08-28 2004-03-04 Infineon Technologies Richmond, Lp Method of forming a gate contact in a semiconductor device

Also Published As

Publication number Publication date
KR20080062051A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100847951B1 (ko) 반도체 장치의 제조 방법
US6713332B2 (en) Non-volatile memory device with enlarged trapping layer
US7811888B2 (en) Method for fabricating semiconductor memory device
US20070026612A1 (en) Method of fabricating flash memory device having self-aligned floating gate
US6784483B2 (en) Method for preventing hole and electron movement in NROM devices
KR100907885B1 (ko) 반도체 소자 형성 방법
US7648876B2 (en) Flash memory device
US20090142914A1 (en) Method for Manufacturing Semiconductor Device
KR100691490B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
US20070001214A1 (en) Method of manufacturing flash memory device
KR100810417B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
TWI449085B (zh) 半導體元件的製程方法
KR100850124B1 (ko) 반도체 소자의 제조 방법
KR100551336B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100600955B1 (ko) 비휘발성 메모리 소자의 셀 및 그 제조방법
KR20100079576A (ko) 반도체 소자의 제조방법
CN102456542A (zh) 半导体制造工艺
KR20050068901A (ko) 비 휘발성 메모리 소자의 제조방법
KR20110072232A (ko) 플래시 메모리 소자의 소오스 라인 형성 방법
KR101098446B1 (ko) 고전압 반도체 소자 제조 방법
KR20090122673A (ko) 반도체 소자의 제조 방법
US20100167491A1 (en) Method for fabricating flash memory device
KR100424171B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100976798B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee