KR100904735B1 - Method of fabricating contact hole in semiconductor device - Google Patents

Method of fabricating contact hole in semiconductor device Download PDF

Info

Publication number
KR100904735B1
KR100904735B1 KR1020070110497A KR20070110497A KR100904735B1 KR 100904735 B1 KR100904735 B1 KR 100904735B1 KR 1020070110497 A KR1020070110497 A KR 1020070110497A KR 20070110497 A KR20070110497 A KR 20070110497A KR 100904735 B1 KR100904735 B1 KR 100904735B1
Authority
KR
South Korea
Prior art keywords
film
layer
photoresist
forming
photoresist film
Prior art date
Application number
KR1020070110497A
Other languages
Korean (ko)
Other versions
KR20090044408A (en
Inventor
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110497A priority Critical patent/KR100904735B1/en
Publication of KR20090044408A publication Critical patent/KR20090044408A/en
Application granted granted Critical
Publication of KR100904735B1 publication Critical patent/KR100904735B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명의 반도체소자의 컨택홀 형성방법은, 기판 위의 절연막 위에 포토레지스트막을 형성하는 단계와, 포토레지스트막의 제1 부분을 제외한 나머지 제2 부분을 선택적으로 실리레이션시키는 단계와, 선택적 실리레이션이 이루어진 포토레지스트막의 제1 부분 및 제2 부분 위에 하드마스크막 및 희생막을 형성하는 단계와, 희생막 위의 마스크막패턴을 이용한 식각을 희생막에 대해 수행하여 희생막패턴을 형성하는 단계와, 희생막패턴의 측벽에 스페이서막을 형성하는 단계와, 스페이서막 내의 희생막패턴을 제거하는 단계와, 스페이서막을 이용한 식각을 하드마스크막에 대해 수행하여 하드마스크막패턴을 형성하는 단계와, 하드마스크막패턴을 이용한 식각을 포토레지스트막에 대해 수행하여, 실리레이션되지 않은 제2 부분을 선택적으로 제거하는 단계와, 제2 부분이 선택적으로 제거된 포토레지스트막을 이용한 식각으로 절연막을 관통하는 컨택홀을 형성하는 단계와, 그리고 포토레지스트막을 제거하는 단계를 포함한다.A method of forming a contact hole in a semiconductor device according to the present invention may include forming a photoresist film on an insulating film on a substrate, selectively silencing other portions of the photoresist film except for the first portion, and selective silencing. Forming a hard mask layer and a sacrificial layer on the first and second portions of the photoresist layer, and performing etching using the mask layer pattern on the sacrificial layer to the sacrificial layer to form the sacrificial layer pattern; Forming a hard mask film pattern by forming a spacer film on sidewalls of the film pattern, removing the sacrificial film pattern in the spacer film, and performing etching using the spacer film on the hard mask film; Etching is performed on the photoresist film to selectively remove the second unsiminated portion. Steps and, the second with a step, and the step of removing the photoresist film to form a contact hole penetrating the insulating film by etching using the second portion is selectively removed by a film of photoresist.

미세 컨택홀, 드레인컨택, 스페이서 패터닝 기술(SPT), 실리레이션(silylation) Fine Contact Holes, Drain Contacts, Spacer Patterning Technology (SPT), Silation

Description

반도체소자의 컨택홀 형성방법{Method of fabricating contact hole in semiconductor device}Method of fabricating contact hole in semiconductor device

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 컨택홀 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming contact holes in a semiconductor device.

반도체소자가 제조되어 원하는 동작을 수행하도록 하기 위해서는, 트랜지스터와 같이 내부에 집적된 소자들과 외부단자 사이에 신호들이 적절하게 전달될 수 있는 통로가 만들어져야 한다. 이와 같은 통로는 배선을 통해 이루어지는 것이 일반적이며, 이와 같은 배선을 형성하기 위해서는 중간에 위치하고 있는 절연막을 관통하는 컨택홀을 먼저 형성한 후에 이 컨택홀을 배선용 도전막으로 채워야 한다.In order for a semiconductor device to be manufactured to perform a desired operation, a path through which signals can be appropriately transferred between internally integrated devices such as transistors and external terminals must be made. Such a passage is generally made through a wiring, and in order to form such a wiring, a contact hole penetrating through an insulating film positioned in the middle must be formed first, and then the contact hole must be filled with a wiring conductive film.

일 예로서, 기판에 형성되는 트랜지스터는 소스/드레인과 같은 불순물영역을 포함한다. 트랜지스터가 적절하게 동작하도록 하기 위해서는, 불순물영역에 적절한 바이어스가 인가되도록 하여야 한다. 불순물영역에 바이어스를 인가하기 위해서는 불순물영역과 전극을 전기적으로 연결시키기 위한 컨택(contact)이 필요하며, 이 컨택은 통상적으로 절연막을 관통하도록 형성된다. 따라서 컨택을 형성하기 위해서는 먼저 절연막을 관통하여 하부의 불순물영역을 노출시키는 컨택홀(contact hole) 을 먼저 형성하여야 한다.As an example, a transistor formed in a substrate includes an impurity region such as a source / drain. In order for the transistor to operate properly, an appropriate bias must be applied to the impurity region. In order to apply a bias to the impurity region, a contact for electrically connecting the impurity region and the electrode is required, and the contact is usually formed to penetrate the insulating film. Therefore, in order to form a contact, a contact hole must first be formed through the insulating layer to expose the lower impurity region.

그런데 반도체소자의 디자인룰(design rule)이 급격하게 감소함에 따라 단일 마스크막패턴을 이용하여 컨택홀을 형성하는 것이 어려워지고 있으며, 이에 따라 최근 미세 컨택홀 형성을 위해 포지티브 스페이서 패터닝 기술(positive spacer patterning technology)을 적용하고자 하는 시도가 이루어지고 있다. 그러나 포지티브 스페이서 패터닝 기술은 많은 마스크 단계들을 요구하며, 마스크 단계들의 수가 늘어남에 따른 문제점들, 예컨대 단차로 인한 패턴의 해상도 저하와 같은 문제가 야기된다.However, as the design rule of semiconductor devices decreases rapidly, it is difficult to form contact holes using a single mask layer pattern. Accordingly, in recent years, positive spacer patterning techniques for forming fine contact holes have been made. Attempts have been made to apply technology. However, the positive spacer patterning technique requires many mask steps, and causes problems such as a decrease in the resolution of the pattern due to the step due to the increase in the number of mask steps.

본 발명이 해결하고자 하는 과제는, 한번의 마스크 패터닝을 수반하는 스페이서 패터닝 기술을 이용하여 반도체소자의 미세한 컨택홀을 형성하는 방법을 제공하는 것이다.An object of the present invention is to provide a method of forming a fine contact hole of a semiconductor device by using a spacer patterning technique involving one mask patterning.

본 발명의 일 실시예에 따른 반도체소자의 컨택홀 형성방법은, 기판 위의 절연막 위에 포토레지스트막을 형성하는 단계와, 포토레지스트막의 제1 부분을 제외한 나머지 제2 부분을 선택적으로 실리레이션시키는 단계와, 상기 포토레지스트막의 제1 부분 및 선택적 실리레이션이 이루어진 제2 부분 위에 하드마스크막 및 희생막을 형성하는 단계와, 희생막 위의 마스크막패턴을 이용한 식각을 희생막에 대해 수행하여 희생막패턴을 형성하는 단계와, 희생막패턴의 측벽에 스페이서막을 형성하는 단계와, 스페이서막 내의 희생막패턴을 제거하는 단계와, 스페이서막을 이용한 식각을 하드마스크막에 대해 수행하여 하드마스크막패턴을 형성하는 단계와, 하드마스크막패턴을 이용한 식각을 포토레지스트막에 대해 수행하여, 실리레이션되지 않은 제1 부분을 선택적으로 제거하는 단계와, 제1 부분이 선택적으로 제거된 포토레지스트막을 이용한 식각으로 절연막을 관통하는 컨택홀을 형성하는 단계와, 그리고 포토레지스트막을 제거하는 단계를 포함한다.According to an embodiment of the present invention, a method of forming a contact hole in a semiconductor device may include forming a photoresist film on an insulating film on a substrate, and selectively silencing the remaining second portions except the first portion of the photoresist film; Forming a hard mask layer and a sacrificial layer on the first portion of the photoresist layer and the second portion on which the selective silicide is formed, and performing etching using the mask layer pattern on the sacrificial layer to the sacrificial layer to form a sacrificial layer pattern. Forming a hard mask layer by forming the spacer layer, forming a spacer layer on sidewalls of the sacrificial layer pattern, removing the sacrificial layer pattern in the spacer layer, and etching the spacer layer with respect to the hard mask layer. And etching the first photoresist layer by etching the hard mask layer pattern on the photoresist layer. Selectively removing the photoresist, forming contact holes penetrating the insulating layer by etching using the photoresist film in which the first portion is selectively removed, and removing the photoresist film.

포토레지스트막의 제2 부분을 선택적으로 실리레이션시키는 단계는, 포토레지스트막에 대한 노광을 수행하되, 제1 부분은 노광이 이루어지지 않도록 하고 제2 부분에 대해서 선택적으로 노광이 이루어지도록 하는 단계와, 선택적으로 노광된 포토레지스트막에 대한 베이크를 수행하여 제1 부분에 대해서 선택적으로 가교결합이 이루어지도록 하는 단계와, 그리고 제1 부분에 대해 선택적으로 가교결합이 이루어진 포토레지스트막에 대해 실리레이션을 수행하는 단계를 포함할 수 있다.Selectively silencing the second portion of the photoresist film may include performing exposure to the photoresist film, but not exposing the first portion to selectively exposing the second portion; Performing a baking on the selectively exposed photoresist film to selectively crosslink the first portion, and performing a silicide on the photoresist film selectively crosslinking the first portion It may include the step.

포토레지스트막에 대한 실리레이션을 수행하는 단계는, 포토레지스트막에 실리콘을 포함하는 실리레이터를 확산시켜 수행할 수 있다.The performing of silicide on the photoresist film may be performed by diffusing a silicide containing silicon in the photoresist film.

상기 하드마스크막은 티타늄나이트라이드막 및 텅스텐막이 순차적으로 적층되는 구조로 형성할 수 있다.The hard mask layer may have a structure in which a titanium nitride layer and a tungsten layer are sequentially stacked.

상기 희생막은 비정질-카본막을 포함할 수 있다.The sacrificial film may include an amorphous-carbon film.

상기 마스크막패턴은 라인 형태로 형성할 수 있다.The mask layer pattern may be formed in a line shape.

상기 스페이서막은 티타늄나이트라이드막으로 형성할 수 있다.The spacer layer may be formed of a titanium nitride layer.

상기 포토레지스트막의 제1 부분을 선택적으로 제거하는 단계는, O2 가스 및 SO2 가스 중 적어도 어느 한 가스를 이용하여 수행할 수 있다.Selectively removing the first portion of the photoresist film may be performed using at least one of O 2 gas and SO 2 gas.

본 발명에 따르면, 스페이서 패터닝 기술 적용시 포토레지스트막에 대한 실리레이션(silylation)을 이용하여 한번의 마스크 패터닝을 수행하면서도 미세한 컨택홀을 형성할 수 있다는 이점이 제공된다.According to the present invention, when the spacer patterning technique is applied, a fine contact hole can be formed while performing one mask patterning by using a sillation of the photoresist film.

먼저 도 1에 나타낸 바와 같이, 기판(100) 위의 절연막(110) 위에 포토레지스트막(120)을 형성한다. 비록 도면에 나타내지는 않았지만, 기판(100)은 드레인영 역과 같은 불순물영역들을 다수 갖는다. 절연막(110)은 산화막이지만 이에 한정되지는 않는다. 도면에서 화살표로 나타낸 바와 같이, 포토레지스트막(120)에 대해 노광, 프리 베이크(pre bake) 및 실리레이션(silylation)을 순차적으로 수행한다. 노광은 소정의 노광마스크를 이용하여 수행한다. 도 2에 나타낸 바와 같이, 이 노광에 의해 포토레지스트막(120)의 제1 부분(121)에 대해서는 노광이 이루어지지 않으며, 포토레지스트막(120)의 제2 부분(122)에 대해서는 노광이 이루어진다. 여기서 포토레지스트막(120)의 제1 부분(121)은 컨택홀이 형성될 부분에 대응되고, 반면에 포토레지스트막(120)의 제2 부분(122)은 컨택홀이 형성되지 않는 부분에 대응된다. 참고로 도면의 일치를 위해 도 1은 도 2의 선 I-I'를 따라 절단하여 나타내 보인 단면도이다. 노광마스크는, 비록 도면에 나타내지는 않았지만, 포토레지스트막(120)의 제1 부분(121) 및 제2 부분(122)에 각각 대응되는 제1 영역 및 제2 영역을 갖는다. 노광마스크의 제1 영역에는 크롬막과 같은 광차단막패턴이 배치되는 반면에 제2 영역에는 광차단막패턴이 배치되지 않는다.First, as shown in FIG. 1, the photoresist film 120 is formed on the insulating film 110 on the substrate 100. Although not shown in the drawings, the substrate 100 has a plurality of impurity regions such as drain regions. The insulating film 110 is an oxide film, but is not limited thereto. As indicated by the arrows in the figure, the photoresist film 120 is sequentially subjected to exposure, pre bake, and sillation. The exposure is performed using a predetermined exposure mask. As shown in FIG. 2, the exposure does not expose the first portion 121 of the photoresist film 120, but exposes the second portion 122 of the photoresist film 120. . Here, the first portion 121 of the photoresist film 120 corresponds to the portion where the contact hole is to be formed, whereas the second portion 122 of the photoresist film 120 corresponds to the portion where the contact hole is not formed. do. 1 is a cross-sectional view taken along the line I-I 'of FIG. Although not shown, the exposure mask has a first region and a second region corresponding to the first portion 121 and the second portion 122 of the photoresist film 120, respectively. A light blocking film pattern, such as a chromium film, is disposed in the first region of the exposure mask, while a light blocking film pattern is not disposed in the second region.

이와 같이 제2 부분(122)에 대해서만 노광이 이루어진 포토레지스트막(120)에 대해 프리 베이크를 수행하면, 노광이 이루어지지 않은 제1 부분(121)에서는 가교결합(crosslinking)이 이루어지는 반면에, 노광이 이루어지지 않은 제2 부분(122)에서는 가교결합이 이루어지지 않는다. 다음에 실리레이션을 수행하는데, 실리레이션은 프리 베이크가 이루어진 포토레지스트막(120)에 대해 실리콘을 포함하는 실리레이터를 확산시켜 확산부위를 경화시킴으로써 포토레지스트막(120)의 현상속도를 변화시킨다. 구체적으로 실리레이션 과정에서, 노광이 이루어지 않아 가교결합된 제1 부분(121)에는 실리콘(Si) 함유물질이 주입되지 않는 반면에, 노광이 이루어져 가교결합되지 않은 제2 부분(122)에는 실리콘(Si) 함유물질이 주입되게 되며, 따라서 포토레지스트막(120)의 제2 부분(122)만 실리레이션된다.As such, when pre-baking is performed on the photoresist film 120 exposed only to the second portion 122, crosslinking is performed on the first portion 121 where the exposure is not performed, whereas exposure is performed. In this second portion 122, which is not made, crosslinking is not performed. Next, the silicide is performed. The silicide is used to change the developing speed of the photoresist film 120 by curing the diffusion site by diffusing a silicide containing silicon with respect to the photoresist film 120 having prebaked. In detail, in the silicing process, no silicon (Si) -containing material is injected into the cross-linked first portion 121 because no exposure is performed, whereas silicon is not injected into the cross-linked second portion 122. (Si) -containing material is injected, and thus only the second portion 122 of the photoresist film 120 is silized.

다음에 도 3에 나타낸 바와 같이, 제1 부분(121)은 실리레이션되지 않고 제2 부분(122)은 실리레이션된 포토레지스트막(120) 위에 반사방지코팅(ARC; Anti Refrective Coating)막으로서 티타늄나이트라이드(TiN)막(130)을 형성하고, 그 위에 텅스텐(W)막(140)을 형성한다. 티타늄나이트라이드(TiN)막(130) 및 텅스텐(W)막(140)은 모두 대략 400℃ 이하의 저온에서 형성한다. 다음에 텅스텐(W)막(140) 위에 역시 대략 400℃ 이하의 저온에서 스페이서 형성용 희생막으로서 비정질-카본(a-C)막(150)을 형성하고, 그 위에 반사방지코팅막으로서 티타늄나이트라이드(TiN)막(160)을 형성한다. 그리고 타티늄나이트라이드(TiN)막(160) 위에 하부반사방지코팅막(170)을 형성하며, 그 위에 마스크막패턴(180)을 형성한다. 마스크막패턴(180)은, 도 4에 나타낸 바와 같이, 라인(line) 형태를 갖는다. 도면의 일치를 위해 도 3은 도 4의 선 Ⅲ-Ⅲ'를 따라 절단하여 나타내 보인 단면도이다.Next, as shown in FIG. 3, the first portion 121 is not silized and the second portion 122 is a titanium as an anti-refrective coating (ARC) film on the silicided photoresist film 120. A nitride (TiN) film 130 is formed, and a tungsten (W) film 140 is formed thereon. The titanium nitride (TiN) film 130 and the tungsten (W) film 140 are both formed at a low temperature of approximately 400 ° C. or less. Next, an amorphous-carbon (aC) film 150 is formed on the tungsten (W) film 140 as a sacrificial film for spacer formation at a low temperature of about 400 ° C. or less, and titanium nitride (TiN) as an antireflective coating film thereon. Film 160 is formed. A lower anti-reflective coating film 170 is formed on the titanium nitride (TiN) film 160, and a mask film pattern 180 is formed thereon. The mask film pattern 180 has a line shape, as shown in FIG. 4. 3 is a cross-sectional view taken along the line III-III 'of FIG. 4 to match the drawings.

다음에 도 5에 나타낸 바와 같이, 마스크막패턴(180)을 식각마스크로 한 식각으로 하부반사방지코팅막(도 3의 170) 및 티타늄나이트라이드(TiN)막(도 3의 160)을 순차적으로 식각한다. 그러면 마스크막패턴(180)과 실질적으로 동일한 패턴인 하부반사방지코팅막패턴(172) 및 티타늄나이트라이드(TiN)막패턴(162)이 만들어진다. 이후 마스크막패턴(180)을 제거하고, 이어서 하부반사방지코팅막패턴(172)을 제거한다.Next, as shown in FIG. 5, the lower anti-reflective coating film (170 in FIG. 3) and the titanium nitride (TiN) film (160 in FIG. 3) are sequentially etched by etching using the mask film pattern 180 as an etching mask. do. Then, a lower anti-reflective coating film pattern 172 and a titanium nitride (TiN) film pattern 162, which are substantially the same pattern as the mask film pattern 180, are formed. Thereafter, the mask layer pattern 180 is removed, and then the lower antireflection coating layer pattern 172 is removed.

다음에 도 6에 나타낸 바와 같이, 티타늄나이트라이드(TiN)막패턴(162)을 식각마스크로 한 식각으로 비정질-카본(a-C)막(도 5의 150)을 식각한다. 그러면 티타늄나이트라이드(TiN)막패턴(162)과 실질적으로 동일한 패턴인 비정질-카본(a-C)막패턴(152)이 만들어진다. 다음에 노출된 텅스텐(W)막(140) 표면, 비정질-카본(a-C)막패턴(152) 및 티타늄나이트라이드(TiN)막패턴(162) 위에 스페이서용 물질막(190)을 형성한다. 일 예에서, 스페이서용 물질막(190)은 대략 400℃보다 낮은 저온에서 티타늄나이트라이드(TiN)막으로 형성한다.Next, as shown in FIG. 6, the amorphous-carbon (a-C) film (150 in FIG. 5) is etched by etching using the titanium nitride (TiN) film pattern 162 as an etching mask. As a result, an amorphous-carbon (a-C) film pattern 152 that is substantially the same pattern as the titanium nitride (TiN) film pattern 162 is formed. Next, a spacer material film 190 is formed on the exposed tungsten (W) film 140, the amorphous-carbon (a-C) film pattern 152, and the titanium nitride (TiN) film pattern 162. In one example, the spacer material film 190 is formed of a titanium nitride (TiN) film at a temperature lower than approximately 400 ° C.

다음에 도 7에 나타낸 바와 같이, 스페이서용 물질막(190)에 대한 이방성 식각을 수행하여 비정질-카본(a-C)막패턴(152) 측벽에 스페이서막(192)을 형성한다. 스페이서용 물질막(190)을 티타늄나이트라이드(TiN)막으로 형성함에 따라, 비정질-카본(a-C)막패턴(152) 상부에 있던 티타늄나이트라이드(TiN)막패턴(162)도 위 이방성 식각에 의해 함께 제거된다. 스페이서막(192)이 형성됨에 따라 비정질-카본(a-C)막패턴(152)의 상부면 및 텅스텐(W)막(140)의 일부 표면은 노출된다. 이후 비정질-카본(a-C)막패턴(152)을 스트립(strip) 방법으로 제거하여 텅스텐(W)막(140) 위에 스페이서막(192)만 남도록 한다.Next, as shown in FIG. 7, the spacer film 192 is formed on the sidewall of the amorphous-carbon (a-C) film pattern 152 by performing anisotropic etching on the spacer material film 190. As the spacer material film 190 is formed of a titanium nitride (TiN) film, the titanium nitride (TiN) film pattern 162 on the amorphous carbon (aC) film pattern 152 may also be formed on the anisotropic etching. Are removed together. As the spacer layer 192 is formed, an upper surface of the amorphous-carbon (a-C) film pattern 152 and a part of the surface of the tungsten (W) film 140 are exposed. Thereafter, the amorphous-carbon (a-C) film pattern 152 is removed by a strip method so that only the spacer film 192 remains on the tungsten (W) film 140.

다음에 도 8에 나타낸 바와 같이, 스페이서막(도 7의 192)막을 식각마스크로 한 식각으로 텅스텐(W)막(도 7의 140) 및 티타늄나이트라이드(TiN)막(도 7의 130)의 노출부분을 순차적으로 제거한다. 그러면 스페이서막(192)과 실질적으로 동일한 패턴인 티타늄나이트라이드(TiN)막패턴(132) 및 텅스텐(W)막패턴(142)이 형성되며, 포토레지스트막(120)의 일부 표면은 노출된다. 이 과정에서, 스페이서막(192)은 텅 스텐(W)막(도 7의 140) 및 티타늄나이트라이드(TiN)막(도 7의 130) 식각시 함께 제거된다.Next, as shown in FIG. 8, the tungsten (W) film (140 in FIG. 7) and the titanium nitride (TiN) film (130 in FIG. 7) are etched using the spacer film (192 in FIG. 7) as an etching mask. Remove exposed parts sequentially. Then, a titanium nitride (TiN) film pattern 132 and a tungsten (W) film pattern 142, which are substantially the same pattern as the spacer film 192, are formed, and a part of the surface of the photoresist film 120 is exposed. In this process, the spacer film 192 is removed together with the tungsten (W) film (140 in FIG. 7) and the titanium nitride (TiN) film (130 in FIG. 7).

다음에 도 9에 나타낸 바와 같이, 티타늄나이트라이드(TiN)막패턴(132) 및 텅스텐(W)막패턴(142)을 하드마스크막패턴으로 한 식각으로 포토레지스트막(120)의 노출부분에 대한 식각을 수행한다. 일 예에서, 이 식각은 O2 가스 및/또는 SO2 가스를 사용하여 수행한다. 이때 포토레지스트막(120) 중에서 노광이 이루어지 않아서 실리레이션되지 않은 제1 부분(121)은 식각되는 반면에, 노광이 이루어져서 실리레이션된 제2 부분(122)은 식각되지 않는다. 구체적으로 도 9의 선 Ⅹ-Ⅹ'를 따라 절단하여 나타내 보인 도 10에 도시된 바와 같이, 포토레지스트막(120)의 제1 부분(121)은 실리레이션이 이루어지지 않았으므로 O2 가스 및/또는 SO2 가스와 반응하여 식각이 진행되며, 따라서 포토레지스트막(120)의 제1 부분(121)의 노출부분은 모두 제거되어 하부의 절연막(110) 표면이 노출된다. 반면에 도 9의 선 XI-XI'를 따라 절단하여 나타내 보인 도 11에 도시된 바와 같이, 포토레지스트막(120)의 제2 부분(122)은 실리레이션이 이루어져 있으므로 O2 가스 및/또는 SO2 가스와 반응하지만, 내부의 실리콘 성분에 의해 오히려 산화(oxidation)가 일어나서 식각이 진행되지 않는다. 따라서 포토레지스트막(120)의 제2 부분(122)은 하부의 절연막(110)을 덮은 상태 그대로 남는다. 이후 티타늄나이트라이드(TiN)막패턴(132) 및 텅스텐(W)막패턴(142)을 제거한다.Next, as shown in FIG. 9, the titanium nitride (TiN) film pattern 132 and the tungsten (W) film pattern 142 are etched using the hard mask film pattern to expose the exposed portion of the photoresist film 120. Perform etching. In one example, this etching is performed using O 2 gas and / or SO 2 gas. In this case, the first portion 121 of the photoresist layer 120 that is not exposed due to no exposure is etched while the second portion 122 that is not exposed due to exposure is not etched. Specifically, as shown in FIG. 10, which is cut along the line VIII-VIII of FIG. 9, since the first portion 121 of the photoresist film 120 is not silized, O 2 gas and / or Alternatively, the etching proceeds by reacting with the SO 2 gas. Accordingly, all of the exposed portions of the first portion 121 of the photoresist layer 120 are removed to expose the surface of the insulating layer 110 below. On the other hand, as shown in FIG. 11, which is cut along the line XI-XI ′ of FIG. 9, since the second portion 122 of the photoresist film 120 is silicided, O 2 gas and / or SO 2 reacts with the gas, but oxidation occurs due to the silicon component inside, so the etching does not proceed. Accordingly, the second portion 122 of the photoresist film 120 remains as it covers the lower insulating film 110. Afterwards, the titanium nitride (TiN) film pattern 132 and the tungsten (W) film pattern 142 are removed.

다음에 도 12에 나타낸 바와 같이, 포토레지스트막(120)을 식각마스크로 한 식각으로 절연막(110)의 노출부분을 제거한다. 도 12의 선 ⅩⅢ-ⅩⅢ'을 따라 절단하여 나타내 보인 도 13에 도시된 바와 같이, 포토레지스트막(120)의 제1 부분(121)이 존재하는 영역에서는 절연막(110)의 일부가 노출되고, 따라서 절연막(110)의 노출부분에 대한 식각이 이루어진다. 반면에 도 12의 선 ⅩⅣ-ⅩⅣ'를 따라 절단하여 나타내 보인 도 14에 도시된 바와 같이, 포토레지스트막(120)의 제2 부분(122)이 존재하는 영역에서는 절연막(110)이 노출되지 않으므로 절연막(110)에 대한 식각이 이루어지지 않는다.Next, as shown in FIG. 12, the exposed portion of the insulating film 110 is removed by etching using the photoresist film 120 as an etching mask. As shown in FIG. 13, which is cut along the line XIII-XIII ′ of FIG. 12, a portion of the insulating film 110 is exposed in a region where the first portion 121 of the photoresist film 120 exists. Therefore, the exposed portion of the insulating layer 110 is etched. On the other hand, as shown in FIG. 14, which is cut along the line XIV-XIV ′ of FIG. 12, the insulating layer 110 is not exposed in the region where the second portion 122 of the photoresist layer 120 exists. No etching is performed on the insulating layer 110.

다음에 도 15 및 도 15의 선 ⅩⅥ-ⅩⅥ'를 따라 절단하여 나타내 보인 도 16에 나타낸 바와 같이, 포토레지스트막(도 12의 120)을 제거하면, 절연막(110)을 관통하여 기판(100)을 노출시키는 미세 컨택홀(210)이 형성된다. 지금까지 설명한 바와 같이, 본 실시예에 따른 컨택홀 형성방법에 따르면, 도 3을 참조하여 설명한 바와 같이, 마스크 패터닝은 라인 형태의 마스크막패턴(180) 형성의 한번만 수행된다.Next, as shown in FIG. 16, which is cut along the lines VVI-VVI ′ of FIGS. 15 and 15, when the photoresist film 120 (FIG. 12) is removed, the substrate 100 passes through the insulating film 110. The fine contact hole 210 exposing the gap is formed. As described above, according to the method for forming a contact hole according to the present embodiment, as described with reference to FIG. 3, mask patterning is performed only once to form the mask layer pattern 180 having a line shape.

도 1 내지 도 16은 본 발명에 따른 반도체소자의 컨택홀 형성방법을 설명하기 위하여 나타내 보인 도면들이다.1 to 16 are views illustrating a method for forming a contact hole in a semiconductor device according to the present invention.

Claims (8)

기판 위의 절연막 위에 포토레지스트막을 형성하는 단계;Forming a photoresist film over the insulating film on the substrate; 상기 포토레지스트막의 제1 부분을 제외한 나머지 제2 부분을 선택적으로 실리레이션시키는 단계;Selectively silencing the second portion of the photoresist film except for the first portion; 상기 포토레지스트막의 제1 부분 및 선택적 실리레이션이 이루어진 제2 부분 위에 하드마스크막 및 희생막을 형성하는 단계;Forming a hard mask layer and a sacrificial layer on the first portion of the photoresist layer and the second portion on which the selective silicide is formed; 상기 희생막 위의 마스크막패턴을 이용한 식각을 상기 희생막에 대해 수행하여 희생막패턴을 형성하는 단계;Forming a sacrificial layer pattern by performing etching on the sacrificial layer using the mask layer pattern on the sacrificial layer; 상기 희생막패턴의 측벽에 스페이서막을 형성하는 단계;Forming a spacer layer on sidewalls of the sacrificial layer pattern; 상기 스페이서막 내의 희생막패턴을 제거하는 단계;Removing the sacrificial layer pattern in the spacer layer; 상기 스페이서막을 이용한 식각을 상기 하드마스크막에 대해 수행하여 하드마스크막패턴을 형성하는 단계;Forming a hard mask layer pattern by performing etching using the spacer layer on the hard mask layer; 상기 하드마스크막패턴을 이용한 식각을 상기 포토레지스트막에 대해 수행하여, 실리레이션되지 않은 상기 제1 부분을 선택적으로 제거하는 단계;Performing an etching process using the hard mask layer pattern on the photoresist layer to selectively remove the unsiliconed first portion; 상기 제1 부분이 선택적으로 제거된 포토레지스트막을 이용한 식각으로 상기 절연막을 관통하는 컨택홀을 형성하는 단계; 및Forming a contact hole penetrating the insulating layer by etching using the photoresist layer from which the first portion is selectively removed; And 상기 포토레지스트막을 제거하는 단계를 포함하는 반도체소자의 컨택홀 형성방법.And removing the photoresist film. 제1항에 있어서, 상기 포토레지스트막의 제2 부분을 선택적으로 실리레이션시키는 단계는,The method of claim 1, wherein the selectively silencing the second portion of the photoresist film, 상기 포토레지스트막에 대한 노광을 수행하되, 상기 제1 부분은 노광이 이루어지지 않도록 하고 상기 제2 부분에 대해서 선택적으로 노광이 이루어지도록 하는 단계;Performing exposure to the photoresist film, wherein the first portion is not exposed and selectively exposed to the second portion; 상기 선택적으로 노광된 포토레지스트막에 대한 베이크를 수행하여 상기 제1 부분에 대해서 선택적으로 가교결합이 이루어지도록 하는 단계; 및Performing a baking on the selectively exposed photoresist film to selectively crosslink the first portion; And 상기 제1 부분에 대해 선택적으로 가교결합이 이루어진 포토레지스트막에 대해 실리레이션을 수행하는 단계를 포함하는 반도체소자의 컨택홀 형성방법.And performing siliculation on the photoresist film selectively crosslinked with respect to the first portion. 제2항에 있어서,The method of claim 2, 상기 포토레지스트막에 대한 실리레이션을 수행하는 단계는, 상기 포토레지스트막에 실리콘을 포함하는 실리레이터를 확산시켜 수행하는 반도체소자의 컨택홀 형성방법.The performing of the silicide on the photoresist film may include performing diffusion of a silicide containing silicon on the photoresist film. 제1항에 있어서,The method of claim 1, 상기 하드마스크막은 티타늄나이트라이드막 및 텅스텐막이 순차적으로 적층되는 구조로 형성하는 반도체소자의 컨택홀 형성방법.The hard mask film has a structure in which a titanium nitride film and a tungsten film are sequentially stacked to form a contact hole of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 희생막은 비정질-카본막을 포함하는 반도체소자의 컨택홀 형성방법.The method of claim 1, wherein the sacrificial layer includes an amorphous carbon layer. 제1항에 있어서,The method of claim 1, 상기 마스크막패턴은 라인 형태로 형성하는 반도체소자의 컨택홀 형성방법.And forming the mask layer pattern in the form of a line. 제1항에 있어서,The method of claim 1, 상기 스페이서막은 티타늄나이트라이드막으로 형성하는 반도체소자의 컨택홀 형성방법.The spacer layer is a contact hole forming method of a semiconductor device formed of a titanium nitride film. 제1항에 있어서,The method of claim 1, 상기 포토레지스트막의 제1 부분을 선택적으로 제거하는 단계는, O2 가스 및 SO2 가스 중 적어도 어느 한 가스를 이용하여 수행하는 반도체소자의 컨택홀 형성방법.Selectively removing the first portion of the photoresist film is performed by using at least one of an O 2 gas and an SO 2 gas.
KR1020070110497A 2007-10-31 2007-10-31 Method of fabricating contact hole in semiconductor device KR100904735B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110497A KR100904735B1 (en) 2007-10-31 2007-10-31 Method of fabricating contact hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110497A KR100904735B1 (en) 2007-10-31 2007-10-31 Method of fabricating contact hole in semiconductor device

Publications (2)

Publication Number Publication Date
KR20090044408A KR20090044408A (en) 2009-05-07
KR100904735B1 true KR100904735B1 (en) 2009-06-26

Family

ID=40854972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110497A KR100904735B1 (en) 2007-10-31 2007-10-31 Method of fabricating contact hole in semiconductor device

Country Status (1)

Country Link
KR (1) KR100904735B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033008A (en) 2015-09-16 2017-03-24 김영준 Easy to store hair iron

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513384A (en) * 1991-07-02 1993-01-22 Sharp Corp Formation of fine pattern
KR20020017099A (en) * 2000-08-28 2002-03-07 박종섭 Method for forming a storage node electrode of the memory device
KR20040026103A (en) * 2002-09-11 2004-03-27 가부시끼가이샤 르네사스 테크놀로지 Method for Forming Fine Pattern and Resist Surface Treatment Agent
KR20070069914A (en) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 Method for forming fine pattern in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513384A (en) * 1991-07-02 1993-01-22 Sharp Corp Formation of fine pattern
KR20020017099A (en) * 2000-08-28 2002-03-07 박종섭 Method for forming a storage node electrode of the memory device
KR20040026103A (en) * 2002-09-11 2004-03-27 가부시끼가이샤 르네사스 테크놀로지 Method for Forming Fine Pattern and Resist Surface Treatment Agent
KR20070069914A (en) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 Method for forming fine pattern in semiconductor device

Also Published As

Publication number Publication date
KR20090044408A (en) 2009-05-07

Similar Documents

Publication Publication Date Title
US20070010053A1 (en) Method for fabricating conductive line
US7687403B2 (en) Method of manufacturing flash memory device
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
KR100972716B1 (en) Semiconductor device and method for manufacturing the same
KR100843899B1 (en) Method for manufacturing of semiconductor device
KR100904735B1 (en) Method of fabricating contact hole in semiconductor device
US20060284311A1 (en) Method of manufacturing self-aligned contact openings and semiconductor device
KR100536802B1 (en) Method for fabricating flash memory device
KR101123041B1 (en) Method for forming semiconductor device
KR100591181B1 (en) Semiconductor device and method of manufacturing the same
KR100944344B1 (en) Manufacturing method for semiconductor device
KR100307272B1 (en) MOS device manufacturing method
KR0154289B1 (en) Method of fabricating transistor
KR100248624B1 (en) Method of fabricating semiconductor device
KR100976684B1 (en) Method for forming the contact hall of semiconductor memory device
KR100246784B1 (en) Fabrication method of flash memory cell
KR100325460B1 (en) Method of fabricating semiconductor device for preventing bit line from being shorted to conducting layer of gate electrode
KR100773242B1 (en) Method of manufactruing semiconductor device
KR100342874B1 (en) Method For Forming The Contact Double Photo Resist
KR100418923B1 (en) method for fabricating semiconductor device
KR100342394B1 (en) manufacturing method of semiconductor devices
KR100252892B1 (en) Method for forming metal-line of semiconductor device
KR20080038998A (en) Method of forming a dual damascene in a semiconductor device
KR20010108988A (en) Method of manufacturing flash memory device
KR20100053897A (en) Method for fabricating contact hole in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee