KR100773242B1 - Method of manufactruing semiconductor device - Google Patents
Method of manufactruing semiconductor device Download PDFInfo
- Publication number
- KR100773242B1 KR100773242B1 KR1020060134240A KR20060134240A KR100773242B1 KR 100773242 B1 KR100773242 B1 KR 100773242B1 KR 1020060134240 A KR1020060134240 A KR 1020060134240A KR 20060134240 A KR20060134240 A KR 20060134240A KR 100773242 B1 KR100773242 B1 KR 100773242B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- film
- forming
- semiconductor device
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
도 1은 반도체 기판에 게이트 절연막 패턴, 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view illustrating a gate insulating film pattern and a polysilicon pattern formed on a semiconductor substrate.
도 2는 도 1에 도시된 게이트 주변에 저농도 소오스/드레인들을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of low concentration source / drain around the gate shown in FIG. 1.
도 3은 도 2에 도시된 게이트에 게이트 스페이서를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating a gate spacer formed on the gate illustrated in FIG. 2.
도 4는 도 3에 도시된 반도체 기판에 고농도 소오스/드레인을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a high concentration source / drain on the semiconductor substrate of FIG. 3.
도 5는 도 4에 도시된 액티브 영역을 덮는 포토레지스트 패턴을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a photoresist pattern covering the active region illustrated in FIG. 4.
도 6은 도 5에 도시된 에지 영역의 잔류막을 제거한 후 실리사이드 금속을 반도체 기판상에 증착한 것을 도시한 단면도이다.FIG. 6 is a cross-sectional view of depositing a silicide metal on a semiconductor substrate after removing the residual film of the edge region illustrated in FIG. 5.
본 발명은 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device.
최근 들어, 반도체 소자의 기술 개발에 따라서 반도체 소자의 성능이 급격히 개선되고 있다. 특히 MOS 형 반도체 소자는 반도체 소자의 성능을 개선하기 위해 더욱 미세화되고 있으며, 이 미세화에 따라서 게이트 전극의 게이트 길이, 즉, 채널 폭의 감소가 발생 되고, 소오스/드레인 불순물 확산 영역의 접합 깊이가 얕아지고 있다. 이 결과 게이트 전극 및 소오스/드레인의 면적 저항(sheet resistances)이 증가되고 있다.In recent years, with the development of technology of semiconductor devices, the performance of semiconductor devices has been rapidly improved. In particular, the MOS semiconductor device has been further miniaturized to improve the performance of the semiconductor device. As a result of this miniaturization, the gate length of the gate electrode, that is, the channel width is reduced, and the junction depth of the source / drain impurity diffusion region is shallow. ought. As a result, sheet resistances of the gate electrode and the source / drain are increased.
최근에는, 반도체 소자의 미세화에 따른 게이트 전극, 소오스/드레인의 저항을 감소시키기 위해서 게이트 전극, 소오스/드레인에 살리사이드(self aligned silicide, SAL)를 형성하여 게이트 전극, 소오스/드레인의 저항 증가를 방지하고 있다.Recently, in order to reduce the resistance of the gate electrode and the source / drain due to the miniaturization of the semiconductor device, a salicide (SAL) is formed on the gate electrode and the source / drain to increase resistance of the gate electrode and the source / drain. It is preventing.
그러나, 반도체 소자를 제조한 후 게이트 전극, 소오스/드레인에 살리사이드를 형성할 때 웨이퍼의 에지 부분에 잔류된 잔류막으로 인해 살리사이드 공정 중 치명적인 불량이 빈번하게 발생 되는 문제점을 갖는다.However, when the salicide is formed on the gate electrode and the source / drain after fabricating the semiconductor device, a fatal defect is frequently generated during the salicide process due to the residual film remaining at the edge of the wafer.
본 발명의 목적을 구현하기 위해서 본 발명은 반도체 소자를 제조한 후 반도체 소자의 게이트, 소오스/드레인에 살리사이드를 형성하기 이전에 웨이퍼의 에지 부분에 잔류된 잔류막을 제거한 후 살리사이드를 형성하여 살리사이드 공정 중 잔류막에 의한 공정 불량을 방지하는 반도체 소자의 제조 방법을 제공한다.In order to realize the object of the present invention, the present invention removes the residual film remaining on the edge portion of the wafer after forming the salicide in the gate, source / drain of the semiconductor element after fabricating the semiconductor device, and then forming the salicide Provided is a method of manufacturing a semiconductor device that prevents process defects caused by a residual film during side processes.
본 발명의 목적을 구현하기 위한 반도체 소자의 제조 방법은 액티브 영역 및 액티브 영역의 주변에 배치된 에지 영역을 갖는 반도체 기판의 액티브 영역에 예비 반도체 소자를 형성하는 단계, 상기 액티브 영역을 덮는 포토레지스트 필름을 형성하여 상기 에지 영역을 노출하는 단계, 상기 포토레지스트 필름을 식각 마스크로 이용하여 상기 예비 반도체 소자를 형성하는 도중 상기 에지 영역에 남겨진 잔류막들을 순차적으로 제거하는 단계, 상기 액티브 영역으로부터 상기 포토레지스트 필름을 제거하는 단계 및 예비 반도체 소자에 살리사이드를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device for realizing an object of the present invention includes forming a preliminary semiconductor device in an active region of a semiconductor substrate having an active region and an edge region disposed around the active region, the photoresist film covering the active region. Exposing the edge region by sequentially forming the photoresist film; and sequentially removing residual films remaining in the edge region during the formation of the preliminary semiconductor device by using the photoresist film as an etching mask, and the photoresist from the active region. Removing the film and forming a salicide in the preliminary semiconductor device.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a method of manufacturing a semiconductor device in accordance with embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and has ordinary skill in the art. It will be apparent to those skilled in the art that the present invention may be embodied in various other forms without departing from the spirit of the invention.
도 1 내지 도 6은 본 발명의 일실시예에 의한 반도체 소자의 제조 방법을 도시한 단면도들이다.1 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 1은 반도체 기판에 게이트 절연막 패턴, 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view illustrating a gate insulating film pattern and a polysilicon pattern formed on a semiconductor substrate.
도 1을 참조하면, 액티브 영역(active region, AR) 및 액티브 영역(AR)의 주변에 배치된 에지 영역(edge region, ER)을 갖는 반도체 기판(10) 중 액티브 영역(AR)에는 소자 분리 패턴(5)이 형성된다.Referring to FIG. 1, a device isolation pattern is formed in an active region AR of the
소자 분리 패턴(5)을 형성하기 위해서, 반도체 기판(10)에는 트랜치(3)가 형성되고, 트랜치(3) 내부에 산화물을 채워 넣어 소자 분리 패턴(5)이 형성된다.In order to form the
소자 분리 패턴(5)이 형성된 후, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER) 상에는 전면적에 걸쳐 게이트 절연막(미도시)이 형성된다. 본 실시예에서, 게이트 절연막은 반도체 기판(10)을 산화시켜 형성될 수 있다.After the
게이트 절연막이 형성된 후, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER) 상에는 게이트 절연막을 덮는 폴리실리콘층(미도시)이 형성된다.After the gate insulating layer is formed, a polysilicon layer (not shown) covering the gate insulating layer is formed on the active region AR and the edge region ER of the
게이트 절연막 상에 폴리실리콘층이 형성된 후, 폴리실리콘층 상에는 전면적에 걸쳐 포토레지스트 필름이 배치되고, 포토레지스트 필름은 노광 공정 및 현상 공정에 의하여 패터닝 되어 폴리실리콘층 상에는 포토레지스트 패턴이 배치된다.After the polysilicon layer is formed on the gate insulating film, a photoresist film is disposed over the entire surface of the polysilicon layer, the photoresist film is patterned by an exposure process and a developing process, and a photoresist pattern is disposed on the polysilicon layer.
폴리실리콘층 상에 포토레지스트 패턴이 배치된 후, 폴리실리콘층 및 게이트 절연막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝 되어, 반도체 기판(10)의 액티브 영역(AR) 상에는 게이트(20)가 형성된다.After the photoresist pattern is disposed on the polysilicon layer, the polysilicon layer and the gate insulating layer are patterned by using the photoresist pattern as an etching mask, so that the
반면, 반도체 기판(10)의 에지 영역(ER)에는 게이트 산화막 및 폴리 실리콘층의 일부인 잔류막(23)들이 그대로 남아 있게 된다.On the other hand, in the edge region ER of the
도 2는 도 1에 도시된 게이트 주변에 저농도 소오스/드레인들을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of low concentration source / drain around the gate shown in FIG. 1.
도 2를 참조하면, 반도체 기판(10)에는 게이트(30)를 이온주입 마스크로 이용하여 불순물이 주입되어, 게이트(30)의 주변에는 저농도 소오스(32) 및 저농도 드레인(34)이 형성된다.2, impurities are implanted into the
도 3은 도 2에 도시된 게이트에 게이트 스페이서를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating a gate spacer formed on the gate illustrated in FIG. 2.
도 3을 참조하면, 반도체 기판(10)에 저농도 소오스(32) 및 저농도 드레인(34)이 각각 형성된 후, 반도체 기판(10)에는 게이트(30)를 덮는 절연막(미도시)이 형성된다. 본 실시예에서, 절연막은 질화막(SiNx)일 수 있다. 이와 다르게, 절연막은 산화막(SiO2)일 수 있다. 이와 다르게, 절연막은 산화막 및 질화막이 교대로 배치된 구조를 가질 수 있다.Referring to FIG. 3, after the
반도체 기판(10)에는 게이트(30)를 덮는 질화막이 형성된다.The nitride film covering the gate 30 is formed on the
게이트(30)를 덮는 질화막은 에치 백 식각되고, 이 결과 게이트(30)의 측면에는 게이트 스페이서(38)가 형성된다.The nitride film covering the gate 30 is etched back etched, and as a result, a
한편, 반도체 기판(10)의 에지 영역(ER)에는 질화막의 일부인 잔류막(39)이 다시 형성된다.On the other hand, the
도 4는 도 3에 도시된 반도체 기판에 고농도 소오스/드레인을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a high concentration source / drain on the semiconductor substrate of FIG. 3.
도 4를 참조하면, 게이트 스페이서(38)를 이온주입 마스크로 이용하여 반도체 기판(10)에는 고농도로 불순물들이 이온주입되어 반도체 기판(10)에는 고농도 소오스(33) 및 고농도 드레인(35)가 형성되어 반도체 기판(10) 상에는 살리사이드가 형성되지 않은 예비 반도체 소자(60)가 제조된다. 이후, 예비 반도체 소자(60)에는 살리사이드가 형성될 수 있다.Referring to FIG. 4, impurities are implanted at high concentration into the
도 5는 도 4에 도시된 액티브 영역을 덮는 포토레지스트 패턴을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a photoresist pattern covering the active region illustrated in FIG. 4.
도 5를 참조하면, 본 실시예에서는 반도체 기판(10)에 형성된 예비 반도체 소자(60)에 살리사이드를 형성하기 이전에 반도체 기판(10)의 에지 영역(ER)에 배치된 잔류막(39, 23)들을 먼저 제거한다. 이때, 잔류막(39,23)들을 제거하지 않을 경우, 잔류막(39,23)들이 예비 반도체 소자(60)에 살리사이드를 형성하는 공정 중 불량이 유발된다.Referring to FIG. 5, in the present embodiment, the
이를 위해서, 본 실시예에서는 예비 반도체 소자(60)들이 형성된 액티브 영역(AR)을 포토레지스트 패턴(70)으로 덮어 반도체 기판(10)의 에지 영역(ER)을 노출시킨다.To this end, in the present embodiment, the active region AR in which the
이후, 반도체 기판(10)의 에지 영역(ER)에 배치된 잔류막(39)인 질화막을 먼저 습식 또는 건식 식각 공정을 통해 제거한다.Thereafter, the nitride film, which is the
에지 영역(ER)에 배치된 잔류막(39)인 질화막을 먼저 제거한 후, 질화막 하부에 배치된 폴리실리콘층 및 게이트 산화막으로 이루어진 잔류막(23)을 다시 습식 또는 건식 식각 공정을 통해 에지 영역(ER)로부터 완전히 제거한다.After the nitride film, which is the
도 6은 도 5에 도시된 에지 영역의 잔류막을 제거한 후 실리사이드 금속을 반도체 기판 상에 증착한 것을 도시한 단면도이다.FIG. 6 is a cross-sectional view illustrating that a silicide metal is deposited on a semiconductor substrate after removing the residual film of the edge region illustrated in FIG. 5.
도 6을 참조하면, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER)에는 실리사이드 금속, 예를 들면, 텅스텐막, 티타늄막 또는 니켈막이 증착된 후, 열처리되어 고농도 소오스(33), 게이트 구조물(20) 및 고농도 드레인(35)의 상면에는 각각 실리사이드(100)가 형성된다. Referring to FIG. 6, a silicide metal, for example, a tungsten film, a titanium film, or a nickel film is deposited on the active region AR and the edge region ER of the
한편, 에지 영역(ER)의 상면에 배치된 실리사이드 금속은 실리콘과 반응하지 않기 때문에 에지 영역(ER)에서는 실리사이드가 형성되지 않게 된다. 이후, 실리사 이드가 형성되지 않은 실리사이드 금속은 반도체 기판(10)으로부터 제거되어 반도체 소자(110)가 제조된다.On the other hand, since the silicide metal disposed on the upper surface of the edge region ER does not react with silicon, no silicide is formed in the edge region ER. Subsequently, the silicide metal on which silicide is not formed is removed from the
이상에서 상세하게 설명한 바에 의하면, 반도체 기판 중 액티브 영역에 실리사이드가 형성되지 않은 예비 반도체 소자를 형성하는 도중 액티브 영역의 주변에 배치된 에지 영역에 남아 있는 잔류막을 실리사이드가 형성되기 이전에 제거한 후 액티브 영역에 실리사이드를 형성하여 실리사이드를 형성하는 도중 잔류막에 기인한 불량을 방지할 수 있는 효과를 갖는다.As described in detail above, the active region after removing the remaining film remaining in the edge region disposed around the active region before silicide is formed during the formation of the preliminary semiconductor element in which no silicide is formed in the active region of the semiconductor substrate is formed. It is effective to prevent the defect caused by the residual film during the formation of the silicide by forming the silicide in.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134240A KR100773242B1 (en) | 2006-12-26 | 2006-12-26 | Method of manufactruing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060134240A KR100773242B1 (en) | 2006-12-26 | 2006-12-26 | Method of manufactruing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100773242B1 true KR100773242B1 (en) | 2007-11-05 |
Family
ID=39060780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060134240A KR100773242B1 (en) | 2006-12-26 | 2006-12-26 | Method of manufactruing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100773242B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000074979A (en) * | 1999-05-27 | 2000-12-15 | 김영환 | Method for forming silicide layer of semiconductor device |
-
2006
- 2006-12-26 KR KR1020060134240A patent/KR100773242B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000074979A (en) * | 1999-05-27 | 2000-12-15 | 김영환 | Method for forming silicide layer of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7638384B2 (en) | Method of fabricating a semiconductor device | |
JPH0485876A (en) | Method of forming contact region of semiconductor device and manufacture of semiconductor device utilizing said method | |
KR100731096B1 (en) | A semiconductor device and a method for fabricating the same | |
JP3746907B2 (en) | Manufacturing method of semiconductor device | |
JP2007088138A (en) | Method for manufacturing semiconductor device | |
KR100766255B1 (en) | Semiconductor device and the fabricating method thereof | |
KR20080043000A (en) | Semiconductor device and method of manufacturing the same | |
KR100773242B1 (en) | Method of manufactruing semiconductor device | |
US20080299729A1 (en) | Method of fabricating high voltage mos transistor device | |
JP2003258245A (en) | Semiconductor device and its manufacturing method | |
KR100559572B1 (en) | Method for fabricating semiconductor device having salicide | |
JP2009224648A (en) | Semiconductor device and method of manufacturing the same | |
KR100670395B1 (en) | Method of manufacturging semiconductor device | |
JP3855793B2 (en) | Manufacturing method of semiconductor device | |
JP2006216604A (en) | Semiconductor device and manufacturing method thereof | |
KR100832712B1 (en) | Method of manufactruing semiconductor device | |
KR20080069427A (en) | Transistor of semiconductor device and method for manufacturing the same | |
KR100591181B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH02304935A (en) | Manufacture of semiconductor integrated circuit | |
KR100628221B1 (en) | method for manufacturing of semiconductor device | |
KR100503379B1 (en) | Method for fabricating gate electrode of semiconductor | |
KR100273299B1 (en) | Method for fabricating mos transistor | |
JP2002076137A (en) | Semiconductor device and its manufacturing method | |
KR100628218B1 (en) | method for manufacturing of semiconductor device | |
KR100743629B1 (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |