KR100903486B1 - 유기 발광 소자 및 유기 발광 소자용 보호막 형성 방법 - Google Patents

Abstract

OLED 및 OLED용 보호막 형성 방법이 개시된다.

본 발명 방법은 기판 상에 제1 전극, 발광층을 포함하는 유기막, 투명 도전막을 포함하는 제2 전극을 차례로 구비하여 이루어지는 전면 발광형 유기 발광 소자의 상기 제2 전극 위로 보호막을 형성함에 있어서, 증착 속도를 상대적으로 낮게 하여 시드층을 형성하는 저속 증착 단계와 상기 시드층 위에 증착속도를 상대적으로 높게 하여 본체층을 형성하는 고속 증착 단계를 구비하여 이루어지는 것을 특징으로 한다.

본 발명에 따르면 전체적으로 조밀한 결정 밀도를 가지는 습도 및 산소 차단 특성이 양호한 보호막을 높은 효율로 형성할 수 있고, 이미 형성된 하부 막들을 플라즈마에 의한 손상으로부터 보호할 수 있다.

Description

유기 발광 소자 및 유기 발광 소자용 보호막 형성 방법{Organic light emitting diode and Method of forming passivation layer for organic light emitting diode}

도1은 캐소드 위쪽에 보호막을 형성시킨 유기 발광 소자 및 박막 트랜지스터를 포함하는 유기 전계 발광 표시 장치 화소부의 성막 구조를 나타내는 단면도,

도2a, 도2b는 본 발명의 일 실시예에 따른 저온 다단계 보호막 증착 공정의 중요 단계를 나타내는 단면도들이며,

도3은 본 발명의 일 실시예에 따른 저온 다단계 보호막 증착 공정을 시간 경과에 따른 보호막 증착율의 변화 관계로 나타내는 그래프,

도4는 PES(Polyethersulfone) 필름 상에 성장시킨 실리콘 질화막 재질의 보호막의 Mocon test(투습도 실험) 결과를 나타내는 그래프이다.

*도면의 주요 부분에 대한 부호의 설명

10: 기판 20: 게이트 전극

30: 게이트 절연막 40: 실리콘층

45,60: 층간 절연막 51,53: 소오스/드레인 전극

70: 제1 전극 80: 격벽

90: 유기막 100: 제2 전극

110: 보호막 210: 보호막 시드층

220: 보호막 본체층

본 발명은, 유기 전계 발광 표시 장치에 사용되는 유기 발광 소자 및 그 형성 방법에 관한 것으로, 특히, 유기 발광 소자(OLED)의 보호막 구성 및 그 보호막 제조방법에 관한 것이다.

최근 차세대 평면형 표시 장치로서 주목받고 있는 유기 발광 표시 장치는, 자발광, 광 시야각, 고속 응답 특성 등의 우수한 특성을 갖고 있다. 이러한 유기 발광 표시 장치에 사용되는 유기 발광 소자(OLED:Organic Light Emitting Diode)는 통상 유리 기판 상에 제1 전극과, 정공 수송층, 발광층, 전자 수송층 등으로 이루어지는 유기층 및 제2 전극을 구비하여 이루어진다.

제1 및 제2 전극 사이에 수 볼트(V) 정도의 전압을 인가하면, 제1 전극에 정공이 생성되고, 제2 전극에 분리된 전자가 생성된다. 생성된 정공과 전자가 각각 정공 수송층 또는 전자 수송층을 경유하여 발광층에서 결합하여, 높은 에너지 상태의 여기자(exciton)가 생성된다. 여기자가 기저 상태로 되돌아가면서 두 상태의 에너지 차에 해당하는 에너지를 가진 빛이 발생한다. 통상, 빛은 투명성을 갖는 제1 전극을 투과하여 기판을 통해 나오게 된다. 또한, 전자 또는 정공의 발생 및 수송층이 별도로 형성될 수도 있고, 발생층 혹은 수송층이 별도로 형성됨이 없이 전계 발광층이 그 역할을 겸하는 등 표시장치 내에서 유기 발광 소자의 구체적인 구성은 다양하게 이루어질 수 있다.

유기 발광 소자를 화소에 이용한 표시 장치에는, 단순 매트릭스 유기 전계 발광 표시 장치와 액티브 매트릭스 유기 전계 발광 표시 장치가 있다. 단순 매트릭스 유기 전계 발광 표시 장치는, 복수의 아노드 라인과 캐소드 라인이 교차한 위치에 정공 수송층, 발광층, 전자 수송층 등으로 이루어진 유기막을 포함하며, 각 화소는 1 프레임 기간 중, 선택 시간만 점등한다. 선택 시간은, 1 프레임 기간을 애노드 라인 수로 나눈 시간 폭이다. 단순 매트릭스 유기 전계 발광 표시 장치는 구조가 단순하다는 이점을 갖는다.

그러나, 화소 수가 많아지면 선택 시간이 짧아지기 때문에, 구동 전압을 높게 하고, 선택 시간 중 순간 휘도를 높게 하여 1 프레임 기간 중의 평균 휘도를 소정의 값으로 할 필요가 있다. 그 때문에, 유기 발광 소자의 수명이 짧아지는 문제가 있다. 또한, 유기 발광 소자는 전류 구동이기 때문에, 특히 대화면의 경우에, 배선 저항에 의한 전압 강하가 생겨, 각 화소에 균일하게 전압을 인가할 수 없어, 그 결과 표시 장치 내에서 휘도 변동이 발생한다. 따라서, 단순 매트릭스 유기 전계 발광 표시 장치는 해상도 및 대화면화에 한계가 있다.

액티브 매트릭스 유기 전계 발광 표시 장치에서는 각 화소마다 유기 발광 소자를 구성하는 유기막과, 스위칭 트랜지스터 등 수 개의 박막 트랜지스터를 포함하여 구성되는 구동 소자가 구비된다. 따라서, 1 프레임 기간 중의 표시장치의 선택된 화소에서 계속 점등이 가능하고, 최대 휘도를 높게 할 필요가 없어, 유기 발광 소자의 수명이 길어질 수 있다. 따라서, 해상도 및 대화면화의 관점에서, 액티브 매트릭스 유기 전계 발광 표시 장치가 유리하다.

유기 전계 발광 표시 장치에서 통상과 같이 빛을 후면의 기판측으로 방출시킬 경우, 기판과 유기 발광 소자 사이에 구동 소자용 박막 트랜지스터 등을 설치한 액티브 매트릭스 유기 전계 발광 표시 장치에서는 개구율이 제한된다. 이런 문제점을 해결하기 위해, 상부 제2 전극을 투명하게 하고, 상부 전극측으로부터 빛을 방출시키는 전면 발광 시도가 증가하고 있다. 가령, 상부 제2 전극을 2층 구성으로 하고, 제1층에 알카리토금속층 등의 전자 주입층, 제2층에 ITO(Indium Tin Oxide) 등의 투명 전극을 이용하는 유기 전계 발광 표시 장치 형성 방법이 알려져 있다.

한편, 하부 유기 발광층에 손상을 주지 않기 위해서는 그 위쪽에 위치하게 되는 제2 전극 및 보호막 형성에는 저온 성막 공정이 필요하게 된다. 보호막을 대신하여 별도의 기판이 제2 전극 위쪽에 놓이고 하부 기판과 밀봉 결합될 수 있으나, 특히, 전면 발광형 및 플랙시블 화면형에서는 광효율과 형성 화면의 변형 유연성(flexibility), 공정의 편의와 비용을 고려할 때 기판 대신 보호막을 형성하는 것이 더 바람직하다. 도1은 제2 전극(100) 위쪽에 보호막(110)을 형성시킨 유기 전계 발광 표시 장치 화소부의 성막 구조를 나타내는 단면도이다.

발광층을 포함하는 유기막(90)이나 제2 전극(100)에 산소나 수분이 유입될 경우, 전계 발광이 이루어지면서 전극의 산화, 부식이 이루어지는 문제가 있다. 전극의 산화가 발생하면 전류 누설 및 단락이 발생할 위험이 커지고, 화소 불량이 발생하여 결국 표시장치 자체의 수명을 떨어뜨리는 문제가 있다. 그리고, 전면 발광 형 유기 전계 발광 표시 장치의 경우에는 발광층에서 나온 빛이 제2 전극(100) 및 보호막(110)을 통과하여 외부로 방출되므로 보호막(110)과 관련 발광효율까지 고려되어야 한다.

따라서, 수분이나 산소로부터 내부 유기 발광층을 보호할 수 있는 우수한 내수성 저온형성 보호막 채택이 유기 발광 소자 제조에 필수적이다. 더욱이, 전면 발광형이나 플랙시블 화면형에서는 우수한 투과율과 굴절율을 가지면서 동시에 상술한 특성을 가지는 보호막 채택이 유기 발광 소자 제조에 필수적이다.

종래의 보호막 재료로는 반도체 소자의 보호막층으로 이용되어온 SiO₂, SiNx, SiON, Al₂O₃ 등의 무기 재료나 폴리에틸렌 테레프탈레이트, 폴리불화비닐리덴, 폴리메틸 메타크릴레이트, 폴리이미드 등의 유기 재료가 사용되었다. 통상, 보호막 형성의 방법으로는 SiO₂, SiNx, SiON 등의 박막을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 CVD 방법이 많이 사용된다. 그러나, CVD는 저온 CVD라 할지라도 막의 특성을 높이기 위해 대부분 200℃ 내지 400℃의 온도에서 이루어져 유기 발광 소자의 유기막 특성을 열화시키는 문제가 있었다.

이와 관련하여, Huang은 최근에 PECVD를 이용한 저온 실리콘 질화막(SiN_X)을 형성시켜 보호막으로 사용을 가시화 시켰다(Materials Science & Engineering B, Vol. 98, p248, 2003). 또한, 일본의 ULVAC社나 ANELVA社 역시 대면적 기판에 저온 성장 SiN_X막 형성 장비 개발을 통해 CAT-CVD(Catalytic CVD)를 이용한 실리콘 질 화막 형성을 보고한 바 있다(Thin Solid Films Vol. 430, p58,p165, 2003).

그러나, 고밀도 플라즈마를 사용하는 HDP CVD(High Density Plasma CVD)나 고온의 서셉터를 이용하는 CAT-CVD는 고밀도의 플라즈마를 사용하면서 이미 형성된 하부 막들이 플라즈마에 노출되어 온도가 상승되면서 유기막이 열화되고, 하부 막의 각 층간의 계면 반응이 일어난다. 계면 반응 가운데 특히, 제2 전극의 전자 주입층과 투명전극, 전자 주입층과 유기 발광층 사이의 반응이 전류 누설의 원인이 될 수 있다.

또한, 저온에서 CVD 공정을 통해 보호막을 성장시킬 경우, 막의 성장 속도가 느려 공정 생산성이 저하되는 원인이 될 수 있고, 조밀한 구조의 박막 성장이 어려워 막 특성이 저하되기 쉽다. 저온 형성 박막이 두꺼워질 경우, 막 내의 장력 발생으로 균열이 발생하기 쉬워 보호막으로 역할을 할 수 없다는 문제도 있다.

본 발명은 상술한 바와 같은 종래의 문제점을 해결할 수 있는 보호막을 가진 OLED 및 OLED용 보호막 형성 방법을 제공하는 것을 목적으로 한다.

본 발명은 전체적인 공정에서 볼 때 생산성의 저하를 방지할 수 있는 성장 속도를 가지는 OLED용 보호막 형성 방법을 제공하는 것을 목적으로 한다.

본 발명은 하부의 유기 발광층 열화 및 전류 누설을 방지할 수 있는 보호막을 가지는 OLED 및 OLED용 보호막 형성 방법을 제공하는 것을 목적으로 한다.

부가적으로, 본 발명은 우수한 투과성, 굴절율 및 외기(外氣)차단 능력을 가지는 보호막을 가지는 OLED 및 그러한 OLED용 보호막 형성 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 유기 발광 소자(OLED)는 기판 위로 제1 전극, 발광층을 포함하는 유기막, 제2 전극 및 보호막이 차례로 구비되어 이루어지는 유기 발광 소자에 있어서,

상기 보호막이 동일한 재질로 이루어지되 조밀한 결정 밀도를 가지는 상대적으로 얇은 저속 증착 시드층 및 상대적으로 두꺼운 고속 증착 본체층을 구비하여 이루어지는 것을 특징으로 한다.

본 발명은 특히 제2 전극이 투명 도전막을 포함하여 이루어지는 전면 발광형이나 플랙시블 화면형 유기 전계 발광 표시 장치의 유기 발광 소자에 사용되는 것이 바람직하다.

본 발명에서 보호막의 재질로는 SiO₂, SiNx, SiON 등의 실리콘계 화합물과 ZrO, HfO, TaO, RuO, ZnO, WO, CoO 등의 천이금속계 산화물이 사용될 수 있다.

상기 목적을 달성하기 위한 본 발명의 OLED용 보호막 형성 방법은,

기판 상에 제1 전극, 발광층을 포함하는 유기막, 투명 도전막을 포함하는 제2 전극을 차례로 구비하여 이루어지는 전면 발광형 유기 발광 소자의 상기 제2 전극 위로 보호막을 형성함에 있어서,

증착 속도를 상대적으로 낮게 하여 시드층을 형성하는 저속 증착 단계와 상기 시드층 위에 증착속도를 상대적으로 높게 하여 본체층을 형성하는 고속 증착 단 계를 구비하여 이루어지는 것을 특징으로 한다.

본 발명에서 상기 시드층의 형성 단계는 ICP(Inductively coupled plasma) CVD 장비를 이용하여 100℃ 이하의 온도, 보다 바람직하게는 80℃ 이하의 온도에서 이루어질 수 있다.

이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.

도2a, 도2b는 본 발명의 일 실시예에 따른 저온 다단계 보호막 증착 공정의 중요 단계를 나타내는 단면도들이며, 도3은 본 발명의 일 실시예에 따른 저온 다단계 보호막 증착 공정을 시간 경과에 따른 보호막 증착율의 변화 관계로 나타내는 그래프이다.

도2a 및 도2b를 참조하여 기판에 보호막 형성까지의 공정을 개략적으로 살펴보면, 먼저 기판(10)에 박막 트랜지스터가 형성된다. 박막 트랜지스터는 각 화소마다 스위치 역할을 하는 1개의 박막 트랜지스터와 다른 1개 이상의 구동용 박막 트랜지스터들로 이루어지는 것이 통상적이다.

박막 트랜지스터의 형성 방법의 일 예를 보면, 먼저 기판(10)에 실리콘 산화막 등으로 버퍼막(미도시)을 형성한다. 버퍼막 위로 게이트 전극(20) 및 게이트 라인을 형성하고, 그 위로 게이트 절연막(30)을 적층한다. 게이트 절연막(30) 위로 비정질 실리콘층(40)으로 이루어진 소오스/드레인 영역 및 채널을 형성한다. 층간 절연막(45)과 콘택 홀을 형성하고, 데이타 라인, 소오스/드레인 전극(51,53)을 형성한다. 박막 트랜지스터 보호막을 겸하는 층간 절연막(60)과 드레인(소오스) 전극(53)을 드러내는 콘택 홀을 형성한다.

이어서, 박막 트랜지스터의 드레인 전극(53)과 연결되는 유기 발광 소자를 형성하는 방법을 살펴본다. 각 화소부에 이미 형성된 콘택 홀을 통해 드레인(소오스) 전극(53)과 연결되도록 화소전극 혹은 아노드(anode)에 해당하는 제1 전극(70)을 형성한다. 각 화소를 구분시키는 격벽(80) 패턴을 형성하고, 격벽(80) 패턴으로 구분되는 각 화소부의 제1 전극(70) 위에 발광층을 포함하는 유기막(90)을 형성시킨다. 통상 유기막(90)은 보다 세부적으로 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등의 분화된 기능의 유기막들을 포함하는 구성을 가진다.

유기막(90) 위로 공통 전극 혹은 캐소드(cathode)에 해당하는 제2 전극(100)이 형성된다. 제1 전극(70)과 제2 전극(100)은 커패시터를 구성한다고 볼 수도 있으나 유기막(90)이 일종의 다이오드와 같은 특성을 가진다고 할 때 각 화소는 복수개의 박막 트랜지스터와 하나의 다이오드를 구비하여 구성된다고 할 수도 있다. 제2 전극(100)도 분화된 세부 층구조를 가질 수 있으며, 전면 발광형의 유기 발광 소자에서는 빛이 대부분 투과될 수 있도록 유기 발광 소자에서 ITO(indium tin oxide)같은 투명 도전막이 중심적 부분이 되어 이루어진다.

제2 전극(100) 위에는 보호막이 형성된다. 보호막은 고밀도 플라즈마를 인가하면서도 플라즈마에 의한 하부막 손상을 줄일 수 있는 ICP CVD 장비를 이용하여 형성하는 것이 바람직하다. 보호막으로는 가장 통상적으로 Si₃N₄와 같은 실리콘 질화막을 사용하나 SiO₂, SiNx, SiON 등의 기타 실리콘계 화합물과 ZrO, HfO, TaO, RuO, ZnO, WO, CoO 등의 천이금속계 산화물이 사용될 수 있다.

우선, 도2a와 같이 제2 전극(100)이 형성된 기판에 조밀한 결정 밀도를 가지는 저온 시드층(210)을 공정변수들을 조절하면서 형성시킨다. 공정변수로는 기판이 놓여있는 기판 테이블에 걸리는 고주파 전력(RF Power)의 주파수, 기판과 ICP 소오스의 거리, 막을 형성하는 소오스 가스들의 공급율(flow rate) 등이 될 수 있다. 기판의 온도는 기판 테이블 혹은 기판 척(chuck)의 냉각수와 백사이드 헬륨(back side helium:기판과 기판 척 사이에 공급되는 헬륨) 가스를 이용하여 80℃ 이하로 유지한다. 이런 구성에서는 CVD 공정에서 기판에 통상 갖추어지는 히터 장치를 배제할 수 있어 장비의 제조 원가를 낮출 수 있는 장점이 있다.

이런 저온 기판 환경에서 CVD 챔버에 실레인(SiH₄), 암모니아(NH₃), 질소(N₂) 가스 등의 소오스 가스를 인젝터를 통해 공급한다. 챔버 내의 ICP 영역을 지나 활성화된 라디칼(radicals)이 기판 표면에서 제2 전극 위로 작은 크기의 임계 핵성장 크기를 가지면서 낮은 성장 속도로 증착되어 시드층(seed layer:210)을 형성한다. 시드층은 고속으로 성장하는 본체층의 형성시 하부막과의 사이에서 버퍼(buffer)의 역할을 할 수 있고, 보호막 본체층의 상태를 시드층과 같은 결정 밀도가 높은 상태로 유도하고, 플라즈마 충격으로부터 전극 등의 하부 막을 보호하는 역할을 한다.

보다 구체적인 예를 살펴보면, 시드층 형성 단계에서는 가령, 가로 세로 2M의 대형 기판을 기준으로 기판 테이블 혹은 기판과 ICP 소오스와의 거리는 15 내지 20 ㎝로, CVD 챔버의 공정 압력은 5mTorr 내지 10mTorr, 기판 온도 80℃이하로 할 때, ICP를 형성하기 위해 100 내지 500W의 전력을 자계 형성 코일에, 기판 척을 통해 0 내지 100 W의 고주파 전력을 인가할 수 있다. 이때, 기판 척을 통해 발생되는 고주파 전계는 플라즈마 입자들 가운데 높은 운동에너지를 가지는 이온 가속이 약화되도록 메가 헤르쯔 대역의 높은 주파수가 인가되도록 한다.

또한, 조밀한 결정 구조를 갖도록 낮은 성막 속도를 유지하기 위해 소오스 가스 혹은 전구체(precusor) 가스의 주입량을 낮게 한다. 예로써, 가스 투입량 및 가스 투입비를 실레인: 질소: 아르곤= 5sccm: 15sccm : 20sccm로 하는 방법, 실레인: 질소: 암모니아: 아르곤= 5sccm: 15sccm: 15sccm: 20sccm로 하는 방법, 실레인: 암모니아: 아르곤= 5sccm: 15sccm: 20sccm로 하는 방법을 들 수 있다. 이때 아르곤은 소오스 가스로서가 아닌 플르즈마 형성용으로 사용된다.

시드층 형성 속도가 낮으므로 시드층의 형성 두께는 제2 전극(100)을 덮는 시드층(210)이 본체층(220) 형성시의 환경에서 제2 전극에 대한 플라즈마 손상을 방지하기에 적합한 범위에서 최소의 두께로 하는 것이 바람직하다.

시드층(210)이 일단 형성되면, 도2b와 같이 보호막 증착 환경을 바꾸어 시드층(210) 위에 본체층(220)을 형성시킨다. 이때의 CVD 공정 조건과 관련하여, ICP를 형성하기 위한 자계 형성 코일과 고주파 인가 전극에 높은 전력이 투입되도록 한다. 단, 고주파 인가 전극을 통해서 플라즈마 입자들이 높은 운동에너지를 가지도록 가속시키기 위해 킬로 헤르쯔 대역의 비교적 낮은 주파수가 인가되도록 한다. 높은 성막 속도를 유지하기 위해 소오스 가스 혹은 전구체(precusor) 가스의 주입량을 높게 한다.

가령, 다른 조건을 동일하게 한 상태에서 ICP를 형성하기 위해 500 내지 3000W의 전력을 자계 형성 코일에, 기판 척을 통해 100 내지 1000 W의 고주파 전력을 인가할 수 있다. 이때, 기판 척을 통해 발생되는 고주파 전계는 플라즈마 입자들 가운데 높은 운동에너지를 가지는 이온 가속이 강화되도록 킬로 헤르쯔 대역의 상대적으로 낮은 주파수가 인가되도록 한다.

또한, 높은 성막 속도를 가지기 위해 소오스 가스 혹은 전구체(precusor) 가스의 주입량을 실레인 10 내지 100sccm, 암모니아 200 내지 500sccm, 질소 50 내지 200sccm, 아르곤 10 내지 50sccm 범위로 높이되 그 주된 속도 조절은 실레인 가스로 하도록 한다. 예로써, 가스 투입량 및 가스 투입비를 실레인: 질소: 아르곤= 20sccm: 50sccm: 20sccm로 하는 방법, 실레인: 질소: 암모니아: 아르곤= 20sccm: 50sccm: 30sccm: 20sccm로 하는 방법, 실레인: 암모니아: 아르곤= 20sccm: 50sccm: 20sccm로 하는 방법을 들 수 있다.

본체층을 형성할 때에는 비록 높은 속도로 성막이 이루어지지만 하부 시드층의 결정 구조가 본체층의 결정 구조를 유도하는 역할을 하므로 비교적 조밀한 결정 밀도를 가지는 보호막이 형성될 수 있다. 결과적으로 다단의 공정을 통해 필요한 특성을 가진 보호막을 전체적으로 높은 효율로 형성할 수 있게 된다.

도3은 본 발명에 따라 하나의 공정 챔버에서 형성되는 OLED의 시간에 따른보호막 성장율의 예시적 그래프이다. 시드층 형성 단계와 본체층 형성 단계 사이의 경사부는 과도적인 것이므로 보호막의 시드층 형성 단계와 본체층 형성 단계 사이에 별도의 이행 단계를 설정한 경우는 물론 이행 단계를 설정하지 않아도 최초의 경사부와 최후의 경사부와 함께 막형성 공정에서 자연적으로 나타날 수 있는 양상이다.

도4는 PES(Polyethersulfone) 필름 상에 성장시킨 실리콘 질화막 재질의 보호막의 Mocon test(투습도 실험) 결과를 나타내는 그래프이다. 결과에서 보듯이 저온 시드층을 이용한 2단계 보호막 형성공정으로 형성된 실리콘 질화막에 대하여 실험 경과 24시간째 기준으로 5×10^-2 mg/m²-day의 낮은 투습도가 나타나고 있다.

한편, 이상의 실시예는 본 발명을 설명하기 위한 예시로써 이루어진 것이다. 따라서, OLED에 있어서도 그 세부 구성에서 청구범위에 기재된 한도 내에서 다양한 형태의 구현이 가능하며, OLED가 사용되는 유기 전계 발광 표시장치도 박막 트랜지스터의 갯수나 형성 형태에 있어서 기판에 폴리 실리콘층을 형성하고 그 위쪽에 게이트를 형성하는 어퍼 게이트(Upper gate)형 등 다양한 형태로 이루어질 수 있다.

본 발명에 따르면 전체적으로 조밀한 결정 밀도를 가지는 보호막을 높은 효율로 형성할 수 있다. 이런 과정을 통해 형성된 조밀한 결정 밀도를 가진 보호막은 습도와 산소에 대한 차단 특성이 양호하며, 그 형성과정에서 시드층이 기판에 이미 형성된 하부 막들을 플라즈마에 의한 손상으로부터 보호하므로 유기막을 통한 누설전류 발생을 억제시켜 높은 특성의 OLED 를 제공할 수 있도록 한다.

Claims (7)

1. 기판 위로 제1 전극, 발광층을 포함하는 유기막, 제2 전극 및 보호막이 차례로 구비되어 이루어지는 유기 발광 소자(OLED)에 있어서,

   상기 보호막이 동일한 재질의 조밀한 결정 밀도를 갖는 저속 증착 시드층 및 상기 저속 증착 시드층 보다 두꺼운 고속 증착 본체층을 구비하여 이루어지는 것을 특징으로 하는 유기 발광 소자(OLED).
2. 제 1 항에 있어서,

   상기 제2 전극이 투명 도전막을 포함하여 이루어지는 것을 특징으로 하는 유기 발광 소자(OLED).
3. 제 1 항에 있어서, 상기 보호막은 SiO₂, SiNx, SiON 등의 실리콘계 화합물과 ZrO, HfO, TaO, RuO, ZnO, WO, CoO 등의 천이금속계 산화물 가운데 하나로 이루어지는 것을 특징으로 하는 유기 발광 소자(OLED).
4. 기판 상에 제1 전극, 발광층을 포함하는 유기막, 투명 도전막을 포함하는 제2 전극을 차례로 구비하여 이루어지는 전면 발광형 유기 발광 소자(OLED)의 상기 제2 전극 위로 보호막을 형성하는 단계에서,

   시드층을 증착하여 형성하는 저속 증착 단계와,

   상기 시드층 위에 상기 시드층의 증착속도보다 높은 증착속도로 본체층을 증착하여 형성하는 고속 증착 단계가 구비되어 이루어지는 것을 특징으로 하는 유기 발광 소자(OLED)용 보호막 형성 방법.
5. 삭제
6. 제 4 항에 있어서,

   공정 압력 5 내지 10mTorr,

   상기 저속 증착 단계는 기판척에 인가되는 고주파 전력, ICP용 자계 형성 전력 100 내지 500Watt, 실레인 가스의 공급율 범위 5±3sccm 으로

   상기 고속 증착 단계는 기판척에 인가되는 고주파 전력 100 내지 1000Watt, ICP용 자계 형성 전력 500 내지 3000Watt, 실레인 가스의 공급율 10 내지 100sccm으로 이루어지는 것을 특징으로 하는 유기 발광 소자(OLED)용 보호막 형성 방법.
7. 제 4 항에 있어서,

   상기 저속 증착 단계 및 고속 증착 단계는 기판이 놓이는 척에 걸리는 고주파 전력, ICP용 자계 형성 코일과 기판과의 거리, 증착용 소오스 가스의 공급율을 통해 증착막의 특성을 조절하는 것을 특징으로 하는 유기 발광 소자(OLED)용 보호막 형성 방법.

Images