KR100900681B1 - Method of forming solder bumps - Google Patents

Method of forming solder bumps Download PDF

Info

Publication number
KR100900681B1
KR100900681B1 KR1020070122116A KR20070122116A KR100900681B1 KR 100900681 B1 KR100900681 B1 KR 100900681B1 KR 1020070122116 A KR1020070122116 A KR 1020070122116A KR 20070122116 A KR20070122116 A KR 20070122116A KR 100900681 B1 KR100900681 B1 KR 100900681B1
Authority
KR
South Korea
Prior art keywords
substrate
filler
mask
solder
bumps
Prior art date
Application number
KR1020070122116A
Other languages
Korean (ko)
Inventor
박철근
박상훈
최종우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070122116A priority Critical patent/KR100900681B1/en
Application granted granted Critical
Publication of KR100900681B1 publication Critical patent/KR100900681B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A method for forming a solder bump is provided to form a micro pitch by a printing method and to prevent the short failure between solder bumps. A mask(20) with a plurality of pattern holes(21) is arranged on a substrate(10) with a metal pattern(11). A solder paste coated on the mask is filled in a pattern hole by moving a squeezer in contact with the upper part of the mask. A bump(55) is formed on the substrate by separating the mask and the substrate. The filler(60) is filled between bumps by filling the filler on the substrate. The substrate filled with the filter is reflowed. The filter is removed from the substrate after integrating the bump and the metal pattern.

Description

솔더 범프 형성방법{Method of forming Solder Bumps}Method of forming solder bumps

본 발명은 솔더 범프 형성방법에 관한 것으로서, 더욱 상세하게는 인쇄법을 통해 쇼트 불량이 발생하지 않는 미세 피치를 갖는 솔더 범프를 형성하는 솔더 범프 형성방법에 관한 것이다.The present invention relates to a solder bump forming method, and more particularly, to a solder bump forming method for forming a solder bump having a fine pitch in which a short defect does not occur through a printing method.

최근의 전자기기는 휴대하기 편리하도록 소형화 및 다기능화가 진행되고 있으며, 이러한 전자기기를 구성하는 패키지(package) 제품의 소형화 또한 동시에 진행되고 있는 상황이다.In recent years, miniaturization and multifunctionalization have been progressed to make portable electronic devices convenient, and miniaturization of package products constituting such electronic devices is also progressing simultaneously.

일반적으로 플립 칩(Flip Chip), 탭(Tape Automated Bonding) 및 와이어 본딩(Wire Bonding) 방식등이 칩을 회로 기판에 연결하는데 사용되고 있으며, 그중에서도 단위면적당 패드의 수를 증가시킬 수 있다는 장점때문에 플립 칩 방법을 사용하여 집적 회로(IC)를 실장하는 빈도가 점점 늘어나고 있는 추세이다.In general, flip chips, tab automated bonding, and wire bonding methods are used to connect chips to circuit boards. The frequency of mounting integrated circuits (ICs) using the method is increasing.

한편, 패키지 제품의 소형화를 위해서 IC는 점차 다기능화되어가며, 따라서 사용되는 범프의 크기는 점차 작아지고 그 수는 증가하고 있다.On the other hand, for miniaturization of packaged products, ICs are becoming more and more versatile, and thus the size of bumps used is getting smaller and the number is increasing.

이와 같이 범프의 크기는 작고 범프간 간격이 좁아지는 미세 피치(fine pitch)를 갖는 솔더 범프를 형성하기 위해 다양한 기술이 개발되고 있으며, 최근 이슈화가되고 있는 방법으로는 도금법과 인쇄법이 있다.As such, various technologies have been developed to form solder bumps having a small pitch and a fine pitch in which the intervals between the bumps are narrowed. As a method that has recently been issued, there are a plating method and a printing method.

도금법은 공정에 소요되는 비용이 고가임에도 불구하고 100㎛ 미만의 피치를 형성하는 것이 가능하고, 범프의 높이 조절이 자유로우며 높이 편차도 비교적 작다는 장점이 있지만, 공정이 복잡하고 범프의 금속 성분을 마음대로 조절할 수 없다는 기술적인 한계가 있다.Although the plating method has the advantage that it is possible to form a pitch of less than 100 μm despite the high cost of the process, the height of the bump can be freely adjusted and the height deviation is relatively small, but the process is complicated and the metal component of the bump is There is a technical limitation that cannot be adjusted at will.

따라서, 이를 보완하여 공정이 간단하고 비용이 저렴하며 원하는 금속 성분을 가진 범프를 형성할 수 있는 인쇄법이 제안되고 있다. Therefore, a printing method has been proposed to compensate for this and to form a bump having a simple metal and a low cost process and a desired metal component.

도 1의 (a) 내지 (e)에서는 일반적인 인쇄법에 의하여 솔더 범프를 형성하는 방법을 단계적으로 도시하고 있다.1 (a) to (e) show a step-by-step method of forming solder bumps by a general printing method.

기판(1)의 적어도 일면에는 전극 패드(3)를 이루는 금속 패턴(2)이 구비되며, 상기 금속 패턴(2)의 표면으로는 상기 전극 패드(3) 부분을 제외하고 솔더 레지스트층(Solder Resist Layer)(4)이 도포되어 상기 금속 패턴(2)을 보호한다.On at least one surface of the substrate 1, a metal pattern 2 constituting the electrode pad 3 is provided, and a surface of the metal pattern 2 is a solder resist layer except for the electrode pad 3. Layer 4 is applied to protect the metal pattern 2.

우선, 상기와 같은 구조를 이루는 기판(1)의 상부면으로 상기 전극 패드(3)의 위치와 대응하여 복수개의 패턴홀(6)이 형성된 마스크(5)를 배치한다.First, a mask 5 having a plurality of pattern holes 6 formed on the upper surface of the substrate 1 having the above structure corresponding to the position of the electrode pad 3 is disposed.

다음으로, 상기 마스크(5)의 상부면에 접하여 배치되는 스퀴지(squeegee)(7)를 이동시켜 상기 마스크(5)상에 도포된 솔더 페이스트(8)가 상기 패턴홀(6)의 내부에 충진되도록 하며, 동시에 상기 전극 패드(3)상에 범프(9)가 인쇄되도록 한다.Next, a squeegee 7 disposed in contact with the upper surface of the mask 5 is moved to fill the inside of the pattern hole 6 with the solder paste 8 applied on the mask 5. At the same time, the bump 9 is printed on the electrode pad 3.

인쇄공정이 끝나면 상기 마스크(5)와 기판(1)을 서로 분리하여 상기 전극 패드상에 범프(9)가 형성된 기판(1)을 완성한다. After the printing process is completed, the mask 5 and the substrate 1 are separated from each other to complete the substrate 1 having the bumps 9 formed on the electrode pads.

다음으로 상기 기판(1)을 200℃ 내지 250℃ 정도의 온도에서 30초간 리플로우(reflow)시켜 상기 기판(1)상에 솔더 범(9')프를 형성한다.Next, the substrate 1 is reflowed at a temperature of about 200 ° C. to 250 ° C. for 30 seconds to form solder bumps 9 ′ on the substrate 1.

그러나, 이러한 인쇄법은 100㎛ 미만의 미세 피치 인쇄에서는 마스크의 패턴홀 간의 간격을 작게하는데 한계가 있으며, 따라서 그만큼 패턴홀의 사이즈를 크게 하여 솔더와 마스크가 깨끗하게 분리되도록 해야할 필요가 있다. However, this printing method has a limitation in reducing the gap between the pattern holes of the mask in fine pitch printing of less than 100 μm, and therefore, it is necessary to increase the size of the pattern holes so that the solder and the mask can be separated cleanly.

인쇄공정에서 솔더의 분리에 영향을 미치는 인자로는 인쇄속도, 기판 분리속도, 마스크 설계, 표면 거칠기 등이 있으며, 종래에는 마스크 패턴홀의 거칠기를 개선하기 위해 레이저 가공방법을 통해 마스크를 가공하였으나, 현재는 레이저 가공 대신 전기 주조(electroforming) 가공방법을 사용하여 마스크 패턴홀의 표면을 최대한 매끄럽게 해주는 방법을 사용하고 있다.Factors affecting solder separation in the printing process include printing speed, substrate separation speed, mask design, and surface roughness. In the past, masks were processed by laser processing to improve the roughness of mask pattern holes. Uses an electroforming method instead of laser processing to make the surface of the mask pattern hole as smooth as possible.

그러나, 여전히 솔더를 온전히 분리하는데 한계가 있으며, 이는 도 2에서와 같이, 미세 피치를 갖는 솔더 범프를 형성하는데 있어 리플로우 이후 솔더 범프 사이에 쇼트(short)를 발생시키는 문제가 있다.However, there is still a limit to completely separating the solder, which has a problem of generating a short between the solder bumps after reflow in forming solder bumps having a fine pitch as shown in FIG. 2.

따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 기판상에 인쇄된 범프 사이에 비전도성 물질로 이루어진 충진제를 충진함으로써 인쇄법을 통해 쇼트 불량이 없으며, 미세 피치를 갖는 솔더 범프를 형성하는 것이 가능한 솔더 범프 형성방법을 제공함을 그 목적으로 한다.Accordingly, the present invention has been made to solve the above-described problems of the prior art, by filling a filler made of a non-conductive material between the bumps printed on the substrate, there is no short defect through the printing method, solder having a fine pitch It is an object of the present invention to provide a solder bump forming method capable of forming bumps.

상기와 같은 목적을 달성하기 위하여 본 발명인 솔더 범프 형성방법은, (a) 금속 패턴이 구비된 기판 위에 복수개의 패턴홀이 형성된 마스크를 배치하는 단계; (b) 상기 마스크의 상부면과 접하여 배치되는 스퀴지를 이동시켜 상기 마스크상에 도포된 솔더 페이스트를 상기 패턴홀에 충진하는 단계; (c) 상기 마스크와 기판을 분리하여 상기 기판상에 범프를 형성하는 단계; (d) 상기 기판 위에 충진제를 채워 상기 범프 사이를 상기 충진제로 충진하는 단계; (e) 상기 충진제가 충진된 기판을 리플로우시키는 단계; 및 (f) 상기 범프와 금속 패턴이 일체화된 후 상기 충진제를 상기 기판에서 제거하는 단계;로 이루어진다.In order to achieve the above object, the present invention provides a solder bump forming method comprising: (a) disposing a mask having a plurality of pattern holes formed on a substrate having a metal pattern; (b) filling the pattern hole with solder paste applied on the mask by moving a squeegee disposed in contact with an upper surface of the mask; (c) separating the mask and the substrate to form bumps on the substrate; (d) filling a filler on the substrate to fill the bumps with the filler; (e) reflowing the filler-filled substrate; And (f) removing the filler from the substrate after the bump and the metal pattern are integrated.

바람직하게, 상기 충진제는 입경이 100㎚ 내지 5㎛이다.Preferably, the filler has a particle diameter of 100 nm to 5 μm.

더욱 바람직하게, 상기 충진제는 입경이 1㎛이다.More preferably, the filler has a particle diameter of 1 μm.

바람직하게, 상기 충진제는 비전도성 물질로 이루어진다.Preferably, the filler consists of a nonconductive material.

바람직하게, 상기 충진제는 상기 리플로우 온도에서 열변환되지 않는 내열성 물질로 이루진다.Preferably, the filler consists of a heat resistant material that is not thermally converted at the reflow temperature.

바람직하게, 상기 충진제는 적어도 상기 범프의 중간높이 이상 채워진다.Preferably, the filler is filled at least above the middle height of the bump.

본 발명에 따르면, 인쇄법을 통해 미세 피치를 갖는 솔더 범프를 형성하는 것이 가능하고, 또한 솔더 범프 사이의 쇼트(short)불량 발생을 방지할 수 있는 효과가 있다.According to the present invention, it is possible to form solder bumps having a fine pitch through the printing method, and there is an effect of preventing the occurrence of short defects between the solder bumps.

이하, 첨부된 도면에 따라 본 발명의 실시예를 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 인쇄법에 의하여 솔더 범프를 형성하는 방법을 단계적으로 도시하는 개략도이다.3 is a schematic diagram showing step by step a method of forming solder bumps by the printing method according to the present invention.

도시하는 바와 같이, 본 발명에 따른 솔더 범프 형성방법은, (a) 금속 패턴이 구비된 기판 위에 복수개의 패턴홀이 형성된 마스크를 배치하는 단계; (b) 상기 마스크의 상부면과 접하여 배치되는 스퀴지를 이동시켜 상기 마스크상에 도포된 솔더 페이스트를 상기 패턴홀에 충진하는 단계; (c) 상기 마스크와 기판을 분리하여 상기 기판상에 범프를 형성하는 단계; (d) 상기 기판 위에 충진제를 채워 상기 범프 사이를 상기 충진제로 충진하는 단계; (e) 상기 충진제가 충진된 기판을 리플로우시키는 단계; 및 (f) 상기 범프와 금속 패턴이 일체화된 후 상기 충진제를 상기 기판에서 제거하는 단계;로 이루어진다.As shown, the solder bump forming method according to the present invention comprises the steps of: (a) disposing a mask formed with a plurality of pattern holes on the substrate with a metal pattern; (b) filling the pattern hole with solder paste applied on the mask by moving a squeegee disposed in contact with an upper surface of the mask; (c) separating the mask and the substrate to form bumps on the substrate; (d) filling a filler on the substrate to fill the bumps with the filler; (e) reflowing the filler-filled substrate; And (f) removing the filler from the substrate after the bump and the metal pattern are integrated.

우선, 일정 크기를 가지는 기판(10)의 적어도 어느 일면에 전극 패드(12)를 이루는 금속 패턴(11)을 구비한다. 여기서 기판(10)은 세라믹 기판, 유리 기판 또는 인쇄 회로 기판 중 어느 하나일 수 있다.First, the metal pattern 11 forming the electrode pad 12 is provided on at least one surface of the substrate 10 having a predetermined size. The substrate 10 may be any one of a ceramic substrate, a glass substrate, and a printed circuit board.

그리고, 상기 금속 패턴(11)의 표면으로는 상기 금속 패턴(11)을 보호하기 위해 상기 전극 패드(12) 부분을 제외하고 솔더 레지스트층(Solder Resist Layer)(13)이 도포된다.In addition, a solder resist layer 13 is applied to the surface of the metal pattern 11 except for the electrode pad 12 to protect the metal pattern 11.

상기와 같이 준비된 기판(10)을 사용하여 상기 기판(10) 상에 솔더 범프를 형성하기 위한 공정을 수행한다.A process for forming solder bumps on the substrate 10 is performed using the substrate 10 prepared as described above.

도 3(a)에서와 같이, 복수개의 패턴홀(21)이 형성된 마스크(20)를 전극 패드(12)가 구비되는 상기 기판(10)의 상부면에 배치하는데, 상기 전극 패드(12)와 패턴홀(21)의 위치가 서로 대응되도록 배치한다.As shown in FIG. 3A, a mask 20 having a plurality of pattern holes 21 is disposed on an upper surface of the substrate 10 provided with electrode pads 12. The positions of the pattern holes 21 are arranged to correspond to each other.

여기서, 상기 마스크(20)는 대량생산을 위해 복수회 사용가능하도록 메탈 마스크(metal mask)인 것이 바람직하다. Here, the mask 20 is preferably a metal mask so that it can be used a plurality of times for mass production.

다음으로, 도 3(b)에서와 같이 스퀴지(squeegee)(30)를 이용하여 상기 전극 패드(12)상에 범프(50)가 인쇄되도록 하는데, 상기 마스크(20)의 상부면에 접하여 배치되는 상기 스퀴지(30)를 상기 마스크(20)를 가압하며 이동시킨다.Next, the bump 50 is printed on the electrode pad 12 using a squeegee 30 as shown in FIG. 3 (b), which is disposed in contact with the upper surface of the mask 20. The squeegee 30 is moved while pressing the mask 20.

여기서, 상기 스퀴지(30)는 이동시 상기 메탈 마스크와의 마찰에 의한 정전기 발생을 최소화하고, 상기 마스크(20)가 마모되는 것을 방지하기 위해 수지(polymer)로 이루어지는 것이 바람직하다.Here, the squeegee 30 is preferably made of a polymer to minimize the generation of static electricity due to friction with the metal mask during movement, and to prevent the mask 20 from being worn.

상기 스퀴지(30)가 상기 마스크(20)를 가압하며 이동하게 되면, 상기 마스크(20)의 표면에 도포된 솔더 페이스트(40)는 상기 마스크(20)의 패턴홀(21) 내부로 충진되면서 상기 전극 패드(12)상에 인쇄된다.When the squeegee 30 moves while pressing the mask 20, the solder paste 40 applied to the surface of the mask 20 is filled into the pattern hole 21 of the mask 20 while the It is printed on the electrode pad 12.

인쇄공정이 끝나면, 도 3(c)에서 도시하는 바와 같이 상기 기판(10)과 마스크(20)를 서로 분리하여 범프(50)가 형성된 기판(10)을 완성한다. After the printing process, the substrate 10 and the mask 20 are separated from each other as shown in FIG. 3 (c) to complete the substrate 10 on which the bumps 50 are formed.

다음으로, 도 3(d)에서와 같이 범프(50)가 인쇄된 상기 기판(10) 위에 충진제(60)를 채워 상기 범프(50) 사이를 상기 충진제(60)로 충진한다. Next, as shown in FIG. 3 (d), the filler 60 is filled on the substrate 10 on which the bumps 50 are printed to fill the spaces between the bumps 50 with the fillers 60.

상기 충진제(60)는 입경이 100㎚ 이상 그리고 5㎛ 이하의 분포를 가지는 것이 적당하며, 바람직하게는 충진제(60)의 평균 입경이 1㎛인 것이 바람직하다. 상기 충진제(60)의 입경이 5㎛이상 초과하는 경우에는 공극이 커져 충진이 효율적으로 이루어지지 못하게 된다.The filler 60 preferably has a distribution having a particle size of 100 nm or more and 5 μm or less, and preferably, the average particle size of the filler 60 is 1 μm. When the particle diameter of the filler 60 exceeds 5 μm or more, the gap becomes large and filling is not efficiently performed.

그리고, 상기 충진제(60)는 비전도성 물질로 이루어지는 것이 바람직하며, 다음의 리플로우(reflow) 공정을 거치는 동안 열변환이 되지 않는 내열성 물질로 이루어지는 것이 바람직하다. 이러한 충진제(60)로는 세라믹을 예로 들 수 있다.In addition, the filler 60 is preferably made of a non-conductive material, it is preferable that the filler 60 is made of a heat resistant material that does not undergo thermal conversion during the reflow process. Examples of the filler 60 include ceramics.

한편, 상기 충진제(60)를 기판(10) 위에 채우는데 있어서 적어도 상기 범 프(50)의 중간높이 이상으로 채우도록 한다. 바람직하게는, 상기 범프(50)의 상부면까지 충진제(60)를 채워 범프(50) 사이가 상기 충진제(60)로 완전히 충진될 수 있도록 하며, 따라서 범프(50)가 안정적으로 고정되고 형상을 유지함은 물론 범프(50)와 범프 사이가 확실하게 분리되어 쇼트가 발생하지 않게 된다.Meanwhile, in filling the filler 60 on the substrate 10, the filler 60 is filled to at least the middle height of the bump 50. Preferably, the filler 60 is filled up to the upper surface of the bump 50 so that the space between the bumps 50 can be completely filled with the filler 60, so that the bumps 50 are stably fixed and shaped. Of course, the bump 50 and the bump are reliably separated from each other so that a short does not occur.

다음으로 도 3(e)에서와 같이, 충진제(60)가 채워진 상기 기판(10)을 200℃ 내지 250℃ 정도의 온도에서 30초간 리플로우시켜 상기 기판(10)상에 솔더 범프(55)를 형성한다. Next, as shown in FIG. 3 (e), the solder 10 is filled on the substrate 10 by reflowing the substrate 10 filled with the filler 60 at a temperature of about 200 ° C. to 250 ° C. for 30 seconds. Form.

이를 통해, 기판 위의 범프(50)는 솔더 범프(55)로 재성형(reform)되고, 상기 솔더 범프(55)는 전극 패드(12)상에 용융 접착되어 상기 금속 패턴(11)과 일체화가 된다.As a result, the bumps 50 on the substrate are reformed into solder bumps 55, and the solder bumps 55 are melt-bonded on the electrode pads 12 to be integrated with the metal pattern 11. do.

다음으로 도 3(f)에서와 같이, 상기 솔더 범프(55)와 상기 금속 패턴(11)이 일체화되어 상기 솔더 범프(55)가 상기 기판(10) 위에 고정되면, 상기 충진제(60)를 상기 기판(10)에서 제거하여 미세 피치를 갖는 솔더 범프(55)가 형성된 기판(10)을 완성한다.3 (f), when the solder bump 55 and the metal pattern 11 are integrated to fix the solder bump 55 on the substrate 10, the filler 60 It removes from the board | substrate 10, and completes the board | substrate 10 in which the solder bump 55 which has a fine pitch was formed.

상기 충진제(60)를 제거하는 데에는 워터 크리닝(water cleaning), 워터 젯, 초음파 크리닝 등의 방법이 사용될 수 있다.In order to remove the filler 60, a method such as water cleaning, water jet, ultrasonic cleaning, or the like may be used.

상기와 같은 공정을 거쳐 미세 피치를 갖는 솔더 범프를 인쇄법을 통해서 구 현하는 것이 가능하며, 문제가 되었던 범프 사이의 쇼트불량도 해결할 수 있다.It is possible to implement a solder bump having a fine pitch through the printing process through the above process, it is also possible to solve the short defect between the bumps that were a problem.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.While the invention has been shown and described with respect to particular embodiments, it will be understood that various changes and modifications can be made in the art without departing from the spirit or scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.

도 1은 일반적인 인쇄법에 의하여 솔더 범프를 형성하는 방법을 단계적으로 도시하는 개략도이다.1 is a schematic diagram showing a step-by-step method of forming solder bumps by a general printing method.

도 2는 종래의 인쇄법에 따른 솔더 범프 형성시 발생하는 쇼트(short)불량을 나타내는 개략도이다.2 is a schematic view showing short defects occurring when solder bumps are formed according to a conventional printing method.

도 3은 본 발명에 따른 인쇄법에 의하여 솔더 범프를 형성하는 방법을 단계적으로 도시하는 개략도이다.3 is a schematic diagram showing step by step a method of forming solder bumps by the printing method according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1, 10 : 기판 11 : 금속 패턴1, 10: substrate 11: metal pattern

12 : 전극 패드 20 : 마스크12 electrode pad 20 mask

21 : 패턴홀 30 : 스퀴지(squeegee)21: pattern hole 30: squeegee

40 : 솔더 페이스트 50 : 범프40: solder paste 50: bump

55 : 솔더 범프 60 : 충진제55 solder bump 60 filler

Claims (6)

(a) 금속 패턴이 구비된 기판 위에 복수개의 패턴홀이 형성된 마스크를 배치하는 단계;(a) disposing a mask on which a plurality of pattern holes are formed on a substrate having a metal pattern; (b) 상기 마스크의 상부면과 접하여 배치되는 스퀴지를 이동시켜 상기 마스크상에 도포된 솔더 페이스트를 상기 패턴홀에 충진하는 단계;(b) filling the pattern hole with solder paste applied on the mask by moving a squeegee disposed in contact with an upper surface of the mask; (c) 상기 마스크와 기판을 분리하여 상기 기판상에 범프를 형성하는 단계;(c) separating the mask and the substrate to form bumps on the substrate; (d) 상기 기판 위에 충진제를 채워 상기 범프 사이를 상기 충진제로 충진하는 단계;(d) filling a filler on the substrate to fill the bumps with the filler; (e) 상기 충진제가 충진된 기판을 리플로우시키는 단계; 및(e) reflowing the filler-filled substrate; And (f) 상기 범프와 금속 패턴이 일체화된 후 상기 충진제를 상기 기판에서 제거하는 단계;로 이루어지는 솔더 범프 형성방법.(f) removing the filler from the substrate after the bump and the metal pattern are integrated. 제1항에 있어서,The method of claim 1, 상기 충진제는 입경이 100㎚ 내지 5㎛인 것을 특징으로 하는 솔더 범프 형성방법.The filler is a solder bump forming method, characterized in that the particle size of 100nm to 5㎛. 제2항에 있어서,The method of claim 2, 상기 충진제는 입경이 1㎛인 것을 특징으로 하는 솔더 범프 형성방법.The filler is a solder bump forming method, characterized in that the particle size of 1㎛. 제1항에 있어서,The method of claim 1, 상기 충진제는 비전도성 물질로 이루어지는 것을 특징으로 하는 솔더 범프 형성방법.The filler is a solder bump forming method, characterized in that made of a non-conductive material. 제1항에 있어서,The method of claim 1, 상기 충진제는 상기 리플로우 온도에서 열변환되지 않는 내열성 물질로 이루어지는 것을 특징으로 하는 솔더 범프 형성방법.And the filler is formed of a heat resistant material that is not thermally converted at the reflow temperature. 제1항에 있어서,The method of claim 1, 상기 충진제는 적어도 상기 범프의 중간높이 이상 채워지는 것을 특징으로 하는 솔더 범프 형성방법.The filler is a bump forming method, characterized in that filled with at least the middle height of the bump.
KR1020070122116A 2007-11-28 2007-11-28 Method of forming solder bumps KR100900681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122116A KR100900681B1 (en) 2007-11-28 2007-11-28 Method of forming solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122116A KR100900681B1 (en) 2007-11-28 2007-11-28 Method of forming solder bumps

Publications (1)

Publication Number Publication Date
KR100900681B1 true KR100900681B1 (en) 2009-06-01

Family

ID=40982180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122116A KR100900681B1 (en) 2007-11-28 2007-11-28 Method of forming solder bumps

Country Status (1)

Country Link
KR (1) KR100900681B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332450A (en) * 2014-11-10 2015-02-04 京东方科技集团股份有限公司 Mask plate for glass cement coating and coating method adopting same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135661A (en) 1999-11-08 2001-05-18 Nec Corp Bump forming method and mask used for bump formation
JP2002353263A (en) 2001-05-25 2002-12-06 Matsushita Electric Ind Co Ltd Method of forming solder bump
US7043830B2 (en) 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
KR20060051910A (en) * 2004-10-15 2006-05-19 하리마 카세이 가부시키가이샤 Method for removing resin mask layer and method for manufacturing solder bumped substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135661A (en) 1999-11-08 2001-05-18 Nec Corp Bump forming method and mask used for bump formation
JP2002353263A (en) 2001-05-25 2002-12-06 Matsushita Electric Ind Co Ltd Method of forming solder bump
US7043830B2 (en) 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
KR20060051910A (en) * 2004-10-15 2006-05-19 하리마 카세이 가부시키가이샤 Method for removing resin mask layer and method for manufacturing solder bumped substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332450A (en) * 2014-11-10 2015-02-04 京东方科技集团股份有限公司 Mask plate for glass cement coating and coating method adopting same
US9673426B2 (en) 2014-11-10 2017-06-06 Boe Technology Group Co., Ltd. Mask plate for coating glass cement and coating method using the same

Similar Documents

Publication Publication Date Title
JP5021472B2 (en) Method for manufacturing printed wiring board
JP5021473B2 (en) Method for manufacturing printed wiring board
JP3056192B1 (en) Method of manufacturing mounting board with solder resist layer having bumps formed on electrode pads
JP2005217388A (en) Pre-solder structure of semiconductor package substrate and its manufacturing method
KR20100060968A (en) A substrate having a metal post and a fabricating method of the same
KR101034161B1 (en) Semiconductor package substrate
JP2012160500A (en) Circuit board, semiconductor component, semiconductor device, circuit board manufacturing method, semiconductor component manufacturing method and semiconductor device manufacturing method
KR100900681B1 (en) Method of forming solder bumps
JP2014045190A (en) Method for manufacturing printed-circuit board
JP2008140834A (en) Conductive bump and formation method therefor, and semiconductor device using the formation method
KR100843384B1 (en) Method for forming micro solder ball of printed circuit board
TWI524442B (en) Method for manufacturing wiring board having solder bumps, mask for solder ball mounting
KR20110013902A (en) Package and manufacturing method thereof
KR100959856B1 (en) Manufacturing Method of Printed Circuit Board
JP2008140868A (en) Multilayer wiring board and semiconductor device
JP2006237367A (en) Printed wiring board
JP3897250B2 (en) Semiconductor package substrate and manufacturing method thereof
TWI418276B (en) Method for making package substrate with wingless conductive bump
JP2001085558A (en) Semiconductor device and mountig method therefor
JP2013102020A (en) Semiconductor package substrate
US20220336341A1 (en) Lithographically defined electrical interconnects from conductive pastes
KR100986294B1 (en) Manufacturing method for printed circuit board
KR101138585B1 (en) Method for forming bump
JP2000294587A (en) Method for bump leveling of semiconductor device
KR20100130427A (en) Mask comprising hydrophobic coating layer and method of manufacturing substrate using thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee