KR100900608B1 - Method of wafer plating - Google Patents

Method of wafer plating Download PDF

Info

Publication number
KR100900608B1
KR100900608B1 KR1020070055348A KR20070055348A KR100900608B1 KR 100900608 B1 KR100900608 B1 KR 100900608B1 KR 1020070055348 A KR1020070055348 A KR 1020070055348A KR 20070055348 A KR20070055348 A KR 20070055348A KR 100900608 B1 KR100900608 B1 KR 100900608B1
Authority
KR
South Korea
Prior art keywords
plating
wafer
current
anode electrode
plated
Prior art date
Application number
KR1020070055348A
Other languages
Korean (ko)
Other versions
KR20070119502A (en
Inventor
유지 우치우미
Original Assignee
니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 filed Critical 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Publication of KR20070119502A publication Critical patent/KR20070119502A/en
Application granted granted Critical
Publication of KR100900608B1 publication Critical patent/KR100900608B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005Contacting devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

과제assignment

웨이퍼의 피도금면 전면에서의 도금막 두께가 균일해지는 웨이퍼 도금처리 기술을 제공한다.The present invention provides a wafer plating technique in which the plated film thickness on the entire surface of the wafer to be plated is uniform.

해결방법Resolution

도금조의 개구부에 웨이퍼를 배치하고, 웨이퍼 외주측과 캐소드 전극을 접촉시켜서 도금액을 공급하여, 웨이퍼에 도달한 도금액이 웨이퍼의 피도금 표면의 외주방향으로 유동시키도록 하고, 도금조 내에 웨이퍼와 마주보게 배치한 애노드 전극과 상기 캐소드 전극에 의해서 도금 전류를 공급하여 웨이퍼에 도금처리를 행하는 웨이퍼 도금방법에 있어서, 상기 애노드 전극은 웨이퍼의 피도금면과 거의 동일 형상으로 하고, 애노드 전극의 둘레 가장자리로 복수의 둘레 가장자리 전류 공급부를 설치하는 동시에 애노드 전극의 중앙으로 중앙 전류 공급부를 설치하여, 상기 둘레 가장자리 전류 공급부로부터 공급되는 둘레 가장자리 도금 전류와, 중앙 전류 공급부로부터 공급되는 중앙 도금 전류를 조정하는 것으로 하였다.The wafer is placed in the opening of the plating bath, the plating solution is supplied by bringing the outer peripheral side of the wafer into contact with the cathode electrode so that the plating solution that reaches the wafer flows in the outer circumferential direction of the surface to be plated of the wafer and faces the wafer in the plating bath. In a wafer plating method in which a plating current is supplied to a wafer by supplying a plating current by the disposed anode electrode and the cathode electrode, the anode electrode has a shape substantially the same as the surface to be plated of the wafer, and a plurality of peripheral edges of the anode electrode are provided. The peripheral edge current supply part was provided, and the central current supply part was provided at the center of the anode electrode to adjust the peripheral edge plating current supplied from the peripheral edge current supply part and the central plating current supplied from the central current supply part.

웨이퍼, 도금조, 캐소드 전극, 애노드 전극, 도금액, 도금 전류 Wafer, Plating Bath, Cathode Electrode, Anode Electrode, Plating Solution, Plating Current

Description

웨이퍼 도금방법{Method of wafer plating}Method of wafer plating

도 1은 본 실시형태에 있어서의 컵형 도금장치의 개략 단면도이다.1 is a schematic cross-sectional view of the cup plating apparatus according to the present embodiment.

도 2는 애노드 전극의 평면 확대 개략도이다.2 is a plan enlarged schematic view of the anode electrode.

도 3은 웨이퍼 피도금면의 막두께 측정부를 나타내는 평면도이다.3 is a plan view showing a film thickness measurement unit on a wafer to-be-plated surface.

도 4는 제2 실시형태에서 사용한 애노드 전극의 평면 확대 개략도이다.4 is a plan enlarged schematic view of the anode electrode used in the second embodiment.

부호의 설명Explanation of the sign

1 도금장치1 plating equipment

2 도금조2 plating bath

3 둘레 가장자리부3 circumference

4 실 패킹(seal packing)4 seal packing

5 도금액 공급구5 plating liquid supply port

6 도금액 유출구6 plating liquid outlet

A 애노드 전극A anode electrode

C 캐소드 전극C cathode electrode

W 웨이퍼W wafer

ar1~4 둘레 가장자리 전류 공급부ar1 ~ 4 circumferential edge current supply

ac 중앙 전류 공급부ac central current supply

ATR~ABL 둘레 가장자리 전류 공급부ATR to ABL perimeter edge current supply

AC 중앙 전류 공급부AC central current supply

본 발명은 반도체용 웨이퍼의 도금처리에 관한 것이다.The present invention relates to a plating process of a semiconductor wafer.

종래, 반도체용 웨이퍼에 도금처리를 하는 경우, 도금조의 개구부로 캐소드 전극에 접촉된 웨이퍼를 배치하고, 이 웨이퍼를 향해서 도금액을 공급하여, 웨이퍼에 도달한 도금액이 웨이퍼의 피도금 표면의 외주방향으로 유동시키도록 하고, 도금조 내에 웨이퍼와 마주보게 배치한 애노드 전극과 상기 캐소드 전극에 의해서 도금 전류를 공급하여 도금을 실시하는 웨이퍼 도금방법이 알려져 있다. 이 웨이퍼 도금방법은 도금조의 개구부에 대해 웨이퍼를 교환함으로써 순차적으로 도금처리를 행할 수 있는 점에서, 소로트의 생산이나 도금처리공정의 자동화에 적합한 것으로서 널리 이용되고 있는 것이다. 이 웨이퍼의 도금처리에서는 웨이퍼의 피도금면 전면에서 막두께를 균일하게 하는 것이 중요하여, 이 막두께의 균일성을 향상시키기 위한 각종 개선이 제안되어 있다.Conventionally, when a semiconductor wafer is plated, a wafer in contact with the cathode electrode is disposed through the opening of the plating bath, the plating liquid is supplied toward the wafer, and the plating liquid reaching the wafer is placed in the outer circumferential direction of the surface to be plated of the wafer. BACKGROUND ART A wafer plating method is known in which plating is performed by supplying a plating current by an anode electrode disposed so as to flow and facing the wafer in a plating bath and the cathode electrode. This wafer plating method is widely used as suitable for the production of small lots and automation of the plating process, in that plating can be performed sequentially by replacing wafers in the openings of the plating bath. In the plating process of this wafer, it is important to make the film thickness uniform across the entire surface to be plated of the wafer, and various improvements for improving the uniformity of the film thickness have been proposed.

예를 들면, 도금 전류의 국부적인 집중에 의해서 웨이퍼의 피도금면 전면에서 균일한 막두께를 실현할 수 없는 경우에 대해, 막두께의 편차에 맞춘 차폐판 등을 도금조 내에 배치함으로써 도금 전류의 집중을 완화시키는 대책이 알려져 있다(특허문헌 1). 또한, 캐소드 전극측의 대책으로서는 웨이퍼의 둘레 가장자리에 접 촉시키는 캐소드 전극을 분할하여 균일한 전해 석출(electrodeposition)이 피도금면 전면에 행해지도록, 분할한 캐소드 전극과 애노드 전극에 의해 커런트 미러 회로(current mirror circuit)를 형성하는 대책이 알려져 있다(특허문헌 2). 또한, 애노드 전극측에 있어서는 웨이퍼에 마주보게 배치시키는 애노드 전극을, 상호 절연 영역을 갖도록 주변 애노드 전극과 중앙 애노드 전극으로 복수 분할하여, 중앙 애노드 전극으로의 도금처리의 통전시간을 주변 애노드 전극으로의 도금처리의 통전시간 보다도 작게 하여 도금 두께를 제어하는 방법이 알려져 있다(특허문헌 3). 이들의 선행 기술에 의하면, 어느 정도의 균일성이 있는 막두께로 웨이퍼의 피도금면에 도금처리를 행하는 것이 가능해진다.For example, in the case where a uniform film thickness cannot be realized on the entire surface of the wafer to be plated due to the local concentration of the plating current, a concentration of the plating current is provided by placing a shielding plate or the like in the plating bath in accordance with the variation in the film thickness. The countermeasure which alleviates this is known (patent document 1). In addition, as a countermeasure on the cathode electrode side, a current mirror circuit is formed by dividing the cathode electrode in contact with the circumferential edge of the wafer so that uniform electrolytic deposition is performed on the entire surface to be plated. A countermeasure for forming a current mirror circuit is known (Patent Document 2). Further, on the anode electrode side, an anode electrode disposed to face the wafer is divided into a plurality of peripheral anode electrodes and a center anode electrode so as to have mutually insulating regions, and the energization time of the plating treatment to the center anode electrode is transferred to the peripheral anode electrode. The method of controlling plating thickness by making it smaller than the energization time of a plating process is known (patent document 3). According to these prior arts, it becomes possible to perform a plating process on the to-be-plated surface of a wafer with the film thickness with a certain uniformity.

[특허문헌 1] 일본국 특허공개 제(평)8-74088호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 8-74088

[특허문헌 2] 일본국 특허공개 제2001-115297호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 2001-115297

[특허문헌 3] 일본국 특허공개 제(평)7-197299호 공보[Patent Document 3] Japanese Patent Application Laid-Open No. 7-197299

그러나, 도금조 내에 차폐판을 배치하거나, 애노드 전극을 분할하는 대책을 행하는 것은 도금장치 구조를 복잡하게 하여, 웨이퍼의 구경이 바뀐 경우에는 그때마다 그 구경에 맞춘 조정, 즉 차폐판의 사이즈 변경이나 애노드 전극의 분할 형상 등을 조정할 필요가 있다. 또한, 애노드 전극을 분할하여 개별로 제어하기 위해서는 정류기를 복수 준비하는 것 등의 비용면에 있어서도 불리함이 있다. 이 때문에, 웨이퍼의 도금처리를 행할 때에는 보다 간단한 도금장치 구조로, 도금장치의 메인터넌스를 포함하여, 보다 간편하고 용이한 대책으로 균일한 막두께를 실현할 수 있 는 도금처리기술이 요망되고 있다.However, disposing the shield plate in the plating bath or taking measures to divide the anode electrode complicates the plating apparatus structure, and when the diameter of the wafer is changed, the adjustment according to the diameter, that is, the size of the shield plate or It is necessary to adjust the divided shape of the anode electrode and the like. In addition, there are disadvantages in terms of cost, such as preparing a plurality of rectifiers in order to divide and control the anode electrodes individually. For this reason, when performing the plating process of a wafer, the plating process technology which can implement | achieve a uniform film thickness with a simpler plating apparatus structure, including maintenance of a plating apparatus, and a simpler and easier countermeasure is desired.

또한, 분할한 캐소드 전극에 의해 웨이퍼에 균일한 전해 석출을 행할 수 있도록 도금 전류를 공급하는 대책으로는, 웨이퍼의 주변부분에 있어서의 도금처리의 제어는 가능하지만, 웨이퍼의 중앙부를 포함한 피도금면 전면에 있어서의 막두께 제어에 대해서는 충분한 것이라고는 할 수 없었다.In addition, as a countermeasure for supplying the plating current so that the electrolytic deposition can be uniformly deposited on the wafer by the divided cathode electrodes, the plating process in the peripheral portion of the wafer can be controlled, but the plated surface including the center portion of the wafer can be controlled. The film thickness control on the front surface was not sufficient.

또한, 최근 반도체업계에 있어서는 웨이퍼 사이즈의 대구경, 예를 들면 12 인치(약 300 ㎜) 직경의 것이 등장하고 있어, 이와 같은 대구경의 웨이퍼에 대해 피도금면 전면에서 보다 균일한 막두께를 용이하게 실현할 수 있는 도금처리기술이 강하게 요구되고 있는 것이 현재 상황이다.In addition, in the semiconductor industry, a large diameter of a wafer size, for example, a diameter of 12 inches (about 300 mm) has recently emerged, and a more uniform film thickness can be easily realized on the entire surface to be plated for such a large diameter wafer. There is a strong demand for a plating technology that can be used.

따라서, 본 발명은 종래의 웨이퍼의 도금처리기술을 개선하여, 대구경의 웨이퍼이더라도 피도금면 전면에서 균일한 막두께의 도금을 행할 수 있는 웨이퍼의 도금방법을 제공하고자 하는 것이다.Accordingly, an object of the present invention is to improve the plating process of a conventional wafer, and to provide a wafer plating method capable of plating a uniform film thickness on the entire surface to be plated even in a large diameter wafer.

과제를 해결하기 위한 수단Means to solve the problem

상기 과제를 해결하기 위해 본 발명은 도금조의 개구부에 웨이퍼를 배치하고, 웨이퍼 외주측과 캐소드 전극을 접촉시켜서 도금액을 공급하여, 웨이퍼에 도달한 도금액이 웨이퍼의 피도금 표면의 외주방향으로 유동시키도록 하고, 도금조 내에 웨이퍼와 마주보게 배치한 애노드 전극과 상기 캐소드 전극에 의해서 도금 전류를 공급하여 웨이퍼에 도금처리를 행하는 웨이퍼 도금방법에 있어서, 상기 애노드 전극은 웨이퍼의 피도금면과 거의 동일 형상으로 하고, 애노드 전극의 둘레 가장자 리로 복수의 둘레 가장자리 전류 공급부를 설치하는 동시에 애노드 전극의 중앙으로 중앙 전류 공급부를 설치하여, 상기 둘레 가장자리 전류 공급부로부터 공급하는 둘레 가장자리 도금 전류와, 중앙 전류 공급부로부터 공급하는 중앙 도금 전류를 조정하는 것으로 하였다. 이 도금방법에 의하면, 도금조 내에 차폐판을 배치하거나 도금장치를 특별한 구조로 개조할 필요도 없이, 웨이퍼의 피도금면 전면에 있어서 균일한 막두께의 도금처리를 행하는 것이 가능해진다.In order to solve the above problems, the present invention arranges the wafer in the opening of the plating bath, supplies the plating liquid by contacting the outer peripheral side of the wafer and the cathode electrode, so that the plating liquid reaching the wafer flows in the outer circumferential direction of the surface to be plated of the wafer. In the wafer plating method in which a plating current is supplied to the wafer by supplying a plating current by the anode electrode and the cathode electrode disposed to face the wafer in the plating bath, the anode electrode has a shape substantially the same as the surface to be plated of the wafer. In addition, a plurality of peripheral edge current supply units are provided at the peripheral edges of the anode electrode, and a central current supply unit is provided at the center of the anode electrode, and the peripheral edge plating current supplied from the peripheral edge current supply unit and supplied from the central current supply unit. By adjusting the central plating current It was. According to this plating method, it is possible to perform a plating process of uniform film thickness on the entire surface to be plated of a wafer without having to arrange a shielding plate in a plating bath or to modify the plating apparatus into a special structure.

본 발명의 웨이퍼 도금방법에 있어서의 복수의 둘레 가장자리 전류 공급부는 적어도 3개소 이상, 보다 바람직하게는 4개소 이상 설치하는 것이 바람직하다. 또한, 이 둘레 가장자리 전류 공급부의 수를 지나치게 많이 설치해도 막두께의 균일성에 기여하는 효과가 감소하는 경향이 된다. 도금처리를 하는 대구경의 웨이퍼 등을 고려하면, 둘레 가장자리 전류 공급부는 10개소 이하로 하는 것이 바람직하다. 실용적으로는 4개소부터 8개소의 둘레 가장자리 전류 공급부를 설치하는 것이 바람직하다.It is preferable to provide at least three or more circumferential edge current supply parts in the wafer plating method of the present invention at least three places, more preferably four or more places. Moreover, even if too many circumferential edge current supply parts are provided, the effect of contributing to the uniformity of the film thickness tends to decrease. Considering the large-diameter wafer or the like to be plated, the peripheral current supply portion is preferably 10 or less. Practically, it is preferable to provide four to eight peripheral edge current supply units.

본 발명의 웨이퍼 도금방법에 있어서의, 애노드 전극에 있어서의 둘레 가장자리 도금 전류와 중앙 전류 공급부로부터 공급하는 중앙 도금 전류의 조정은 총도금 전류를 분배하는 것이다. 즉, 애노드 전극으로 공급하는 총도금 전류 중, 소정 비율의 도금 전류를 중앙 전류 공급부에 공급하고, 그 나머지 분량에 상당하는 도금 전류를 둘레 가장자리 전류 공급부에 할당하는 것이다. 예를 들면, 웨이퍼의 피도금면 중앙부근이 주변부분 보다도 두꺼운 막두께로 도금처리되는 경우, 총도금 전류 중 40%를 중앙 전류 공급부에 공급하고, 나머지 60%를 둘레 가장자리 전류 공 급부에 할당하여 공급하도록 한다. 이 도금 전류의 조정비율은 불균일해진 도금 두께상태에 맞추어 적절하게 결정하면 된다. 공급하는 전류 조정은 중앙과 둘레 가장자리에서 공급하는 전류값 자체를 상이하게 설정하는 방법이나, 중앙과 둘레 가장자리의 도금처리 시간(통전시간)을 상이하게 하는 방법 등을 채용할 수 있다.In the wafer plating method of the present invention, the adjustment of the circumferential edge plating current in the anode electrode and the central plating current supplied from the central current supply portion is to distribute the total plating current. That is, the plating current of a predetermined ratio is supplied to the center current supply part among the total plating currents supplied to the anode electrode, and the plating current corresponding to the remaining amount is allocated to the peripheral edge current supply part. For example, in the case where the center of the wafer to be plated is plated with a thicker film thickness than the peripheral portion, 40% of the total plating current is supplied to the central current supply, and the remaining 60% is allocated to the peripheral edge current supply. Supply it. The adjustment ratio of this plating current may be suitably determined in accordance with the uneven plating thickness state. For the current adjustment to be supplied, a method of differently setting the current value itself supplied from the center and the circumferential edge, a method of differentiating the plating treatment time (the energization time) of the center and the circumferential edge, and the like can be adopted.

또한, 본 발명의 웨이퍼 도금방법에서는, 평판으로 되는 애노드 전극을 사용하고, 상기 평판에 복수의 천공을 설치하여 도금 전류 분포를 조정하는 것이 바람직하다. 평판의 애노드 전극에 복수의 천공을 설치하면 그 천공 내를 도금액이 통과하게 되는데, 그 천공의 수나 형성 위치를 조정함으로써 웨이퍼의 피도금면에 있어서의 도금 전류 분포를 조정하는 것이 가능해진다. 애노드 전극으로의 도금 전류의 공급을 조정하는 동시에, 도금 전류 분포를 조정함으로써 보다 균일성 막두께의 도금처리가 가능해진다.In addition, in the wafer plating method of the present invention, it is preferable to use an anode electrode serving as a flat plate and to provide a plurality of perforations in the flat plate to adjust the plating current distribution. When a plurality of perforations are provided in the anode electrode of the flat plate, the plating liquid passes through the perforations. By adjusting the number and the formation positions of the perforations, the plating current distribution on the plated surface of the wafer can be adjusted. By controlling the supply of the plating current to the anode electrode, and by adjusting the plating current distribution, the plating treatment with a more uniform film thickness becomes possible.

그리고, 본 발명의 웨이퍼 도금방법에 있어서는 티타늄제의 전극 기재 상에 중간층으로서 백금 피막과, 그 중간층 표면에 산화 이리듐 피막이 설치된 애노드 전극을 채용하는 것이 바람직하다. 이와 같은 구조의 애노드 전극을 사용하면, 전극 비용의 대폭 증가를 억제하면서 도금 두께의 균일성의 향상을 도모하는 것을 실현할 수 있고, 도금액에 대한 내식성도 우수하기 때문에 도금액의 안정성도 유지(전해 도금처리에 있어서 도금액을 파괴하지 않는 성질)할 수 있다. 특히, 웨이퍼에 금도금처리를 행하는 경우, 이와 같은 구조의 애노드 전극이면 장시간의 금도금처리를 행해도 전극 표면에 금의 석출이 발생하지 않아, 전극의 메인터넌스도 용이해진다.In the wafer plating method of the present invention, it is preferable to employ an anode electrode provided with a platinum film and an iridium oxide film on the surface of the intermediate layer on the titanium electrode substrate. By using the anode electrode having such a structure, it is possible to realize the improvement of the uniformity of the plating thickness while suppressing the increase of the electrode cost drastically, and the stability of the plating liquid is also maintained because of the excellent corrosion resistance to the plating liquid (for electrolytic plating treatment). Properties that do not destroy the plating liquid. In particular, in the case of performing a gold plating process on a wafer, even if a gold plating process is performed for a long time as long as it is an anode electrode having such a structure, precipitation of gold does not occur on the electrode surface and maintenance of the electrode becomes easy.

발명을 실시하기Implement the invention 위한 최선의 형태 Best form for

제1 실시형태 : 이하, 본 발명의 일실시형태를 설명한다. 도 1은 본 실시형태에 있어서의 컵형 도금장치의 도금조 단면의 개략을 나타낸 것이다. 도 1에서 나타내는 바와 같이, 본 실시형태의 컵형의 도금장치(1)은 도금조(2)의 개구부를 따라 웨이퍼(W)를 올려놓을 수 있게 되어 있고, 웨이퍼(W)의 외주부(3)과 접촉하도록 링상의 캐소드 전극(C)가 배치되어 있다. 캐소드 전극(C)의 아래에는 도금액의 누설 방지용 실 패킹(4)가 배치되어 있다.First Embodiment Hereinafter, an embodiment of the present invention will be described. FIG. 1: shows the outline of the plating tank cross section of the cup type plating apparatus in this embodiment. As shown in FIG. 1, the cup type plating apparatus 1 of this embodiment is able to place the wafer W along the opening part of the plating bath 2, and the outer peripheral part 3 of the wafer W and The ring-shaped cathode electrode C is arranged to be in contact. Under the cathode electrode C, a seal packing 4 for preventing leakage of the plating liquid is disposed.

도금조(2)에는 바닥부 중앙에 도금액 공급구(5)가 설치되어 있고, 개구부(2)에 올려놓아진 웨이퍼(W)를 향해서 상승류로 공급된 도금액이 도금조(2)의 외부로 유출될 수 있도록 한 도금액 유출구(6)이 설치되어 있다. 또한, 도금조(2)의 바닥쪽에는 올려놓아진 웨이퍼(W)와 마주보도록 애노드 전극(A)가 설치되어 있다.The plating bath 2 is provided with a plating solution supply port 5 at the center of the bottom portion, and the plating solution supplied in an upward flow toward the wafer W placed on the opening 2 is transferred to the outside of the plating bath 2. One plating liquid outlet 6 is provided so that it can flow out. In addition, an anode electrode A is provided on the bottom side of the plating bath 2 so as to face the wafer W placed thereon.

이 도 1에 나타내는 애노드 전극(A)의 평면 확대 개략도를 도 2에 나타낸다. 애노드 전극(A)는 복수의 천공(10)이 설치되어 있고, 이 천공(10)을 도금액이 유통될 수 있도록 되어 있다. 또한, 이 애노드 전극(A)는 원판상의 전극 모재 Ti 상에 Pt 도금(두께 0.5~2 ㎛)을 하고, 그 Pt 상에 추가로 Ir(두께 1~2 ㎛)을 도금한 후, 전기로에 의해서 대기 분위기 중에서 열처리를 행함으로써 산화 이리듐(IrO2)이 전극표면을 피복한 것을 사용하였다(특허문헌 일본국 특허공개 제2006-22379호 공보 참조).2 is a plan enlarged schematic view of the anode A shown in FIG. 1. The anode A is provided with a plurality of perforations 10, and the plating solution can be passed through the perforations 10. In addition, the anode A is subjected to Pt plating (thickness of 0.5 to 2 µm) on a disc-shaped electrode base material Ti, and further plated Ir (thickness of 1 to 2 µm) on the Pt, by an electric furnace. by heat treatment in an air atmosphere it was used as the iridium oxide (IrO 2) is covered with an electrode surface (see Patent Document Japanese Unexamined Patent Application Publication No. 2006-22379 call).

또한, 애노드 전극(A)에 대해서는 그 둘레 가장자리의 4개소에 둘레 가장자 리 전류 공급단자(ar1~ar4)와 중앙부에 중앙 전류 공급단자(ac)가 설치되어 있고, 이들 각 단자를 도금 전류 공급전원(도시하지 않음)에 접속하였다. 또한, 링상의 캐소드 전극(C)에 대해서는 전극의 주변 4개소에 설치된 접속단자를 도금 전류 공급원에 접속하였다.The anode electrode A is provided with four peripheral edge current supply terminals ar1 to ar4 and a central current supply terminal ac at the center thereof, and the respective terminals are supplied with plating current. A power source (not shown) was connected. In addition, about the ring-shaped cathode electrode C, the connection terminal provided in four surroundings of the electrode was connected to the plating current supply source.

다음으로, 상기한 본 실시형태에 있어서의 컵형 도금장치에 의한 웨이퍼 도금처리 평가시험을 행한 결과에 대해서 설명한다. 이 시험에서는 직경 8인치(약 200 ㎜)의 웨이퍼의 피도금면에 TiW막(3000 Å)과 그 표면에 Au의 시드 금속막(1000 Å)이 형성된 시드 금속이 부착된 웨이퍼를 사용하였다. 애노드 전극(A)에 대해서는 직경 204 ㎜, 두께 1 ㎜의 Ti제 원판에 Pt 도금 및 Ir 도금을 실시하여 열처리한 후, 직경 8 ㎜의 천공을 161개소에 전극 전면으로 균등하게 형성한 것을 사용하였다(일본국 특허공개 제2006-22379호 공보 참조).Next, the result of having performed the wafer plating process evaluation test by the cup type plating apparatus in above-mentioned this embodiment is demonstrated. In this test, a wafer with a seed metal having a TiW film (3000 mmW) formed on a surface to be coated of a wafer having a diameter of 8 inches (about 200 mm) and an Au seed metal film (1000 mmW) formed on the surface thereof was used. As for the anode A, a 204 mm diameter and 1 mm thick Ti plate was subjected to heat treatment by Pt plating and Ir plating, and then a hole having a diameter of 8 mm was uniformly formed at 161 places on the entire surface of the electrode. (See Japanese Patent Laid-Open No. 2006-22379).

도금처리는 비시안계이고, 약알칼리성의 고순도 금도금액을 사용하였다(니혼 엘렉트로플레이팅 엔지니어스제, 제품명 MICOFAB Au660). 이 금도금액에 의한 도금조건은 액온 60℃, pH 7~8, 도금 전류밀도 0.8 A/d㎡로, 막두께 18 ㎛를 목표 도금 두께로서 행하였다. 또한, 웨이퍼의 시드 금속막 표면에는 두께 25 ㎛의 레지스트를 피복하여, 액정용 각주상(角柱狀) 범프를 복수 형성할 때에 사용하는 범프 형성용 패턴(개구 총면적 0.35 d㎡)을 레지스트에 형성한 것을 도금처리하였다. 그리고, 도금처리시의 애노드 전극에 있어서의 둘레 가장자리 도금 전류값(ar1~ar4의 4단자의 합계 도금 전류값)과 중앙 도금 전류값이 3:7의 비율이 되도록 도금 전류 공급량을 조절하였다. 이 공급량의 비율은 미리 중앙 도금 전류값과 둘레 가장자리 도금 전류값의 공급량이 애노드 전극 전체에서 균등해지도록 도금 전류의 공급량을 설정하여 도금처리한 웨이퍼를 제작하고, 그 웨이퍼의 도금 두께를 조사하여 중앙 부근과 둘레 가장자리 부분의 도금 두께를 비교함으로써 결정하였다. 또한, 둘레 가장자리 도금 전류값(ar1~ar4의 4단자의 합계 도금 전류값)과 중앙 도금 전류값의 도금 전류공급량의 비율 조정은, 먼저 중앙 도금 전류만을 소정 시간 공급한 후에 중앙 도금 전류를 공급하지 않는 상태로 주변 도금 전류를 소정 시간 공급함으로써 행하였다.The plating treatment was non-cyanic, and a weakly alkaline high purity gold plating solution was used (manufactured by Nihon Electroplating Engineers, product name MICOFAB Au660). Plating conditions using this gold plating solution were performed at a liquid temperature of 60 ° C., pH 7 to 8, and a plating current density of 0.8 A / dm 2, with a film thickness of 18 μm as the target plating thickness. In addition, a 25 μm-thick resist was coated on the surface of the seed metal film of the wafer, and a bump formation pattern (opening area of 0.35 dm 2) used in forming a plurality of columnar bumps for liquid crystal was formed in the resist. It was plated. The plating current supply amount was adjusted such that the peripheral edge plating current value (total plating current value of four terminals of ar1 to ar4) and the central plating current value in the anode electrode during the plating treatment were in a ratio of 3: 7. The ratio of this supply amount is to prepare a plated wafer by setting the supply amount of the plating current so that the supply amount of the center plating current value and the peripheral edge plating current value is evenly distributed throughout the anode electrode. It determined by comparing the plating thickness of the vicinity and the peripheral edge part. In the ratio adjustment between the peripheral edge plating current value (total plating current value of the four terminals of ar1 to ar4) and the plating current supply amount of the central plating current value, the center plating current is not supplied after first supplying only the central plating current for a predetermined time. It was performed by supplying the peripheral plating current for a predetermined time without the state.

비교를 위해 도 1에 나타낸 컵형 도금장치에 있어서, 애노드 전극으로서 Ti제의 매시형상(직경 204 ㎜의 익스팬드 메탈, 장축 약 11 ㎜, 단축 약 8 ㎜ 마름모형 개구)의 것에 Pt 도금(두께 4 ㎛)을 실시한 것을 사용하여 금도금처리를 행하였다. 이 매시상의 애노드 전극에 대해서는 그 둘레 가장자리의 1개소(도 2의 ar1에 상당하는 위치)에 도금 전류 공급용 단자가 설치되어 있고, 이 1개소의 단자로부터 애노드 전극으로 도금 전류를 공급하도록 하였다. 그 외의 도금처리 조건에 대해서는 상기와 동일하게 하였다.For comparison, in the cup plating apparatus shown in Fig. 1, Pt plating (thickness 4) is used as the anode electrode having a mesh shape of Ti (expanded metal having a diameter of 204 mm, a long axis of about 11 mm, and a short axis of about 8 mm rhombus opening). The gold plating process was performed using the thing of (micrometer). About the anode electrode of this mesh image, the plating current supply terminal is provided in one place (position corresponded to ar1 of FIG. 2), and it is made to supply plating current from this one terminal to an anode electrode. Other plating treatment conditions were the same as above.

도금처리 시험의 평가는 도금처리 후의 웨이퍼의 레지스트를 박리하여 각주상 범프의 높이(도금 두께)를 측정함으로써 행하였다. 이 범프 높이(도금 두께)는 피도면측에 형성된 범프를 촉침식 단차 측정기(KLA-Tencor P11)를 사용하여 측정하였다. 구체적으로는 도 3에 나타내는 바와 같이, 웨이퍼의 피도면 중심 및 그 주변부분에 형성된 각주상 범프에 대해서 합계 13개소의 범프 높이(W1~W13)를 측정하였다. 표 1에는 이 범프 높이 측정 결과로부터 얻어진 평균값(Avg.), 최대값(MAX.), 최소값(MIN.), 편차폭(Range.), 편차폭(Range.)/평균값(Avg.)을 나타낸다. 또한, 표 1에 나타내는 평균값(Avg.), 최대값(MAX.), 최소값(MIN.), 편차폭(Range.)의 단위는 ㎛이고, 편차폭(Range.)/평균값(Avg.)의 단위는 %이다.Evaluation of the plating treatment test was performed by peeling the resist of the wafer after the plating treatment and measuring the height (plating thickness) of the columnar bumps. This bump height (plating thickness) was measured using the stylus type step measuring instrument (KLA-Tencor P11) for bumps formed on the surface to be coated. As specifically, shown in FIG. 3, 13 bump heights W1-W13 were measured about the columnar bump formed in the center of the to-be-drawn surface of the wafer, and the peripheral part. Table 1 shows the average value (Avg.), Maximum value (MAX.), Minimum value (MIN.), Deviation width (Range.), And deviation width (Range.) / Average value (Avg.) Obtained from this bump height measurement result. . In addition, the unit of average value (Avg.), Maximum value (MAX.), Minimum value (MIN.), And deviation width (Range.) Shown in Table 1 is micrometer, and the deviation width (Range.) / Average value (Avg.) Of The unit is%.

Figure 112007041229829-pat00001
Figure 112007041229829-pat00001

표 1에 나타내는 실시예가 애노드 전극 둘레 가장자리의 4개소와 중앙으로부터 도금 전류 공급을 행한 결과이고, 비교예가 매시상 애노드 전극 둘레 가장자리의 1개소로부터 도금 전류를 행한 결과를 나타내고 있다. 이 결과에 의해 실시예가 비교예에 비해 최대값과 최소값의 차, 즉 막두께의 편차폭(Range.)이 대폭 작아져 있는 것이 판명되었다. 또한, Range./Avg.값(편차폭을 평균값으로 나눈 값)은 실시예가 명확하게 작은 값을 나타내고 있어, 도금 두께의 균일성이 매우 높은 도금처리인 것이 확인되었다.The Example shown in Table 1 is a result of supplying a plating current from four places and the center of an anode electrode circumference edge, and the comparative example shows the result of having performed plating current from one place of an anode electrode circumference edge every time. From this result, it turned out that the Example has become much smaller than the comparative example in the difference of the maximum value and the minimum value, ie, the variation range (Range.) Of a film thickness. In addition, the Range./Avg. Value (the value obtained by dividing the deviation width by the average value) clearly showed a small value in the examples, and it was confirmed that the plating treatment had a very high uniformity in plating thickness.

또한, 비교예에서는 애노드 전극의 1개소에 설치한 전류 공급용 단자 부분에 상당하는 웨이퍼 피도금면의 부분이 극단적으로 두껍게 도금처리되어 있고, 이 점이 도금 두께의 편차폭을 크게 하고 있었던 것을 알 수 있었다. 이에 대해, 실시예의 경우에서는 웨이퍼 피도금면의 외주 부근의 도금 두께도 균일하게 처리되어 있는 것이 판명되었다. 또한, 본 실시예에서는 캐소드 전극측의 전류 공급을 분할해서는 행하고 있지 않지만, 이 캐소드 전극측의 전류 공급을 분할하는 것, 구체적으로는 도금 전류의 공급시에 상기 특허문헌 2와 같은 캐소드 전극측의 분할 공급방법과, 본 실시예의 애노드 전극측의 분할 공급방법을 조합하여 도금 전류의 공급을 제어함으로써, 웨이퍼 피도면 전면에 있어서의 도금 두께의 균일성의 향상, 특히 피도금면의 외주 부근의 도금 두께의 균일성을 향상시키는 것이 가능하다.In addition, in the comparative example, it was found that the portion of the wafer-plated surface corresponding to the current supply terminal portion provided at one place of the anode electrode was plated extremely thickly, which increased the variation width of the plating thickness. there was. On the other hand, in the case of the Example, it turned out that the plating thickness of the periphery of the wafer to-be-plated surface is also processed uniformly. In this embodiment, the current supply on the cathode electrode side is not divided, but the current supply on the cathode electrode side is divided, specifically, at the time of supply of the plating current, By controlling the supply of the plating current by combining the division supply method and the division supply method on the anode electrode side of the present embodiment, the uniformity of the plating thickness on the entire surface of the wafer to be coated is improved, especially the plating thickness near the outer circumference of the surface to be coated. It is possible to improve uniformity.

제2 실시형태 : 계속해서, 본 발명의 또 하나의 실시형태에 대해서 설명한다. 이 제2 실시형태에서는 상기 제1 실시형태와 동일한 구조의 컵형 도금장치(도 1)를 사용하였다. 단, 이 제2 실시형태의 도금장치는 웨이퍼 사이즈가 12인치 직경(약 300 ㎜ 직경)인 것을 처리할 수 있는 것이다. 또한, 사용한 애노드 전극(A)는 직경 294 ㎜, 두께 2 ㎜의 Ti제 원판에 Pt 도금 및 Ir 도금을 실시하여 열처리한 후, 직경 10 ㎜의 천공을 361개소에 전극 전면으로 균등하게 형성한 것을 사용하였다(애노드 전극(A)의 제조방법에 대해서는 상기 제1 실시형태와 동일). 또한, 이 애노드 전극(A)에 대해서는 도 4에 나타내는 바와 같이, 둘레 가장자리의 6개소로 균등한 간격으로 설치한 둘레 가장자리 전류 공급단자(ATR, AR, ABR, ATL, AL, ABL)와 중앙부에 중앙 전류 공급단자(AC)를 설치하고, 이들 각 단자를 도금 전류 공급전원(도시하지 않음)에 접속하였다. 또한, 링상의 캐소드 전극(C)에 대해서는 상기 제1 실시형태와 동일하게, 링상 캐소드 전극(C)의 주변 7개소에 설치된 접속단자를 도금 전류 공급전원에 접속하였다. 또한, 애노드 전극(A)와 마주보는 웨이퍼의 거리, 즉 극간 거리는 21 ㎜로 하였다.Second Embodiment Next, another embodiment of the present invention will be described. In this 2nd Embodiment, the cup type plating apparatus (FIG. 1) of the same structure as the said 1st Embodiment was used. However, the plating apparatus of this second embodiment is capable of processing a wafer size of 12 inches in diameter (about 300 mm in diameter). In addition, the used anode electrode A was Pt-plated and Ir-plated and heat-treated to a Ti disc of 294 mm in diameter and 2 mm in thickness, and thereafter, a hole having a diameter of 10 mm was uniformly formed at 361 places on the entire surface of the electrode. (The manufacturing method of the anode electrode A is the same as that of the said 1st Embodiment). As for the anode electrode A, as shown in Fig. 4, the peripheral edge current supply terminals ATR, AR, ABR, ATL, AL, ABL and the central portion are provided at equal intervals at six positions of the peripheral edge. The center current supply terminal AC was provided, and each of these terminals was connected to a plating current supply power supply (not shown). In addition, about the ring-shaped cathode electrode C, like the said 1st Embodiment, the connection terminal provided in seven surroundings of the ring-shaped cathode electrode C was connected to the plating current supply power supply. In addition, the distance of the wafer facing the anode electrode A, that is, the distance between the poles, was set to 21 mm.

다음으로, 상기한 본 실시형태에 있어서의 컵형 도금장치에 의한 웨이퍼 도금처리 평가시험을 행한 결과에 대해서 설명한다. 이 시험에서는 직경 12인치(약 300 ㎜)의 웨이퍼의 피도금면에 TiW막(3000 Å)과 그 표면에 Au의 시드 금속막(1000 Å)이 형성된 시드 금속이 부착된 웨이퍼를 사용하여, 그 표면에 소정 형상의 금 범프를 형성하고, 형성된 금 범프 높이를 측정하여 도금처리의 균일성을 조사하였다. 그리고, 본 시험에서는 2종류의 금 범프를 형성하여 각각 평가하였다. 하나는 각주상으로 목표 범프 높이 23 ㎛의 범프를 웨이퍼 표면 상에 복수개 형성(웨이퍼 표면 상에 있어서의 범프 형성 총면적 약 0.1 d㎡ : 범프 <A>라고 칭한다)하는 것이다. 다른 하나는 마찬가지로 각주상으로 목표 범프 높이 16 ㎛의 범프를 웨이퍼 표면 상에 복수개 형성(웨이퍼 표면 상에 있어서의 범프형성 총면적 약 1.0 d㎡ : 범프 <B>라고 칭한다)하는 것이다. 이 2종류의 범프는 목표 범프 높이로부터 2 ㎛의 범위 내(범프 높이를 측정한 모든 범프 내의 최대값과 최소값의 차가 2 ㎛ 이내인 것)로 형성되어 있는 것을 제품 사양으로서 요구되어 있는 것이다.Next, the result of having performed the wafer plating process evaluation test by the cup type plating apparatus in above-mentioned this embodiment is demonstrated. In this test, a wafer having a TiW film (3000 mm) and a seed metal film (1000 mm) with Au formed on the surface to be coated of a wafer 12 inches in diameter (about 300 mm) was used. Gold bumps of a predetermined shape were formed on the surface, and the formed gold bump height was measured to examine the uniformity of the plating treatment. In this test, two types of gold bumps were formed and evaluated respectively. One is to form a plurality of bumps having a target bump height of 23 占 퐉 on the wafer surface on the wafer surface (total bump formation total area on the wafer surface of about 0.1 dm 2: bump <A>). The other is likewise forming a plurality of bumps having a target bump height of 16 탆 on the wafer surface on the wafer surface (total bump formation total area of about 1.0 dm 2: bump <B> on the wafer surface). These two types of bumps are required as a product specification to be formed in the range of 2 micrometers from the target bump height (the difference of the maximum value and the minimum value in all the bumps which measured bump height is less than 2 micrometers).

범프 형성을 행하는 금도금처리는 상기 제1 실시형태와 동일한 금도금액을 사용하였다. 도금조건은 액온 60℃, pH 7~8, 도금 전류밀도 0.8 A/d㎡으로 하였다. 또한, 웨이퍼의 시드 금속막 표면에는 각 범프 높이에 맞춘 소정 두께의 레지스트를 피복하고, 각주상 범프를 복수 형성하기 위한 범프 형성용 패턴을 레지스트에 형성한 후, 금도금처리를 하였다.In the gold plating process for bump formation, the same gold plating solution as in the first embodiment was used. Plating conditions were 60 degreeC of liquid temperature, pH 7-8, and plating current density of 0.8 A / dm <2>. The surface of the seed metal film of the wafer was coated with a resist having a predetermined thickness corresponding to each bump height, and a bump formation pattern for forming a plurality of columnar bumps was formed in the resist, followed by gold plating.

도금처리시의 애노드 전극에 대한 도금 전류의 공급은 다음과 같은 방법에 의해서 행하였다. 구체적으로는 도 4에 나타내는 애노드 전극 주변의 6개소 전부로부터 도금 전류를 공급하는 경우(제1 방식), 도 4에 나타내는 ATL의 1개소로부터 공급하는 경우(제2 방식), 도 4의 ABR, ABL의 2개소로부터 공급하는 경우(제3 방식), 도 4의 AC, 즉 애노드 전극의 중앙부의 1개소로부터 공급하는 경우(제4 방식)의 4종류의 도금 전류 공급방법에 의해서 금 범프의 형성을 행하였다.The plating current was supplied to the anode electrode during the plating treatment by the following method. Specifically, when the plating current is supplied from all six locations around the anode electrode shown in FIG. 4 (first method), when supplied from one location of ATL shown in FIG. 4 (second method), the ABR of FIG. 4, Formation of gold bumps by four kinds of plating current supply methods in the case of supplying from two places of ABL (third system), that is, supplying from the AC of FIG. 4, i.e., the center of the anode electrode (fourth system) Was performed.

도금처리 시험의 평가는 상기 제1 실시형태의 경우와 동일하게, 도금처리 한 후, 레지스트를 박리하여 각주상 범프의 높이(도금 두께)를 측정함으로써 행하였다. 범프 높이(도금 두께)는 피도금면측에 형성된 금 범프를 촉침식 단차 측정기(KLA-Tencor P11)를 사용하여 측정하였다. 구체적으로는 도 3에 나타낸 바와 같이 웨이퍼의 피도금면 중심 및 그 주변부분에 형성된 각주상 범프에 대해서 합계 13개소의 범프 높이(W1~W13)를 측정하였다. 표 2에는 이 범프 높이 측정 결과로부터 얻어진 평균값(Avg.), 최대값(MAX.), 최소값(MIN.), 편차폭(Range.)을 나타낸다. 또한, 표 2에 나타내는 평균값(Avg.), 최대값(MAX.), 최소값(MIN.), 편차폭(Range.)의 단위는 ㎛이다.Evaluation of the plating treatment test was performed by peeling the resist and measuring the height (plating thickness) of the columnar bumps after the plating treatment as in the case of the first embodiment. The bump height (plating thickness) was measured on the gold bumps formed on the surface to be plated using a stylus step gauge (KLA-Tencor P11). Specifically, as shown in FIG. 3, the bump heights W1 to W13 of a total of 13 locations were measured for the columnar bumps formed at the center of the plated surface of the wafer and the peripheral portion thereof. Table 2 shows the average value (Avg.), The maximum value (MAX.), The minimum value (MIN.), And the deviation width (Range.) Obtained from this bump height measurement result. In addition, the unit of the average value (Avg.), The maximum value (MAX.), The minimum value (MIN.), And the deviation width (Range.) Shown in Table 2 is micrometer.

Figure 112007041229829-pat00002
Figure 112007041229829-pat00002

표 2에 나타내는 바와 같이, 범프 <A>를 형성하는 경우, 제1 방식 또는 제3 방식의 도금 전류 공급에 의하면 제품 사양으로서 요구된 편차폭 2 ㎛를 만족할 수 있는 금 범프의 형성이 가능해지는 것이 판명되었다. 한편, 범프 <B>의 경우에서는 제1~제4 방식 전부에 있어서, 제품 사양으로서 요구된 편차폭 2 ㎛를 만족할 수 있는 금 범프를 형성할 수 있었다. 표 2에 나타내는 결과에서는, 범프 <A>의 경우와 범프 <B>의 경우에서는 그 경향이 상이한 결과로 되어 있지만, 이는 범프 <A>의 형성에서는 총도금 면적이 범프 <B>에 비해 훨씬 작은 점에 의한 것이라고 생각할 수 있다.As shown in Table 2, in the case of forming bumps <A>, it is possible to form gold bumps that can satisfy the deviation range of 2 µm, which is required as a product specification, by the plating current supply of the first method or the third method. It turned out. On the other hand, in the case of bump <B>, in all of the 1st-4th systems, the gold bump which can satisfy | fill the 2 micrometers of deviation width calculated | required as a product specification was able to be formed. In the results shown in Table 2, the tendency is different in the case of bump <A> and bump <B>, but this means that the total plating area in the formation of bump <A> is much smaller than that of bump <B>. It can be thought of as a point.

이상 설명한 바와 같이, 본 발명에 의하면 대구경의 웨이퍼이더라도 도금장치의 구조를 대폭 변경하지 않고, 웨이퍼의 피도금면 전면에 있어서 균일한 막두께의 도금처리가 가능해진다.As described above, according to the present invention, even a large-diameter wafer can be plated with a uniform film thickness on the entire surface to be plated of the wafer without significantly changing the structure of the plating apparatus.

Claims (3)

도금조의 개구부에 웨이퍼를 배치하고, 웨이퍼 외주측과 캐소드 전극을 접촉시켜서 도금액을 공급하여, 웨이퍼에 도달한 도금액이 웨이퍼의 피도금 표면의 외주방향으로 유동시키도록 하고, 도금조 내에 웨이퍼와 마주보게 배치한 애노드 전극과 상기 캐소드 전극에 의해서 도금 전류를 공급하여 웨이퍼에 도금처리를 행하는 웨이퍼 도금방법에 있어서, The wafer is placed in the opening of the plating bath, the plating solution is supplied by bringing the outer peripheral side of the wafer into contact with the cathode electrode so that the plating solution that reaches the wafer flows in the outer circumferential direction of the surface to be plated of the wafer and faces the wafer in the plating bath. A wafer plating method in which a plating current is supplied to a wafer by supplying a plating current by the disposed anode electrode and the cathode electrode, 상기 애노드 전극은 웨이퍼의 피도금면과 동일 형상으로 하고, 애노드 전극의 둘레 가장자리로 복수의 둘레 가장자리 전류 공급부를 설치하는 동시에 애노드 전극의 중앙으로 중앙 전류 공급부를 설치하여, The anode electrode has the same shape as the surface to be plated of the wafer, a plurality of peripheral edge current supplies are provided at the peripheral edge of the anode electrode, and a central current supply unit is provided at the center of the anode electrode. 상기 둘레 가장자리 전류 공급부로부터 공급하는 둘레 가장자리 도금 전류와, 중앙 전류 공급부로부터 공급하는 중앙 도금 전류를 조정하는 것을 특징으로 하는 웨이퍼 도금방법.A circumferential edge plating current supplied from said circumferential edge current supply portion and a center plating current supplied from a central current supply portion are adjusted. 제1항에 있어서, 상기 애노드 전극은 평판으로 되고, 상기 평판에 복수의 천공을 설치함으로써 도금 전류 분포를 조정하는 웨이퍼 도금방법.The wafer plating method according to claim 1, wherein the anode electrode is a flat plate, and the plating current distribution is adjusted by providing a plurality of perforations on the flat plate. 제1항 또는 제2항에 있어서, 상기 애노드 전극은 티타늄제의 전극 기재 상에 중간층으로서 백금 피막과, 그 중간층 표면에 산화 이리듐 피막이 설치된 웨이퍼 도금방법.The wafer plating method according to claim 1 or 2, wherein the anode electrode is provided with a platinum film as an intermediate layer on an electrode substrate made of titanium and an iridium oxide film on the surface of the intermediate layer.
KR1020070055348A 2006-06-14 2007-06-07 Method of wafer plating KR100900608B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006164355 2006-06-14
JPJP-P-2006-00164355 2006-06-14
JP2006339379A JP4976120B2 (en) 2006-06-14 2006-12-18 Wafer plating method
JPJP-P-2006-00339379 2006-12-18

Publications (2)

Publication Number Publication Date
KR20070119502A KR20070119502A (en) 2007-12-20
KR100900608B1 true KR100900608B1 (en) 2009-06-02

Family

ID=38860501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055348A KR100900608B1 (en) 2006-06-14 2007-06-07 Method of wafer plating

Country Status (4)

Country Link
US (1) US20070289873A1 (en)
JP (1) JP4976120B2 (en)
KR (1) KR100900608B1 (en)
TW (1) TWI363107B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400408B2 (en) * 2009-02-13 2014-01-29 株式会社荏原製作所 Current-carrying member for anode holder and anode holder
DE102009023769A1 (en) * 2009-05-22 2010-11-25 Hübel, Egon, Dipl.-Ing. (FH) Method and device for the controlled electrolytic treatment of thin layers
JP5537980B2 (en) 2010-02-12 2014-07-02 富士フイルム株式会社 Planographic printing plate precursor and plate making method
AT510593B1 (en) 2010-12-15 2012-05-15 Markus Dipl Ing Dr Hacksteiner DEVICE FOR METALLIZING WAFERS
KR101881861B1 (en) 2011-05-02 2018-07-25 삼성전자주식회사 Electrical pattern structure and method of manufacturing the same
TWI658175B (en) * 2014-02-25 2019-05-01 日商荏原製作所股份有限公司 Anode unit and plating apparatus having such anode unit
KR102505435B1 (en) * 2016-03-17 2023-03-03 삼성전기주식회사 Plating apparatus
SG11202005062SA (en) 2016-07-13 2020-06-29 Alligant Scientific Llc Electrochemical methods, devices and compositions
TW202321525A (en) * 2021-07-12 2023-06-01 日商東京威力科創股份有限公司 Substrate liquid treatment device and substrate liquid treatment method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07197299A (en) * 1993-12-29 1995-08-01 Casio Comput Co Ltd Plating method and plating device
JP2001316887A (en) 2000-05-08 2001-11-16 Tokyo Electron Ltd Plating equipment
JP2006022379A (en) 2004-07-08 2006-01-26 Electroplating Eng Of Japan Co Electrolytic plating apparatus
JP2006057113A (en) 2004-08-17 2006-03-02 Tdk Corp Jet plating device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11293493A (en) * 1984-04-13 1999-10-26 Sony Corp Electroplating device
JPH073000B2 (en) * 1989-01-30 1995-01-18 日本電気株式会社 Electroplating equipment
JPH04143299A (en) * 1990-10-03 1992-05-18 Fujitsu Ltd Electroplating method
US5393396A (en) * 1990-10-30 1995-02-28 Gould Inc. Apparatus for electrodepositing metal
JPH11135462A (en) * 1997-10-28 1999-05-21 Shinjiro Suganuma Semiconductor manufacturing device
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6375826B1 (en) * 2000-02-14 2002-04-23 Advanced Cardiovascular Systems, Inc. Electro-polishing fixture and electrolyte solution for polishing stents and method
US6830673B2 (en) * 2002-01-04 2004-12-14 Applied Materials, Inc. Anode assembly and method of reducing sludge formation during electroplating
JP2005133113A (en) * 2003-10-28 2005-05-26 Fujitsu Ltd Plating apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07197299A (en) * 1993-12-29 1995-08-01 Casio Comput Co Ltd Plating method and plating device
JP2001316887A (en) 2000-05-08 2001-11-16 Tokyo Electron Ltd Plating equipment
JP2006022379A (en) 2004-07-08 2006-01-26 Electroplating Eng Of Japan Co Electrolytic plating apparatus
JP2006057113A (en) 2004-08-17 2006-03-02 Tdk Corp Jet plating device

Also Published As

Publication number Publication date
TW200817534A (en) 2008-04-16
JP2008019501A (en) 2008-01-31
TWI363107B (en) 2012-05-01
US20070289873A1 (en) 2007-12-20
KR20070119502A (en) 2007-12-20
JP4976120B2 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
KR100900608B1 (en) Method of wafer plating
CN1329946C (en) Method of forming semiconductor device
US6179983B1 (en) Method and apparatus for treating surface including virtual anode
CN110306224B (en) Apparatus and method for electroplating metals using an ionically resistive ionically permeable element
US6896784B2 (en) Method for controlling local current to achieve uniform plating thickness
KR101546148B1 (en) Electro-plating and apparatus for performing the same
US7247223B2 (en) Method and apparatus for controlling vessel characteristics, including shape and thieving current for processing microfeature workpieces
US8496789B2 (en) Electrochemical processor
KR20140035940A (en) Electrochemical processor
CN115335555A (en) Plating apparatus and plating method
US20190252614A1 (en) Mother plate, method for manufacturing mother plate, method for manufacturing mask, and oled pixel deposition method
US10494731B2 (en) Electroplating dynamic edge control
US8012319B2 (en) Multi-chambered metal electrodeposition system for semiconductor substrates
KR102010001B1 (en) Electroforming mother plate used in manufacturing oled picture element forming mask
CN1718868A (en) Electrolytic film plating device
US20230167573A1 (en) Electroplating system
CN207159408U (en) A kind of anode plate structure and copper electroplating machine
US11521864B2 (en) Electrochemical additive manufacturing method using deposition feedback control
TWI759133B (en) Plating apparatus and plating method
US20050173241A1 (en) Apparatus having plating solution container with current applying anodes
JP2008297586A (en) Electrolytic plating apparatus
KR20180049760A (en) Mother plate, mask and producing method of mask
KR101861702B1 (en) Mother plate and producing method of the same, and producing method of the same
JP4371494B2 (en) Cup type plating equipment
JP3053016B2 (en) Copper plating apparatus and plating method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130521

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee