KR100899626B1 - In plane switching mode liquid crystal display device and method of fabricating thereof - Google Patents

In plane switching mode liquid crystal display device and method of fabricating thereof Download PDF

Info

Publication number
KR100899626B1
KR100899626B1 KR1020020070173A KR20020070173A KR100899626B1 KR 100899626 B1 KR100899626 B1 KR 100899626B1 KR 1020020070173 A KR1020020070173 A KR 1020020070173A KR 20020070173 A KR20020070173 A KR 20020070173A KR 100899626 B1 KR100899626 B1 KR 100899626B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel electrode
substrate
layer
Prior art date
Application number
KR1020020070173A
Other languages
Korean (ko)
Other versions
KR20040042051A (en
Inventor
김우현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020070173A priority Critical patent/KR100899626B1/en
Publication of KR20040042051A publication Critical patent/KR20040042051A/en
Application granted granted Critical
Publication of KR100899626B1 publication Critical patent/KR100899626B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14Protective coatings, e.g. hard coatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/20Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202LCD, i.e. liquid crystal displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자 제조방법은 기판을 제공하는 단계와, 상기 기판위에 게이트전극 및 공통전극을 형성하는 단계와, 상기 기판 위에 게이트절연층 및 반도체층을 형성하는 단계와, 소스/드레인전극 및 화소전극을 형성하는 단계와, 기판 전체에 걸쳐서 보호층을 적층하는 단계와, 상기 공통전극과 화소전극중 적어도 하나를 오픈하는 단계로 구성된다.A method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention includes providing a substrate, forming a gate electrode and a common electrode on the substrate, forming a gate insulating layer and a semiconductor layer on the substrate, Forming a drain electrode and a pixel electrode, laminating a protective layer over the entire substrate, and opening at least one of the common electrode and the pixel electrode.

횡전계모드, 절연층, 전하, 트랩, 오픈, 공통전극, 화소전극Transverse electric field mode, insulation layer, charge, trap, open, common electrode, pixel electrode

Description

횡전계모드 액정표시소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}Transverse electric field mode liquid crystal display device and manufacturing method therefor {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

도 1(a)는 종래 횡전계모드 액정표시소자의 구조를 나타내는 단면도.1A is a cross-sectional view showing the structure of a conventional transverse electric field mode liquid crystal display device.

도 1(b)는 도 1(a)의 I-I'선 단면도.(B) is sectional drawing along the II 'line | wire of (a).

도 2는 본 발명의 일실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.2 is a cross-sectional view illustrating a structure of a transverse electric field mode liquid crystal display device according to an exemplary embodiment of the present invention.

도 3(a)∼도 3(c)는 화소전극에 DC전압을 인가한 후 제거했을 때의 시간대 잔류 DC전압의 관계를 나타내는 그래프.3 (a) to 3 (c) are graphs showing the relationship between time zone residual DC voltages when DC voltages are applied to and removed from the pixel electrodes.

도 4는 도 2에 도시된 횡전계모드 액정표시소자의 제조방법을 나타내는 도면.4 is a view illustrating a method of manufacturing a transverse electric field mode liquid crystal display device shown in FIG.

도 5는 본 발명의 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.5 is a cross-sectional view illustrating a structure of a transverse electric field mode liquid crystal display device according to another exemplary embodiment of the present invention.

도 6은 도 5에 도시된 횡전계모드 액정표시소자의 제조방법을 나타내는 도면.FIG. 6 is a view showing a method of manufacturing a transverse electric field mode liquid crystal display device shown in FIG. 5; FIG.

도 7(a) 및 도 7(b)는 본 발명의 또 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.7 (a) and 7 (b) are cross-sectional views showing the structure of a transverse electric field mode liquid crystal display device according to still another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings                 

105,205,305,405 : 공통전극 107,207,307,407 : 화소전극105,205,305,405 Common electrode 107,207,307,407 Pixel electrode

111,211,311,411 : 게이트전극 112,212,312,412 : 반도체층111, 211, 311, 411: gate electrodes 112, 212, 312, 412: semiconductor layer

113,213,313,413 : 소스전극 114,214,314,414 : 드레인전극113,213,313,413 Source electrodes 114,214,314,414 Drain electrodes

122,222,322,422 : 게이트절연층 124,224,324,424 : 보호층122,222,322,422: Gate insulating layer 124,224,324,424: Protective layer

132,232,332,432 : 블랙매트릭스 134,234,334,434 : 컬러필터층132,232,332,432: Black matrix 134,234,334,434: Color filter layer

140,240,340,440 : 액정층140,240,340,440: liquid crystal layer

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 절연층을 제거하여 화소전극 및 공통전극을 오픈시킴으로써 화면상에 잔상을 방지할 수 있는 횡전계모드 액정표시소자 및 그 제조방법에 관한 것이다,.The present invention relates to a transverse electric field mode liquid crystal display device, and more particularly, to a transverse electric field mode liquid crystal display device and a method of manufacturing the same, which can prevent an afterimage on a screen by removing an insulating layer and opening a pixel electrode and a common electrode. .

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), and VFD (Vacuum Fluorescent Display). Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지 만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.Such liquid crystal display devices have various display modes according to the arrangement of liquid crystal molecules. However, TN mode liquid crystal display devices are mainly used due to the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN mode liquid crystal display device, liquid crystal molecules aligned horizontally with the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1(a)는 평면도이고 도 1(b)는 도 1(a)의 I-I'선 단면도이다. 도 1(a)에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성 화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.FIG. 1 is a view showing the structure of a conventional IPS mode liquid crystal display device, in which FIG. 1 (a) is a plan view and FIG. 1 (b) is a sectional view taken along line II ′ of FIG. 1 (a). As shown in FIG. 1A, the pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, the actual liquid crystal panel 1 has N (> n) and M (> m) gate lines 3 and data lines 4, respectively. Are arranged so as to form N × M pixels over the entire liquid crystal panel 1. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. And a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. Is authorized.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, a common line 16 connected to the common electrode 5 is disposed in the middle of the pixel, and a pixel electrode line 18 connected to the pixel electrode 7 is disposed on the common line 16. It overlaps with the common line 16. Storage capacitance is formed in the transverse electric field mode liquid crystal display by overlapping the common line 16 and the pixel electrode line 18.

상기와 같이, 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.As described above, in the configured IPS mode liquid crystal display device, the liquid crystal molecules are oriented substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1(b)의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal display device having the above structure will be described in more detail with reference to the cross-sectional view of FIG.

도 1(b)에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 1B, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.In addition, a plurality of common electrodes 5 are formed on the first substrate 20, and a pixel electrode 7 and a data line 4 are formed on the gate insulating layer 22 to form the common electrode 5. A transverse electric field is generated between the pixel electrodes 7.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is formed between the region of the thin film transistor 10 and between the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

상기한 바와 같이, 종래의 IPS모드 액정표시소자에서는 횡전계를 형성하는 공통전극(5)과 화소전극(7)의 상부에 절연층(보호층/게이트절연층 또는 보호층)이 형성되어 있다. 따라서, 화소전극(7)에 신호가 인가될 때, 횡전계는 상기 절연층을 경유하여 형성된다. 그런데, 상기와 같은 횡전계의 형성시 횡전계의 경로상에 위치하는 절연층(특히, 계면)에는 전하(charge)가 트랩(trap)되는 현상이 발생하게 되는데, 이러한 전하의 트랩은 액정표시소자의 화면상에 잔상을 발생시키는 원인이 되며, 그 결과 액정표시소자의 표시품질을 저하시키게 된다.As described above, in the conventional IPS mode liquid crystal display device, an insulating layer (protective layer / gate insulating layer or protective layer) is formed on the common electrode 5 and the pixel electrode 7 forming the transverse electric field. Therefore, when a signal is applied to the pixel electrode 7, a transverse electric field is formed via the insulating layer. However, when the transverse electric field is formed, charges are trapped in an insulating layer (particularly, an interface) located on the transverse electric field path, and the trap of the electric charges is generated in the liquid crystal display device. This causes a residual image on the screen, and as a result, the display quality of the liquid crystal display device is reduced.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 공통전극 및 화소전극을 오픈하여 공통전극 및 화소전극 사이의 절연층에 트랩되는 전하를 최소함으로써 화면상에 잔상이 발생하는 것을 방지할 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and the transverse electric field can be prevented from generating an afterimage on the screen by opening the common electrode and the pixel electrode to minimize the charge trapped in the insulating layer between the common electrode and the pixel electrode. An object of the present invention is to provide a mode liquid crystal display device.

본 발명의 다른 목적은 공통전극 및 화소전극을 오픈하여 공통전극과 화소전극 사이의 부가용량을 제거함으로써 전력소모를 최소화할 수 있는 횡전계모드 액정표시소자를 제공하는 것이다.Another object of the present invention is to provide a transverse electric field mode liquid crystal display device which can minimize power consumption by opening the common electrode and the pixel electrode to remove the additional capacitance between the common electrode and the pixel electrode.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소에 형성된 구동소자와, 화소내에 실질적으로 평행하게 횡전계를 생성하며, 외부로 오픈된 적어도 한쌍의 전극으로 구성된다.In order to achieve the above object, the transverse electric field mode liquid crystal display device according to the present invention includes a plurality of gate lines and data lines defining a plurality of pixels, a driving element formed in each pixel, and a transverse electric field substantially parallel in the pixel. It generates and consists of at least a pair of electrodes opened to the outside.

또한, 본 발명에 따른 횡전계모드 액정표시소자 제조방법은 기판을 제공하는 단계와, 상기 기판위에 게이트전극 및 공통전극을 형성하는 단계와, 상기 기판 위에 게이트절연층 및 반도체층을 형성하는 단계와, 소스/드레인전극 및 화소전극을 형성하는 단계와, 기판 전체에 걸쳐서 보호층을 적층하는 단계와, 상기 공통전극과 화소전극중 적어도 하나를 오픈하는 단계로 구성된다.In addition, the method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention includes the steps of providing a substrate, forming a gate electrode and a common electrode on the substrate, forming a gate insulating layer and a semiconductor layer on the substrate; Forming a source / drain electrode and a pixel electrode; laminating a protective layer over the entire substrate; and opening at least one of the common electrode and the pixel electrode.

상기 화소전극의 형성은 반도체층의 일부를 에칭하여 오픈영역을 형성한 후 상기 오픈영역에 금속층을 형성함으로써 이루어진다. 또한, 상기 화소전극은 반도체층 위에 금속을 적층한 후 상기 금속을 에칭함으로써 형성할 수도 있다.The pixel electrode is formed by etching a portion of the semiconductor layer to form an open region, and then forming a metal layer in the open region. The pixel electrode may be formed by laminating a metal on a semiconductor layer and then etching the metal.

상기 공통전극 및 화소전극은 공통전극 및 화소전극 위의 보호층을 에칭함으 로써 오픈시킬 수도 있으며, 공통전극 및 화소전극 위의 보호층을 에칭한 후 공통전극 위의 게이트절연층을 에칭함으로써 오픈할 수도 있다.The common electrode and the pixel electrode may be opened by etching the protective layer on the common electrode and the pixel electrode, and may be opened by etching the gate insulating layer on the common electrode after etching the protective layer on the common electrode and the pixel electrode. It may be.

본 발명에서는 액정층에 균일한 횡전계를 인가할 수 있는 IPS모드 액정표시소자를 제공한다. 특히, 본 발명에서는 잔상을 제거할 수 있는 IPS모드 액정표시소자를 제공한다. 이를 위해, 본 발명에서는 공통전극과 화소전극을 오픈하여 횡전계생성시 절연층에 전하가 트랩 또는 절연층에 DC전압이 잔류하는 것을 방지한다. 한편, 상기 절연층은 공통전극과 화소전극 사이에 부가용량을 형성하므로 액정분자를 구동하기 위해서는 높은 전압을 화소전극에 인가해야만 하는데 반해, 본 발명의 IPS모드 액정표시소자에서는 절연층이 없으므로 낮은 전압의 신호를 인가하는 경우에도 액정분자가 원활하게 구동하게 된다. 따라서, 본 발명의 IPS모드 액정표시소자는 종래의 IPS모드 액정표시소자에 비해 전력소모를 절감할 수 있게 된다.The present invention provides an IPS mode liquid crystal display device capable of applying a uniform transverse electric field to the liquid crystal layer. In particular, the present invention provides an IPS mode liquid crystal display device capable of removing an afterimage. To this end, in the present invention, the common electrode and the pixel electrode are opened to prevent the charge from trapping the insulating layer and the DC voltage remaining in the insulating layer when generating the transverse electric field. On the other hand, since the insulating layer forms an additional capacitance between the common electrode and the pixel electrode, a high voltage must be applied to the pixel electrode in order to drive the liquid crystal molecules, whereas in the IPS mode liquid crystal display device of the present invention, there is no insulating layer. Even when a signal of is applied, liquid crystal molecules are driven smoothly. Therefore, the IPS mode liquid crystal display device of the present invention can reduce power consumption as compared to the conventional IPS mode liquid crystal display device.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 본 발명에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(120) 위에는 박막트랜지스터와 복수의 공통전극(105) 및 화소전극(107)이 형성되어 있다. 박막트랜지스터는 제1기판(120) 위에 형성된 게이트전극(111)과, 상기 게이트전극 위에 형성된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 구성되어 있으며, 박막트랜지스터 위에는 보호층(124)이 형성 되어 있다.2 is a view showing the structure of an IPS mode liquid crystal display device according to the present invention. As shown in the figure, a thin film transistor, a plurality of common electrodes 105 and a pixel electrode 107 are formed on the first substrate 120 made of a transparent material such as glass. The thin film transistor includes a gate electrode 111 formed on the first substrate 120, a gate insulating layer 122 formed on the gate electrode, a semiconductor layer 112 formed on the gate insulating layer 122, and the semiconductor layer. The source electrode 113 and the drain electrode 114 are formed on the (112), the protective layer 124 is formed on the thin film transistor.

공통전극(105)은 제1기판(120)위에 형성되어 있으며, 그 위에 게이트절연층(122)이 적층되어 있다. 그리고, 화소전극(107)은 게이트절연층(122) 위에 형성되어 있다.The common electrode 105 is formed on the first substrate 120, and the gate insulating layer 122 is stacked thereon. The pixel electrode 107 is formed on the gate insulating layer 122.

보호층(124)은 박막트랜지스터 위에만 형성되어 있으며, 그 이외의 영역에는 형성되지 않는다. 따라서, 공통전극(105) 위에는 게이트절연층(122)만이 적층되어 있으며 화소전극(107) 위에는 절연층이 적층되어 있지 않게 된다. 즉, 화소전극(107)은 오픈되어 있는 것이다. 도면에는 도시하지 않았지만, 화소전극(107)과 게이트절연층(122) 및 보호층(124) 위에는 액정분자를 배향(alignment)하기 위한 배향막(alignment layer)가 형성되어 있지만, 상기 배향막은 공통전극(105)과 화소전극(107) 사이의 횡전계에 큰 영향을 미치지 않는다. 상기한 설명에서 '오픈'이란 표현은 이러한 의미이다. 즉, 화소전극(107) 위에 횡전계에 영향을 미치는 층이 존재하지 않는다는 것을 의미하는 것이다. 따라서, 본 명세서의 상세한 설명과 청구범위에 사용되는 '오픈'이란 표현은 공통전극(105)과 화소전극(107) 위에 횡전계에 영향을 미치는(혹은 화상신호의 인가시 전하를 트랩하거나 공통전극과 화소전극 사이에 부가용량을 형성하는) 절연층이 없다는 것을 의미하는 것이다.The protective layer 124 is formed only on the thin film transistor, and is not formed in other areas. Therefore, only the gate insulating layer 122 is stacked on the common electrode 105, and the insulating layer is not stacked on the pixel electrode 107. That is, the pixel electrode 107 is open. Although not shown in the drawing, an alignment layer for aligning the liquid crystal molecules is formed on the pixel electrode 107, the gate insulating layer 122, and the protective layer 124, but the alignment layer may be a common electrode ( The transverse electric field between 105 and the pixel electrode 107 is not significantly influenced. In the above description, the expression 'open' has this meaning. That is, it means that no layer affecting the transverse electric field exists on the pixel electrode 107. Thus, the expression 'open' as used in the description and claims of the present specification is to affect the transverse electric field on the common electrode 105 and the pixel electrode 107 (or trap the charge when the image signal is applied or to the common electrode. Means that no insulating layer is formed between the pixel electrode and the pixel electrode.

한편, 제2기판(130)에는 비표시영역으로 광이 누설되는 것을 방지하는 블랙매트릭스(132)와 실제 화면상에 화상을 구현하기 위한 컬러필터층(134)이 형성되어 있으며, 상기 제1기판(120)과 제2기판(130) 사이에 액정층(140)이 형성되어 있다. 또한, 도면에는 도시하지 않았지만, 상기 컬러필터층(134)위에는 제2기판(130)의 평탄성을 향상시키기 위한 오버코트층(overcoat layer)이 형성될 수도 있다.On the other hand, the second substrate 130 is formed with a black matrix 132 for preventing light leakage into the non-display area and a color filter layer 134 for realizing an image on an actual screen. The liquid crystal layer 140 is formed between the 120 and the second substrate 130. Although not shown in the drawing, an overcoat layer may be formed on the color filter layer 134 to improve the flatness of the second substrate 130.

상기한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 보호층(124)이 박막트랜지스터 위에만 형성되어 있고 공통전극(105)과 화소전극(107)위에는 형성되지 않는다. 따라서, 화소전극(107)에 전압이 인가될 때 공통전극(105)과 화소전극(107) 사이의 절연층에 트랩되는 전하량을 최소화할 수 있으며, 그 결과 화면상에 잔상이 발생하는 것을 방지할 수 있게 된다.As described above, in the IPS mode liquid crystal display device of the present invention, the protective layer 124 is formed only on the thin film transistor and is not formed on the common electrode 105 and the pixel electrode 107. Therefore, when the voltage is applied to the pixel electrode 107, the amount of charge trapped in the insulating layer between the common electrode 105 and the pixel electrode 107 can be minimized, and as a result, an afterimage on the screen can be prevented. It becomes possible.

도 3(a)∼도 3(c)는 종래 IPS모드 액정표시소자와 본 발명에 따른 IPS모드 액정표시소자에서 화소전극에 인가된 DC전압을 제거했을 때의 시간대 잔류 DC전압의 관계를 나타내는 그래프이다. 이때, 도 3(a)는 10V의 DC전압을 30분 인가한 후 DC전압을 제거했을 때의 그래프이고 도 3(b)는 5V의 DC전압을 30분 인가한 후 DC전압을 제거했을 때의 그래프이며, 도 3(c)는 1V의 DC전압을 10분 인가한 후 DC전압을 제거했을 때의 그래프이다.3 (a) to 3 (c) are graphs showing the relationship between the conventional IPS mode liquid crystal display device and the time zone residual DC voltage when the DC voltage applied to the pixel electrode is removed in the IPS mode liquid crystal display device according to the present invention. to be. At this time, Figure 3 (a) is a graph of removing the DC voltage after applying a DC voltage of 10V for 30 minutes and Figure 3 (b) is a case of removing the DC voltage after applying a DC voltage of 5V 30 minutes 3 (c) is a graph when the DC voltage is removed after applying a DC voltage of 1V for 10 minutes.

도 3(a)에 도시된 바와 같이, 30분간 인가된 10V의 DC전압을 제거한 직후, 화소전극 위에 보호층이 형성된 종래 IPS모드 액정표시소자에서는 절연층에 약 0.8V의 DC전압이 잔류되어 있는 반면에, 본 발명의 IPS모드 액정표시소자에서는 절연층에 약 0.28V의 DC전압만이 잔류되어 있다. 또한, 종래 IPS모드 액정표시소자에서는 시간이 경과함에 따라 잔류되는 DC전압이 미세하게 감소하여 30분 후에는 약 0.7V의 DC전압이 잔류하는 반면에, 본 발명의 IPS모드 액정표시소자에서는 시간이 감소함에 따라 잔류 DC전압이 대폭 감소하여 30분후에는 약 0.03V의 DC전압만이 잔 류하게 된다. 상기한 바와 같이, 화소전극과 공통전극 위에 보호층이 적층되어 있는 종래의 IPS모드 액정표시소자에서의 잔류 DC전압에 비해 화소전극과 공통전극이 없는 본 발명의 IPS모드 액정표시소자에서의 잔류 DC전압이 대폭 감소하였음을 알 수 있다.As shown in FIG. 3 (a), in the conventional IPS mode liquid crystal display device in which a protective layer is formed on the pixel electrode immediately after removing the DC voltage of 10 V applied for 30 minutes, a DC voltage of about 0.8 V remains in the insulating layer. On the other hand, in the IPS mode liquid crystal display device of the present invention, only a DC voltage of about 0.28V remains in the insulating layer. In addition, in the conventional IPS mode liquid crystal display device, the DC voltage remaining slightly decreases with time, and a DC voltage of about 0.7 V remains after 30 minutes. As it decreases, the residual DC voltage decreases significantly, and after 30 minutes, only a DC voltage of about 0.03V remains. As described above, the residual DC in the IPS mode liquid crystal display device of the present invention without the pixel electrode and the common electrode as compared to the residual DC voltage in the conventional IPS mode liquid crystal display device in which a protective layer is stacked on the pixel electrode and the common electrode. It can be seen that the voltage is greatly reduced.

상기와 같은 현상은 도 3(b) 및 도 3(c)에 도시된 바와 같이, IPS모드 액정표시소자에 5V의 DC전압을 30분 동안 인가했을 때와 1V의 DC전압을 10분 동안 인가했을 때에도 동일하게 나타난다. 그러므로, 화소전극 위에 보호층(124)을 형성하지 않음으로 인해 절연층에 잔류하는 DC전압을 대폭적으로 감소할 수 있게 되며, 그 결과 화면상에 잔상이 발생하는 것을 방지할 수 있게 된다.As shown in FIGS. 3 (b) and 3 (c), the above-described phenomenon is applied when the DC voltage of 5V is applied to the IPS mode liquid crystal display device for 30 minutes and the DC voltage of 1V is applied for 10 minutes. Even when it appears the same. Therefore, since the protective layer 124 is not formed on the pixel electrode, the DC voltage remaining in the insulating layer can be greatly reduced, and as a result, the afterimage on the screen can be prevented.

상기와 같은 구조의 IPS모드 액정표시소자는 화소전극(107) 위의 보호층(124)을 제거함으로써 제조할 수 있는데, 도 4(a)∼도 4(e)에 이러한 IPS모드 액정표시소자 제조방법이 도시되어 있다.The IPS mode liquid crystal display device having the above structure can be manufactured by removing the protective layer 124 on the pixel electrode 107. The IPS mode liquid crystal display device is fabricated in FIGS. 4 (a) to 4 (e). The method is shown.

우선, 도 4(a)에 도시된 바와 같이, 유리와 같은 투명한 제1기판(120) 위에 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속으로 이루어진 단일 또는 복수의 금속층을 형성한 후 에천트(etchant)로 에칭하여 게이트전극(111) 및 공통전극(105)을 형성한다. 이때, 게이트전극(111)과 공통전극(105)은 서로 다른 공정에 의해 다른 물질로 형성될 수도 있지만, 상기와 같이 동일한 공정에 의해 동일한 물질로 형성하는 것이 공정의 단순화를 위해 바람직하다.First, as shown in FIG. 4A, a Cu, Mo, Ta, Cr, Ti, Al, or Al alloy is deposited on a transparent first substrate 120 such as glass by evaporation or sputtering. After forming a single or a plurality of metal layers made of a metal such as, and etching with an etchant (etchant) to form a gate electrode 111 and a common electrode 105. In this case, the gate electrode 111 and the common electrode 105 may be formed of different materials by different processes. However, the gate electrode 111 and the common electrode 105 may be formed of the same materials by the same process as described above.

이어서, 도 4(b)에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐서 게이트절 연층(122)을 형성한 후 그 위에 반도체층(112)을 적층한다. 게이트절연층(122)과 반도체층(112)은 CVD(Chemical Vapor Deposition)방법에 의해 형성되는 것으로, 예를 들어 게이트절연층(122)은 SiOx나 SiNx로 이루어지고 반도체층은 a-Si으로 이루어진다. 그 후, 상기 반도체층(112)의 일부를 에칭하여 게이트절연층(122)이 외부로 오픈되는 오픈영역(123)을 형성한다.Subsequently, as shown in FIG. 4B, the gate insulating layer 122 is formed over the entire first substrate 120, and then the semiconductor layer 112 is stacked thereon. The gate insulating layer 122 and the semiconductor layer 112 are formed by a chemical vapor deposition (CVD) method. For example, the gate insulating layer 122 is made of SiOx or SiNx and the semiconductor layer is made of a-Si. . Thereafter, a portion of the semiconductor layer 112 is etched to form an open region 123 in which the gate insulating layer 122 is opened to the outside.

이후, 도 4(c)에 도시된 바와 같이 상기 반도체층(112) 위에 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속을 적층하고 에칭하여 소스전극(113) 및 드레인전극(114)을 형성한다. 이때, 반도체층(112)의 오픈영역(123)에는 화소전극(107) 및 데이터라인(104)이 형성된다. 상기와 같이, 화소전극(107)은 박막트랜지스터의 소스전극(113) 및 드레인전극(114)과 동일한 공정에 의해 형성되지만 다른 공정에 의해 형성될 수도 있다.Thereafter, as illustrated in FIG. 4C, a metal such as Cr, Mo, Ta, Cu, Ti, Al, or Al alloy is stacked and etched on the semiconductor layer 112 to etch the source electrode 113 and the drain electrode ( 114). In this case, the pixel electrode 107 and the data line 104 are formed in the open region 123 of the semiconductor layer 112. As described above, the pixel electrode 107 is formed by the same process as the source electrode 113 and the drain electrode 114 of the thin film transistor, but may be formed by another process.

이어서, 도 4(d)에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐서 보호층(124)을 적층한 후, 보호층(124) 및 반도체층(112)을 제거하여, 상기 화소전극(107)을 오픈시킨다.Subsequently, as shown in FIG. 4D, after the protective layer 124 is stacked over the entire first substrate 120, the protective layer 124 and the semiconductor layer 112 are removed to remove the pixel electrode. Open 107.

한편, 도 4(e)에 도시된 바와 같이, 제2기판(130)에는 블랙매트릭스(132)와 컬러필터층(134)을 형성하며, 상기 제1기판(120) 및 제2기판(130)을 합착하고 그 사이에 액정층(140)을 형성함으로써 본 발명의 IPS모드 액정표시소자가 완성된다.As illustrated in FIG. 4E, the black matrix 132 and the color filter layer 134 are formed on the second substrate 130, and the first substrate 120 and the second substrate 130 are formed on the second substrate 130. The IPS mode liquid crystal display device of the present invention is completed by bonding and forming the liquid crystal layer 140 therebetween.

상기 액정층(140)의 형성은 진공상태에서 합착된 제1기판(120)과 제2기판(140) 사이에 액정을 주입하는 진공액정주입법에 의해 형성될 수 있으며 근래 각광받고 있는 액정적하방식(liquid crystal dispensing method), 즉 제1기판(120) 또는 제2기판(130) 상에 직접 액정을 적하한 후 상기 제1기판(120) 및 제2기판(130)의 합착에 의해 기판(120,130) 전체에 걸쳐서 균일하게 퍼지게 하는 방식에 의해 형성될 수도 있다.The liquid crystal layer 140 may be formed by a vacuum liquid crystal injection method for injecting liquid crystal between the first substrate 120 and the second substrate 140 bonded in a vacuum state, and the liquid crystal dropping method has recently been spotlighted ( liquid crystal dispensing method), ie, dropping liquid crystal directly on the first substrate 120 or the second substrate 130 and then bonding the first substrate 120 and the second substrate 130 to the substrates 120 and 130. It may be formed by a method that spreads uniformly throughout.

도 5는 본 발명의 다른 실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다.5 is a view showing the structure of an IPS mode liquid crystal display device according to another embodiment of the present invention.

도면에 도시된 바와 같이, 본 실시예의 IPS모드 액정표시소자는 도 2에 도시된 IPS모드 액정표시소자와 거의 유사한 구조로 이루어져 있다. 즉, 화소전극과 공통전극 위에는 보호층(224)이 형성되어 있지 않으므로, 화소전극(207)이 오픈되어 있으며 공통전극(205) 위에는 게이트절연층(222)만이 형성되어 있다. 따라서, 절연층에 의한 전하의 트랩, 즉 잔류 DC전압을 감소시킬 수 있게 된다. 이때, 도 2에 도시된 IPS모드 액정표시소자와 구조적인 차이는 단지 화소전극에만 있다. 즉, 도 2에 도시된 IPS모드 액정표시소자에는 게이트절연층 위에 금속으로 이루어진 화소전극만이 형성되어 있는 반면에, 본 실시예에서는 상기 화소전극이 금속층(207)과 반도체층(208)으로 구성되어 있다.As shown in the figure, the IPS mode liquid crystal display device of this embodiment has a structure substantially similar to that of the IPS mode liquid crystal display device shown in FIG. That is, since the protective layer 224 is not formed on the pixel electrode and the common electrode, the pixel electrode 207 is open, and only the gate insulating layer 222 is formed on the common electrode 205. Therefore, it is possible to reduce the trap of charge by the insulating layer, that is, the residual DC voltage. At this time, the structural difference from the IPS mode liquid crystal display shown in Fig. 2 is only in the pixel electrode. That is, in the IPS mode liquid crystal display device shown in FIG. 2, only a pixel electrode made of metal is formed on the gate insulating layer, whereas in the present embodiment, the pixel electrode is composed of a metal layer 207 and a semiconductor layer 208. It is.

실질적으로 도 2에 도시된 IPS모드 액정표시소자와 본 실시예의 IPS모드 액정표시소자는 동일한 작용을 하며, 그 효과도 거의 유사하다. 그럼에도 불구하고, 상기와 같이 그 구조가 다른 것은 IPS 액정표시소자 제조방법의 차이에 따른 것으로, 본 실시예의 제조방법을 살펴 보면 다음과 같다.Substantially, the IPS mode liquid crystal display device shown in FIG. 2 and the IPS mode liquid crystal display device of this embodiment have the same function, and the effect is almost similar. Nevertheless, the structure is different as described above according to the difference in the manufacturing method of the IPS liquid crystal display device, look at the manufacturing method of the present embodiment is as follows.

도 6은 도 5에 도시된 IPS모드 액정표시소자의 제조방법을 나타내는 도면이다. FIG. 6 is a view illustrating a method of manufacturing the IPS mode liquid crystal display device shown in FIG. 5.                     

우선 도 6(a)에 도시된 바와 같이, 유리와 같은 투명한 제1기판(220) 위에 단일 또는 복수으로 이루어진 게이트전극(211) 및 공통전극(105)을 형성한 후, 도 6(b)에 도시된 바와 같이, CVD방법을 이용하여 제1기판(220) 전체에 걸쳐서 게이트절연층(222)을 형성한 후 그 위에 반도체층(212)을 적층한다.First, as shown in FIG. 6 (a), a single or plurality of gate electrodes 211 and a common electrode 105 are formed on a transparent first substrate 220 such as glass, and then shown in FIG. 6 (b). As illustrated, the gate insulating layer 222 is formed over the entire first substrate 220 using the CVD method, and then the semiconductor layer 212 is stacked thereon.

이어서, 도 6(c)에 도시된 바와 같이 상기 반도체층(212) 위에 소스전극(213), 드레인전극(214) 및 화소전극(207)을 형성한다. 이때, 데이터라인(204) 역시 상기 화소전극(207)과 동시에 형성된다.Subsequently, as illustrated in FIG. 6C, a source electrode 213, a drain electrode 214, and a pixel electrode 207 are formed on the semiconductor layer 212. In this case, the data line 204 is also formed at the same time as the pixel electrode 207.

그 후, 도 6(d)에 도시된 바와 같이, 제1기판(220) 전체에 걸쳐서 보호층(224)을 적층한 후 박막트랜지스터 영역 이외 영역의 보호층(224)을 제거하고 박막트랜지스터 영역 및 화소전극(207) 하부를 제외한 영역의 반도체층(212)을 제거한다.Thereafter, as shown in FIG. 6 (d), after the protective layer 224 is stacked over the entire first substrate 220, the protective layer 224 in a region other than the thin film transistor region is removed, and the thin film transistor region and The semiconductor layer 212 in the region except for the lower portion of the pixel electrode 207 is removed.

이어서, 도 6(e)에 도시된 바와 같이, 제2기판(230)에 블랙매트릭스(232)와 컬러필터층(234)을 형성한 후 상기 제1기판(220) 및 제2기판(230)을 합착하고 그 사이에 액정층(240)을 형성함으로써 본 발명의 IPS모드 액정표시소자가 완성된다.Subsequently, as shown in FIG. 6E, after forming the black matrix 232 and the color filter layer 234 on the second substrate 230, the first substrate 220 and the second substrate 230 are formed. By bonding and forming the liquid crystal layer 240 therebetween, the IPS mode liquid crystal display device of the present invention is completed.

상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 박막트랜지스터 영역에만 보호층을 형성하기 때문에, 화소전극이 외부로 오픈된다. 따라서, 화소전극과 공통전극 사이에는 게이트절연층만이 존재하며, 그 결과 절연층에 의한 전하의 트랩을 대폭 감소시킬 수 있게 되어 화면상에 잔상이 발생하는 것을 방지할 수 있게 된다.As described above, in the IPS mode liquid crystal display device of the present invention, since the protective layer is formed only in the thin film transistor region, the pixel electrode is opened to the outside. Therefore, only the gate insulating layer exists between the pixel electrode and the common electrode, and as a result, the trap of charges by the insulating layer can be greatly reduced, thereby preventing the afterimage on the screen.

한편, 본 발명의 IPS모드 액정표시소자에서는 화소전극 뿐만 아니라 공통전 극도 외부로 오픈시킬 수 있다. 화소전극과 공통전극 사이에 형성된 절연층의 전하트랩의 감소라는 본 발명의 목적을 감안하면 상기와 같이 화소전극과 공통전극을 동시에 오픈시키는 구조의 IPS모드 액정표시소자가 잔상을 제거하는데에는 더욱 효율적일 것이다.Meanwhile, in the IPS mode liquid crystal display device of the present invention, not only the pixel electrode but also the common electrode can be opened to the outside. Considering the object of the present invention that the charge trap of the insulating layer formed between the pixel electrode and the common electrode is reduced, the IPS mode liquid crystal display device having the structure of opening the pixel electrode and the common electrode at the same time as described above is more efficient to remove the afterimage. will be.

이러한 구조의 IPS모드 액정표시소자가 도 7(a) 및 도 7(b)에 도시되어 있다. 도면에 도시된 바와 같이, 보호층(324,424)은 박막트랜지스터 영역에만 적층되어 있고 화소영역(화소전극(307,407)과 공통전극(305,405)이 형성되어 있는)에 적층되어 있지 않다. 또한, 공통전극(305,405) 위에는 게이트절연층(322,422)이 형성되어 있지 않다.An IPS mode liquid crystal display device having such a structure is shown in Figs. 7 (a) and 7 (b). As shown in the figure, the protective layers 324 and 424 are stacked only in the thin film transistor region and are not stacked in the pixel region (where the pixel electrodes 307 and 407 and the common electrodes 305 and 405 are formed). In addition, gate insulating layers 322 and 422 are not formed on the common electrodes 305 and 405.

이때, 도 7(a)와 도 7(b)는 약간 다른 구조로 이루어져 있다. 즉, 도 7(a)의 구조에서는 화소전극(307) 하부의 게이트절연층(322)을 제외한 다른 영역의 게이트절연층(322)이 제거되어 있는 반면에, 도 7(b)의 구조에서는 단지 공통전극(405) 위의 게이트절연층(422)만이 제거되어 있다.At this time, Figure 7 (a) and Figure 7 (b) has a slightly different structure. That is, in the structure of FIG. 7A, the gate insulating layer 322 in other regions except for the gate insulating layer 322 under the pixel electrode 307 is removed, whereas in the structure of FIG. Only the gate insulating layer 422 on the common electrode 405 is removed.

상기와 같은 구조상의 차이는 제조방법에 기인한다. 도 7(a)에 도시된 구조의 IPS모드 액정표시소자의 경우 게이트절연층(322) 위에 화소전극(307)을 형성한 후 게이트절연층(322)을 에칭하여 제거한 반면에, 도 7(b)에 도시된 구조의 IPS모드 액정표시소자의 경우에는 공통전극(405) 위의 게이트절연층(422)을 에칭한 후 화소전극(407)을 형성하는 것이다. 그러나, 이러한 방법상의 차이에 기인하는 구조 차이가 존재함에도 불구하고 도 7(a) 및 도 7(b)에 도시된 IPS모드 액정표시소자는 동일한 효과를 얻을 수 있다. Such structural differences are due to the manufacturing method. In the case of the IPS mode liquid crystal display device having the structure shown in FIG. 7A, after forming the pixel electrode 307 on the gate insulating layer 322, the gate insulating layer 322 is etched and removed. In the case of the IPS mode liquid crystal display device having the structure shown in FIG. 1, the pixel electrode 407 is formed after etching the gate insulating layer 422 on the common electrode 405. However, despite the structural difference due to the difference in the method, the IPS mode liquid crystal display device shown in FIGS. 7A and 7B can obtain the same effect.                     

상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 화소전극과 공통전극을 오픈시킴으로써 절연층에의 전하 트랩에 의한 잔상발생을 방지할 수 있게 된다. 그런데, 본 발명은 특정 구조의 IPS모드 액정표시소자에만 한정되는 것은 아니다. 도면에서는 비록 화소내에 각각 2개의 화소전극과 3개의 공통전극이 형성되어 4개의 광투과형역이 형성된 4블럭(block) IPS모드 액정표시소자만이 도시되어 있지만 본 발명은 2블럭이나 6블럭과 같이 가능한 모든 블럭의 IPS모드 액정표시소자에 적용 가능할 것이다.As described above, in the IPS mode liquid crystal display device of the present invention, after the pixel electrode and the common electrode are opened, the afterimage generation due to the charge trap on the insulating layer can be prevented. However, the present invention is not limited to the IPS mode liquid crystal display device having a specific structure. Although only four block IPS mode liquid crystal display devices in which two pixel electrodes and three common electrodes are formed in the pixel to form four light transmission regions are shown in the drawing, the present invention is similar to two or six blocks. It will be applicable to IPS mode liquid crystal display of all possible blocks.

상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 화소전극과 공통전극을 오픈시켜 횡전계 생성시 절연층에 트랩되는 전하를 최소화하여(잔류 DC전압을 최소화하여), 화면상에 잔상이 발생하는 것을 방지할 수 있게 된다. 따라서, 품질이 향상된 IPS모드 액정표시소자를 얻을 수 있게 된다.As described above, in the IPS mode liquid crystal display device of the present invention, after the pixel electrode and the common electrode are opened to minimize the charge trapped in the insulating layer when generating the transverse electric field (minimizing the residual DC voltage), an afterimage occurs on the screen. Can be prevented. Therefore, the IPS mode liquid crystal display device having improved quality can be obtained.

또한, 화소전극 및 공통전극 상의 절연층을 제거하므로 화소전극과 공통전극 사이에 발생하는 부가용량을 제거할 수 있게 된다. 따라서, 낮은 전압으로도 액정분자를 원활하게 구동시킬 수 있게 되며, 그 결과 IPS모드 액정표시소자의 전력소모를 최소화할 수 있게 된다.In addition, since the insulating layers on the pixel electrode and the common electrode are removed, the additional capacitance generated between the pixel electrode and the common electrode can be removed. Therefore, it is possible to smoothly drive the liquid crystal molecules even at a low voltage, and as a result, it is possible to minimize the power consumption of the IPS mode liquid crystal display device.

Claims (14)

복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;A plurality of gate lines and data lines defining a plurality of pixels; 각 화소에 형성되며, 기판 위에 형성된 게이트전극과, 상기 게이트전극이 형성된 기판 전체에 걸쳐 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;A gate electrode formed on each pixel, a gate insulating layer formed over the substrate on which the gate electrode is formed, a semiconductor layer formed on the gate insulating layer, a source electrode and a drain electrode formed on the semiconductor layer; Thin film transistor; 상기 박막트랜지스터가 형성된 기판에 형성된 보호층; 및A protective layer formed on the substrate on which the thin film transistor is formed; And 각각 화소내의 기판 및 게이트절연층 상에 형성되어 실질적으로 기판과 평행한 횡전계를 생성하는 한쌍의 공통전극 및 화소전극으로 구성되며,Each of which is formed of a pair of common electrodes and pixel electrodes formed on the substrate and the gate insulating layer in the pixel to generate a transverse electric field substantially parallel to the substrate, 상기 공통전극 및 화소전극 상부의 보호층은 제거되고 공통전극의 상부에는 게이트절연층이 배치된 것을 특징으로 하는 횡전계모드 액정표시소자.And a protective layer over the common electrode and the pixel electrode and a gate insulating layer disposed over the common electrode. 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 화소전극의 하부에는 반도체층이 위치하는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein a semiconductor layer is disposed under the pixel electrode. 기판을 제공하는 단계;Providing a substrate; 상기 기판위에 게이트전극 및 공통전극을 형성하는 단계;Forming a gate electrode and a common electrode on the substrate; 상기 기판 위에 게이트절연층 및 반도체층을 형성하는 단계;Forming a gate insulating layer and a semiconductor layer on the substrate; 소스/드레인전극 및 화소전극을 형성하는 단계;Forming a source / drain electrode and a pixel electrode; 기판 전체에 걸쳐서 보호층을 적층하는 단계; 및Depositing a protective layer over the substrate; And 상기 공통전극과 화소전극중 적어도 하나를 오픈하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.And opening at least one of the common electrode and the pixel electrode. 제6항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 6, wherein the forming of the pixel electrode comprises: 반도체층의 일부를 에칭하여 오픈영역을 형성하는 단계; 및Etching a portion of the semiconductor layer to form an open region; And 상기 반도체층 위에 금속을 적층하고 에칭하여 상기 오픈영역에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.Stacking and etching metal on the semiconductor layer to form a metal layer in the open region. 제6항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 6, wherein the forming of the pixel electrode comprises: 반도체층 위에 금속을 적층하는 단계; 및Depositing a metal on the semiconductor layer; And 상기 금속을 에칭하여 반도체층 위에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And etching the metal to form a metal layer on the semiconductor layer. 제6항에 있어서, 상기 공통전극 및 화소전극을 오픈하는 단계는 공통전극 및 화소전극 위의 보호층을 에칭하는 단계를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.The method of claim 6, wherein the opening of the common electrode and the pixel electrode comprises etching a protective layer on the common electrode and the pixel electrode. 제6항에 있어서, 상기 공통전극 및 화소전극을 오픈하는 단계는,The method of claim 6, wherein the opening of the common electrode and the pixel electrode comprises: 공통전극 및 화소전극 위의 보호층을 에칭하는 단계; 및Etching the passivation layer over the common electrode and the pixel electrode; And 공통전극 위의 게이트절연층을 에칭하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device, comprising the step of etching a gate insulating layer on a common electrode. 기판을 제공하는 단계;Providing a substrate; 상기 기판위에 게이트전극 및 공통전극을 형성하는 단계;Forming a gate electrode and a common electrode on the substrate; 상기 기판 위에 절연층을 적층하고 상기 공통전극 상부의 게이트절연층을 에칭하는 단계;Stacking an insulating layer on the substrate and etching the gate insulating layer on the common electrode; 상기 절연층 위에 반도체층을 형성하는 단계;Forming a semiconductor layer on the insulating layer; 소스/드레인전극 및 화소전극을 형성하는 단계;Forming a source / drain electrode and a pixel electrode; 기판 전체에 걸쳐서 보호층을 적층하는 단계; 및Depositing a protective layer over the substrate; And 상기 공통전극과 화소전극 위의 보호층을 에칭하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.And forming a protective layer on the common electrode and the pixel electrode. 제11항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 11, wherein the forming of the pixel electrode comprises: 반도체층의 일부를 에칭하여 오픈영역을 형성하는 단계; 및Etching a portion of the semiconductor layer to form an open region; And 상기 반도체층 위에 금속을 적층하고 에칭하여 상기 오픈영역에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.Stacking and etching metal on the semiconductor layer to form a metal layer in the open region. 제11항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 11, wherein the forming of the pixel electrode comprises: 반도체층 위에 금속을 적층하는 단계; 및Depositing a metal on the semiconductor layer; And 상기 금속을 에칭하여 반도체층 위에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And etching the metal to form a metal layer on the semiconductor layer. 삭제delete
KR1020020070173A 2002-11-12 2002-11-12 In plane switching mode liquid crystal display device and method of fabricating thereof KR100899626B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020070173A KR100899626B1 (en) 2002-11-12 2002-11-12 In plane switching mode liquid crystal display device and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020070173A KR100899626B1 (en) 2002-11-12 2002-11-12 In plane switching mode liquid crystal display device and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20040042051A KR20040042051A (en) 2004-05-20
KR100899626B1 true KR100899626B1 (en) 2009-05-27

Family

ID=37338879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020070173A KR100899626B1 (en) 2002-11-12 2002-11-12 In plane switching mode liquid crystal display device and method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR100899626B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (en) * 1997-05-28 1998-12-05 구자홍 Transverse electric field liquid crystal display device and manufacturing method thereof
KR19980083766A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR20000056867A (en) * 1999-02-27 2000-09-15 윤종용 Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR20040012222A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 method for fabricating liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083766A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR19980085147A (en) * 1997-05-28 1998-12-05 구자홍 Transverse electric field liquid crystal display device and manufacturing method thereof
KR20000056867A (en) * 1999-02-27 2000-09-15 윤종용 Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR20040012222A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 method for fabricating liquid crystal display

Also Published As

Publication number Publication date
KR20040042051A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100919196B1 (en) In plane switching mode liquid crystal display device
KR100537020B1 (en) Manufacturing Method of Liquid Crystal Display Device for IPS Mode Thin Film Transistor
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR100895017B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR20040025472A (en) In plane switching mode liquid crystal display device
KR100899626B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100919197B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100914194B1 (en) In plane switching mode liquid crystal display device
KR101163396B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100876404B1 (en) Transverse electric field mode liquid crystal display device
KR100885844B1 (en) Liquid crystal display device and method of fabricating thereof
KR100606440B1 (en) Liquid crystal display device including cut preventing layer and fabrication method thereof
KR101378055B1 (en) Liquid crystal display device
KR100955392B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR20040042274A (en) In plane switching mode liquid crystal display device having improved brightness
KR100848553B1 (en) A method of fabricating liquid crystal display device without damage of gate pad
KR20040062116A (en) In plane switching mode liquid crystal display device
KR100919194B1 (en) In plane switching mode liquid crystal display device having high quality image
KR20040013599A (en) In plane switching mode liquid crystal display device
KR20050116307A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20050064395A (en) In plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11