KR100955392B1 - In plane switching mode liquid crystal display device having improved aperture ratio - Google Patents

In plane switching mode liquid crystal display device having improved aperture ratio Download PDF

Info

Publication number
KR100955392B1
KR100955392B1 KR1020030017503A KR20030017503A KR100955392B1 KR 100955392 B1 KR100955392 B1 KR 100955392B1 KR 1020030017503 A KR1020030017503 A KR 1020030017503A KR 20030017503 A KR20030017503 A KR 20030017503A KR 100955392 B1 KR100955392 B1 KR 100955392B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
electric field
crystal display
display device
Prior art date
Application number
KR1020030017503A
Other languages
Korean (ko)
Other versions
KR20040082817A (en
Inventor
이재균
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030017503A priority Critical patent/KR100955392B1/en
Publication of KR20040082817A publication Critical patent/KR20040082817A/en
Application granted granted Critical
Publication of KR100955392B1 publication Critical patent/KR100955392B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명의 횡전계모드 액정표시소자는 전계의 에지효과를 생성하는 전극의 에지영역을 최대화하여 개구율을 향상시키기 위한 것으로, 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 구동소자와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 생성하며, 에지영역이 곡선으로 형성된 공통전극 및 화소전극으로 구성된다.The transverse electric field mode liquid crystal display device of the present invention is to improve the aperture ratio by maximizing the edge region of the electrode which produces the edge effect of the electric field, and includes a plurality of gate lines and data lines defining a plurality of pixels, and arranged in each pixel. And a common electrode and a pixel electrode which are disposed substantially parallel in the pixel to generate a transverse electric field, and whose edge region is curved.

횡전계모드, 공통전극, 화소전극, 에지효과, 보호층, 돌기, 단차, 개구율Transverse electric field mode, common electrode, pixel electrode, edge effect, protective layer, protrusion, step, aperture ratio

Description

개구율이 향상된 횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE HAVING IMPROVED APERTURE RATIO}Transverse electric field mode liquid crystal display device with improved aperture ratio {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE HAVING IMPROVED APERTURE RATIO}

도 1a 및 도 1b는 종래 횡전계모드 액정표시소자의 구조를 나타내는 도면.1A and 1B are views showing the structure of a conventional transverse electric field mode liquid crystal display device.

도 2a는 동일층에 전극이 형성되었을 때의 전극의 에지효과를 나타내는 도면.2A is a diagram showing the edge effect of an electrode when the electrode is formed on the same layer.

도 2b는 동일층에 형성된 전극의 에지영역에 곡률이 형성된 경우 전극의 에지효과를 나타내는 도면.Figure 2b is a view showing the edge effect of the electrode when the curvature is formed in the edge region of the electrode formed on the same layer.

도 3은 본 발명의 일시예에 따른 횡전계모드 액정표시소자의 평면도.3 is a plan view of a transverse electric field mode liquid crystal display device according to an embodiment of the present invention.

도 4a는 도 3의 II-II'선 단면도.4A is a cross-sectional view taken along the line II-II 'of FIG. 3.

도 4b는 도 3의 III-III'선 단면도.4B is a cross-sectional view taken along the line III-III ′ of FIG. 3.

도 5는 본 발명의 다른 실시예에 따른 횡전계모드 액정표시소자의 평면도.5 is a plan view of a transverse electric field mode liquid crystal display device according to another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 횡전계모드 액정표시소자의 평면도.6 is a plan view of a transverse electric field mode liquid crystal display device according to still another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

105,205,305 : 공통전극 107,207,307 : 화소전극105,205,305 Common electrodes 107,207,307 Pixel electrodes

111,211,311 : 게이트전극 112,212,312 : 반도체층111, 211, 311: gate electrode 112, 212, 312: semiconductor layer

113,213,313 : 소스전극 114,214,314 : 드레인전극 113,213,313 Source electrodes 114,214,314 Drain electrodes                 

120,130,220,230,320,330 : 기판 122,222,322 : 게이트절연층120,130,220,230,320,330: Substrate 122,222,322: Gate insulating layer

124,224,324 : 보호층 126 : 반도체패턴124,224,324 Protective layer 126 Semiconductor pattern

227 : 금속패턴227: metal pattern

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 전극에 의해 발생하는 횡전계의 에지(edge)효과를 증가시켜 개구율을 향상시킬 수 있는 횡전계모드 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field mode liquid crystal display device, and more particularly to a transverse electric field mode liquid crystal display device capable of improving the aperture ratio by increasing the edge effect of a transverse electric field generated by an electrode.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배 향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.Such liquid crystal display devices have various display modes according to the arrangement of liquid crystal molecules. However, TN mode liquid crystal display devices are mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN-mode liquid crystal display device, liquid crystal molecules oriented horizontally with respect to the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 도 1a의 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다. 1 is a view showing the structure of a conventional IPS mode liquid crystal display device. FIG. 1A is a plan view and FIG. 1B is a sectional view taken along the line II ′ of FIG. 1A. As shown in FIG. 1A, pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, the actual liquid crystal panel 1 has N (> n) and M (> m) gate lines 3 and data lines 4, respectively. Are arranged so as to form N × M pixels over the entire liquid crystal panel 1. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. 12 and a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. The image signal input from the outside is applied to the liquid crystal layer. do.                         

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, a common line 16 connected to the common electrode 5 is disposed in the middle of the pixel, and a pixel electrode line 18 connected to the pixel electrode 7 is disposed on the common line 16. It overlaps with the common line 16. Storage capacitance is formed in the transverse electric field mode liquid crystal display by overlapping the common line 16 and the pixel electrode line 18.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.In the IPS mode liquid crystal display device configured as described above, the liquid crystal molecules are aligned substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal display device having the above structure will be described in more detail with reference to the cross-sectional view of FIG. 1B.

도 1b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 1B, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트 절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.In addition, a plurality of common electrodes 5 are formed on the first substrate 20, and a pixel electrode 7 and a data line 4 are formed on the gate insulating layer 22 to form the common electrode 5. A transverse electric field is generated between the pixel electrodes 7.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is formed between the region of the thin film transistor 10 and between the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

상기한 구조의 IPS모드 액정표시소자에서는 공통전극(5)과 화소전극(7) 사이에 횡전계가 형성되며, 액정분자를 상기 횡전계를 따라 구동하게 된다. 즉, IPS모드 액정표시소자에서는 실제 화상이 구현되는 영역이 공통전극(5)과 화소전극(7) 사이의 영역으로서, 공통전극(5)과 화소전극(7)이 형성된 영역에는 화상이 구현되지 않는다. 따라서, 종래 TN모드 액정표시소자에 비해 개구율이 저하되는 문제가 있었다.In the IPS mode liquid crystal display device having the above structure, a transverse electric field is formed between the common electrode 5 and the pixel electrode 7, and the liquid crystal molecules are driven along the transverse electric field. That is, in the IPS mode liquid crystal display device, an area where an actual image is implemented is an area between the common electrode 5 and the pixel electrode 7, and no image is implemented in the area where the common electrode 5 and the pixel electrode 7 are formed. Do not. Accordingly, there is a problem that the aperture ratio is lowered as compared with the conventional TN mode liquid crystal display device.

또한, 종래 IPS모드 액정표시소자에서는 공통전극(5)과 화소전극(7)이 각각 다른 층에 형성되어 있다. 그러나, 이와 같이 공통전극(5)과 화소전극(7)을 서로 다른 층에 형성하는 경우, 층 사이에 생성되는 횡전계에 의해 화면상에 DC잔상이 발생하므로 액정표시소자의 화질이 저하되는 문제가 있었다.In the conventional IPS mode liquid crystal display device, the common electrode 5 and the pixel electrode 7 are formed on different layers, respectively. However, in the case where the common electrode 5 and the pixel electrode 7 are formed in different layers in this way, since the afterimage of the DC is generated on the screen by the transverse electric field generated between the layers, the image quality of the liquid crystal display device is deteriorated. There was.

본 발명은 상기한 문제를 해결하기 위한 것으로, 횡전계를 생성하는 공통전극과 화소전극의 에지영역에 곡률을 형성하여 전계의 에지효과를 생성하는 영역을 최대화함으로써 개구율을 향상시킨 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and the transverse electric field mode liquid crystal display having the aperture ratio improved by maximizing a region generating the edge effect of the electric field by forming a curvature in the edge regions of the common electrode and the pixel electrode generating the transverse electric field. It is an object to provide an element.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 구동소자와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 생성하며, 그 에지영역에 곡률이 형성된 제1전극 및 제2전극 구성된다.In order to achieve the above object, the transverse electric field mode liquid crystal display device according to the present invention comprises a plurality of gate lines and data lines defining a plurality of pixels, a driving element disposed in each pixel, and substantially parallel in the pixels. And a first electrode and a second electrode arranged to generate a transverse electric field, the curvature of which is formed in an edge region thereof.

상기 구동소자는 박막트랜지스터로서, 기판위에 형성된 게이트전극과, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 절연층과, 상기 절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극과, 상기 소스전극 및 드레인전극이 형성된 기판 전체에 걸쳐 적층된 보호층으로 이루어진다.The driving device is a thin film transistor, comprising: a gate electrode formed on a substrate, an insulating layer stacked over the entire substrate on which the gate electrode is formed, a semiconductor layer formed on the insulating layer, a source electrode and a drain electrode formed on the semiconductor layer; And a protective layer stacked over the entire substrate on which the source and drain electrodes are formed.

상기 제1전극 및 제2전극은 보호층 또는 게이트절연층 위에 형성되는데, 보호층에는 돌기(또는 단차)에 의해 에지영역에 곡률(또는 곡선)이 형성된다. 보호층의 돌기는 게이트절연층에 형성된 반도체패턴이나 금속패턴, 또는 기판 위에 형성된 금속패턴에 의해 형성된다. 또한, 상기 보호층의 돌기는 회절마스크를 이용하여 보호층을 서로 다른 두께로 식각함으로써 형성될 수도 있다.The first electrode and the second electrode are formed on the passivation layer or the gate insulation layer, and the curvature (or curve) is formed in the edge region by the protrusion (or the step). The projection of the protective layer is formed by a semiconductor pattern, a metal pattern formed on the gate insulating layer, or a metal pattern formed on the substrate. In addition, the protrusion of the protective layer may be formed by etching the protective layer to a different thickness using a diffraction mask.

본 발명에서는 화질이 향상된 IPS모드 액정표시소자를 제공한다. 이를 위해 본 발명의 IPS모드 액정표시소자에서는 공통전극과 화소전극을 동일한 층에 형성한 다. 따라서, 절연층에 전하가 트랩(trap)되지 않게 되므로 화면상에 DC잔상이 발생하는 것을 방지할 수 있게 된다. 특히, 본 발명의 IPS모드 액정표시소자에서는 공통전극과 화소전극을 보호층 위에 형성함으로써 절연층에 의해 횡전계의 세기가 약하되는 것을 방지할 수 있게 된다.The present invention provides an IPS mode liquid crystal display device having improved image quality. To this end, in the IPS mode LCD of the present invention, the common electrode and the pixel electrode are formed on the same layer. Therefore, since no charge is trapped in the insulating layer, it is possible to prevent the occurrence of DC afterimage on the screen. In particular, in the IPS mode liquid crystal display device of the present invention, by forming the common electrode and the pixel electrode on the protective layer, the strength of the transverse electric field can be prevented from being lowered by the insulating layer.

또한, 본 발명에서는 개구율이 향상된 IPS모드 액정표시소자를 제공하는데, 이를 위해 횡전계를 생성하는 전극의 에지영역에 곡률을 형성하여 횡전계의 에지효과를 향상시킴으로써 개구율 향상을 도모한다.In addition, the present invention provides an IPS mode liquid crystal display device having an improved aperture ratio. To this end, curvature is formed in the edge region of the electrode generating the transverse electric field to improve the edge effect of the transverse electric field.

일반적으로, 2개의 전극 사이에 횡전계가 발생하는 경우 도 2a에 도시된 바와 같이, 두 전극(105,107) 사이의 영역(a)에는 기판(또는 절연층(124))의 표면과 수평인 횡전계가 형성되고 전극(105,107)의 상부영역(c)에는 기판과 거의 수직인 전계가 형성된다. IPS모드 액정표시소자는 기판과 평행한 횡전계에 의해 액정분자가 기판과 수평한 방향으로 구동함으로써 화상을 표시하므로, 기판과 수직방향으로 구동하는(수직방향 전계를 따라) 상기 영역(c)에 위치한 액정분자는 화상표시에 아무런 역할을 할 수 없게 된다. 즉, 전극(105,107) 사이의 영역(a)만이 화상표시영역으로 작용하며, 이 영역(a)이 개구영역이 되는 것이다.In general, when a transverse electric field occurs between two electrodes, as shown in FIG. 2A, a transverse electric field horizontal to the surface of the substrate (or the insulating layer 124) is formed in the region a between the two electrodes 105 and 107. Is formed and an electric field almost perpendicular to the substrate is formed in the upper regions c of the electrodes 105 and 107. The IPS mode liquid crystal display device displays an image by driving liquid crystal molecules in a direction horizontal to the substrate by a transverse electric field parallel to the substrate, so that the region c is driven vertically (along the vertical electric field) with the substrate. The positioned liquid crystal molecules cannot play any role in the image display. That is, only the region a between the electrodes 105 and 107 serves as the image display region, and this region a becomes the opening region.

한편, 전극(105,107)은 평행하게 배열되어 있기 때문에, 그 에지영역(b)에서는 전계가 휘게 되어 전계의 방향이 기판의 표면과 일정한 각도로 형성된다(전계의 에지효과). 따라서, 이러한 전계에 의해 상기 에지영역(b)의 액정분자가 기판의 표면과 일정한 각도로 배향되는데, 이것은 상기 영역으로 일정량의 광이 투과되는 것을 의미한다. 즉, 전계의 에지효과에 의해 전극(105,107)이 일정폭이 개구영역으로 작용하여 상기 공통전극(105)과 화소전극(107) 사이의 개구율은 a가 아닌 a+2b가 되는 것이다. 일반적으로 공통전극(105)과 화소전극(107)이 동일한 층에 형성되는 경우 상기 에지영역의 폭(b)은 약 1㎛이며, 따라서 상기 에지효과에 의해 약 2㎛의 개구율 향상 효과를 얻을 수 있게 된다.On the other hand, since the electrodes 105 and 107 are arranged in parallel, the electric field is bent in the edge region b so that the direction of the electric field is formed at a constant angle with the surface of the substrate (edge effect of the electric field). Therefore, the liquid crystal molecules of the edge region b are oriented at an angle with the surface of the substrate by this electric field, which means that a certain amount of light is transmitted to the region. That is, due to the edge effect of the electric field, the electrodes 105 and 107 act as opening regions with a predetermined width so that the opening ratio between the common electrode 105 and the pixel electrode 107 becomes a + 2b instead of a. In general, when the common electrode 105 and the pixel electrode 107 are formed on the same layer, the width b of the edge region is about 1 μm, and thus an edge ratio improvement effect of about 2 μm can be obtained by the edge effect. Will be.

본 발명에서는 상기 에지효과를 극대화시켜 개구율을 더욱 향상시킨다. 에지효과를 극대화시키기 위해서는 액정분자의 구동(switching)에 영향을 미치는 전계의 에지효과가 생성되는 에지영역을 최대화시켜야만 하는데, 본 발명에서는 도 2b에 도시된 바와 같이 에지영역에 곡률을 갖는(즉, 에지영역이 굴곡진 또는 에지영역에 곡선을 갖는) 전극(105,107)을 형성함으로써 에지영역을 최대화한다. 에지영역에 곡률이 형성됨에 따라 기판 표면과 일정 각도를 이루는 전계의 형성영역이 증가하게 되며, 그 결과 개구율이 향상되는 것이다. 도 2b에 도시된 바와 같이, 전극(105,107)에 곡률을 형성함으로써 에지영역(b)이 약 2㎛의 크기로 증가되며, 종래 에지영역(b)이 1㎛인 경우에 비해 개구율이 훨씬 향상됨을 알 수 있다.In the present invention, the edge effect is maximized to further improve the aperture ratio. In order to maximize the edge effect, it is necessary to maximize the edge region in which the edge effect of the electric field affecting the switching of the liquid crystal molecules is generated. In the present invention, as shown in FIG. The edge regions are maximized by forming electrodes 105, 107) where the edge regions are curved or curved in the edge regions. As the curvature is formed in the edge region, the formation region of the electric field forming an angle with the substrate surface increases, and as a result, the aperture ratio is improved. As shown in FIG. 2B, by forming curvature in the electrodes 105 and 107, the edge area b is increased to a size of about 2 μm, and the aperture ratio is much improved as compared with the case where the edge area b is 1 μm. Able to know.

이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대해 더욱 상세히 설명한다.Hereinafter, an IPS mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 평면도이다. 도면에 도시된 바와 같이, 게이트라인(103) 및 데이터라인(104)에 의해 정의되는 화소내에는 박막트랜지스터(110)가 형성되어 있다. 상기 박막트랜지스터(110)는 게이트라인(103) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 구성되며, 상기 게이트라인(103) 은 게이트전극의 역할을 한다.3 is a plan view illustrating a structure of an IPS mode liquid crystal display device according to an exemplary embodiment of the present invention. As shown in the figure, a thin film transistor 110 is formed in the pixel defined by the gate line 103 and the data line 104. The thin film transistor 110 includes a semiconductor layer 112 formed on the gate line 103, a source electrode 113 and a drain electrode 114 formed on the semiconductor layer 112, and the gate line 103. Acts as a gate electrode.

화소내에는 공통전극(105)과 화소전극(107)이 실질적으로 평행하게 배치되어 있으며, 화소의 상부에는 공통전극(105)과 접속되는 공통라인(116)이 배치되어 있고 하부에는 화소전극(107)과 접속되는 제1 및 제2화소전극라인(118a,118b)이 형성되어 있다. 상기 제1화소전극라인(118a)과 제2화소전극라인(118b)은 컨택홀(117)을 통해 접속되며, 축적용량용 전극(119)이 절연층을 사이에 두고 제1화소전극(118a)과 오버랩되어 축적용량이 형성된다.The common electrode 105 and the pixel electrode 107 are disposed substantially parallel in the pixel, and the common line 116 connected to the common electrode 105 is disposed above the pixel, and the pixel electrode 107 is disposed below the pixel. Are connected to the first and second pixel electrode lines 118a and 118b. The first pixel electrode line 118a and the second pixel electrode line 118b are connected through the contact hole 117, and the storage capacitor electrode 119 is interposed between the first pixel electrode 118a. And the accumulation capacity is formed.

도 4a는 도 3의 II-II'선 단면도로서, 박막트랜지스터(110) 및 화소의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(120) 위에는 박막트랜지스터가 배치되어 있다. 박막트랜지스터는 제1기판(120) 위에 형성된 게이트전극(111)과, 상기 게이트전극 위에 형성된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 구성되어 있으며, 박막트랜지스터 위에는 보호층(124)이 형성되어 있다.FIG. 4A is a cross-sectional view taken along the line II-II 'of FIG. 3 and illustrates the structure of the thin film transistor 110 and the pixel. As shown in the figure, a thin film transistor is disposed on the first substrate 120 made of a transparent material such as glass. The thin film transistor includes a gate electrode 111 formed on the first substrate 120, a gate insulating layer 122 formed on the gate electrode, a semiconductor layer 112 formed on the gate insulating layer 122, and the semiconductor layer. The source electrode 113 and the drain electrode 114 formed on the 112 are formed, and the passivation layer 124 is formed on the thin film transistor.

또한, 상기 게이트절연층(122) 위에는 반도체층(즉, 반도체패턴)(126)이 형성되어 있다. 상기 반도체층(126)은 박막트랜지스터의 반도체층(112) 형성시 형성되는 것으로, CVD(Chemical Vapor Deposition)법에 의해 형성된다. 상기와 같은 반도체층(112)의 형성에 의해 보호층(124)이 일부에 돌기(또는 단차)가 형성되며, 상기 돌기 위에 공통전극(105)과 화소전극(107)이 형성된다.In addition, a semiconductor layer (ie, a semiconductor pattern) 126 is formed on the gate insulating layer 122. The semiconductor layer 126 is formed when the semiconductor layer 112 of the thin film transistor is formed and is formed by a chemical vapor deposition (CVD) method. The formation of the semiconductor layer 112 as described above forms a protrusion (or step) on a portion of the protective layer 124, and the common electrode 105 and the pixel electrode 107 are formed on the protrusion.

상기 공통전극(105) 및 화소전극(107)은 스퍼터링(sputtering)이나 증착(evaporation)법에 의해 형성되는 것으로, ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명전극으로 형성될 수도 있으며, Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속으로 이루어질 수도 있다.The common electrode 105 and the pixel electrode 107 are formed by sputtering or evaporation, and may be formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO). It may be made of a metal such as Cu, Mo, Ta, Cr, Ti, Al or Al alloy.

공통전극(105) 및 화소전극(107)이 보호층(124)에 형성되는 돌기에 배치됨으로써 공통전극(105) 및 화소전극(107)의 에지영역에는 곡률(또는 곡선)이 형성되며, 그 결과 공통전극(105) 및 화소전극(107)에 곡률이 형성되지 않은 IPS모드 액정표시소자에 비해 에지효과(전계가 휘는)가 생성되는 에지영역이 증가하게 된다.The common electrode 105 and the pixel electrode 107 are disposed on the protrusions formed in the protective layer 124, thereby forming curvatures (or curves) in the edge regions of the common electrode 105 and the pixel electrode 107. Compared to the IPS mode liquid crystal display device in which the curvature is not formed in the common electrode 105 and the pixel electrode 107, an edge region in which an edge effect (electric field is bent) is increased.

한편, 도 4b는 도 3의 III-III'선 단면도이다. 도면에 도시된 바와 같이, 게이트라인(103)의 측면에는 축적용량용 전극(119)이 형성되어 있다. 상기 축적용량용 전극(119)은 게이트라인(103)과 동일한 금속, 즉 게이트전극과 동일한 금속으로 형성된다.4B is a cross-sectional view taken along the line III-III 'of FIG. 3. As shown in the figure, the storage capacitor electrode 119 is formed on the side of the gate line 103. The storage capacitor electrode 119 is formed of the same metal as the gate line 103, that is, the same metal as the gate electrode.

상기 축적용량용 전극(119) 위에는 게이트절연층(122)을 사이에 두고 제1화소전극라인(118a)이 형성되어 축적용량을 형성한다. 상기 제1화소전극라인(118a)은 박막트랜지스터의 소스전극과 동일한 금속으로 동일한 공정에 의해 형성된다. 또한, 상기 제1화소전극라인(118a)위에는 보호층(124)을 사이에 두고 제2화소전극라인(118b)이 형성된다. 상기 제2화소전극라인(118b)은 화소내에 배열되는 화소전극(107)이 접속되는 것으로, 화소전극(107)과 동일한 물질로 이루어지며, 보호층(124)에 형성된 컨택홀(117)을 통해 상기 제1화소전극라인(118a)에 접속된다.The first pixel electrode line 118a is formed on the storage capacitor electrode 119 with the gate insulating layer 122 interposed therebetween to form a storage capacitor. The first pixel electrode line 118a is formed of the same metal as the source electrode of the thin film transistor by the same process. In addition, a second pixel electrode line 118b is formed on the first pixel electrode line 118a with a protective layer 124 interposed therebetween. The second pixel electrode line 118b is connected to a pixel electrode 107 arranged in a pixel, and made of the same material as the pixel electrode 107 and through a contact hole 117 formed in the protective layer 124. It is connected to the first pixel electrode line 118a.

실제적으로, 상기 제1화소전극라인(118a)은 생략될 수 있다. 이 경우, 제2화소전극라인(118b)이 보호층(124)과 게이트절연층(122)을 사이에 두고 축적용량용 전극(119)과 오버랩되어 있으므로 축적용량을 형성할 수 있다. 그러나, 이 경우 2층의 절연층이 위치하므로, 원하는 크기의 축적용량을 형성할 수 없다. 따라서, 도면에 도시된 바와 같이, 제1화소전극라인(118a)을 구비하는 것이 바람직할 것이다. 또한, 상기 제1화소전극라인(118a)을 생략하고 축적용량용 전극(119)을 게이트절연층(122) 위에 형성하는 것도 가능할 것이다.In practice, the first pixel electrode line 118a may be omitted. In this case, since the second pixel electrode line 118b overlaps the storage capacitor electrode 119 with the protective layer 124 and the gate insulating layer 122 interposed therebetween, the storage capacitor can be formed. However, in this case, since two insulating layers are located, it is not possible to form a storage capacitor of a desired size. Therefore, as shown in the figure, it may be preferable to include the first pixel electrode line 118a. In addition, the first pixel electrode line 118a may be omitted, and the storage capacitor electrode 119 may be formed on the gate insulating layer 122.

제2기판(130)에는 박막트랜지스터 영역이나 화소 사이와 같은 화상 비표시영역으로 광이 투과하는 것을 방지하기 위한 블랙매트릭스(132)와 컬러를 구현하기 위한 컬러필터층(134)이 형성되어 있으며, 상기 제1기판(120)과 제2기판(130) 사이에는 액정층(140)이 형성되어 있다.The second substrate 130 is formed with a black matrix 132 for preventing light from being transmitted to an image non-display area such as a thin film transistor region or pixels and a color filter layer 134 for implementing color. The liquid crystal layer 140 is formed between the first substrate 120 and the second substrate 130.

상기와 같이, 본 실시예의 IPS모드 액정표시소자에서는 게이트절연층(122) 위에 형성된 반도체층(126)에 의해 그 위의 보호층(124)에 돌기가 형성되며, 공통전극(105)과 화소전극(107)은 상기 돌기 위에 형성된다. 따라서, 공통전극(105)과 화소전극(107)의 에지영역에 곡률이 형성되며 이 곡률은 전계가 휘는 에지영역의 폭을 증가시키는 역할을 하므로, 결국 상기 공통전극(105)과 화소전극(107)의 에지영역 곡률에 의해 개구율이 향상되는 것이다.As described above, in the IPS mode liquid crystal display device of the present embodiment, protrusions are formed on the protective layer 124 thereon by the semiconductor layer 126 formed on the gate insulating layer 122, and the common electrode 105 and the pixel electrode are formed. 107 is formed on the protrusion. Therefore, a curvature is formed in the edge regions of the common electrode 105 and the pixel electrode 107, and this curvature serves to increase the width of the edge region where the electric field is bent. Thus, the common electrode 105 and the pixel electrode 107 The opening ratio is improved by the curvature of the edge region.

상기 실시예에서는 게이트절연층 위에 반도체층을 형성하여 보호층에 돌기를 형성함으로써 공통전극 및 화소전극의 에지영역에 곡률을 형성하였다. 그런데, 본 발명의 가장 큰 특징은 공통전극과 화소전극의 에지영역에 곡률을 형성한다는 것이다. 이러한 곡률을 형성하기 위해서는 공통전극과 화소전극의 중앙영역과 에지영역의 두께를 달리하거나 공통전극과 화소전극이 형성되는 층에 돌기(혹은 단차)를 형 성해야 한다.In the above embodiment, the semiconductor layer is formed on the gate insulating layer to form protrusions in the protective layer, thereby forming curvature in the edge regions of the common electrode and the pixel electrode. However, the greatest feature of the present invention is that curvature is formed in the edge regions of the common electrode and the pixel electrode. In order to form such curvature, the thicknesses of the center and edge regions of the common electrode and the pixel electrode may be different, or protrusions (or steps) may be formed on the layer where the common electrode and the pixel electrode are formed.

도 4a에 도시된 구조의 IPS모드 액정표시소자에서는 공통전극과 화소전극이 형성되는 층(즉, 보호층)에 돌기를 형성하기 위해 게이트절연층에 반도체층을 형성했지만, 본 발명이 이러한 구조에만 한정되는 것은 아니다. 즉, 본 발명의 IPS모드 액정표시소자는 공통전극과 화소전극의 에지영역에 곡률을 형성할 수만 있다면 어떠한 구조도 가능할 것이다.In the IPS mode liquid crystal display device having the structure shown in Fig. 4A, a semiconductor layer is formed on the gate insulating layer so as to form protrusions on the layer (i.e., the protective layer) on which the common electrode and the pixel electrode are formed. It is not limited. That is, the IPS mode liquid crystal display device of the present invention may have any structure as long as it can form curvature in the edge regions of the common electrode and the pixel electrode.

도 5는 본 발명의 다른 실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 단면도이다. 도면에 도시된 IPS모드 액정표시소자에서는 공통전극(205)과 화소전극(207)의 에지영역에 곡률을 형성하기 위해, 게이트절연층(222)에 금속층(즉, 금속패턴)(227)을 형성함으로써 보호층(224)에 돌기를 형성하였다. 즉, 도 4a에 도시된 IPS모드 액정표시소자의 반도체층 대신에 금속층(227)을 사용하였다. 금속층(227)은 박막트랜지스터의 소스전극(213) 및 드레인전극(214) 형성시 동일한 공정에 의해 형성되는 것으로, 상기 소스전극(213) 및 드레인전극(214)과는 동일한 금속, 예를 들면 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속으로 이루어진다.5 is a cross-sectional view illustrating a structure of an IPS mode liquid crystal display device according to another exemplary embodiment of the present invention. In the IPS mode liquid crystal display device shown in the drawing, a metal layer (ie, a metal pattern) 227 is formed on the gate insulating layer 222 to form curvature in the edge regions of the common electrode 205 and the pixel electrode 207. As a result, protrusions were formed on the protective layer 224. That is, the metal layer 227 is used instead of the semiconductor layer of the IPS mode liquid crystal display shown in FIG. 4A. The metal layer 227 is formed by the same process when forming the source electrode 213 and the drain electrode 214 of the thin film transistor, and is the same metal as the source electrode 213 and the drain electrode 214, for example, Cr. , Metal such as Mo, Ta, Cu, Ti, Al, or Al alloy.

또한, 도면에는 도시하지 않았지만, 게이트절연층(222)이 아닌 제1기판(220)에 금속층을 형성하여 보호층(224)에 돌기를 형성하고, 상기 돌기에 의해 공통전극(205) 및 화소전극(207)의 에지영역에 곡률을 형성함으로서 개구율 향상을 도모할 수도 있다. 이때, 제1기판(220) 위에 형성되는 금속층은 박막트랜지스터의 게이트전극(211)과 동일한 공정에 의해 형성되며, 상기 게이트전극(211)과 동일한 금속, 예를 들면 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금으로 이루어진다. Although not shown in the figure, a metal layer is formed on the first substrate 220 instead of the gate insulating layer 222 to form protrusions on the protective layer 224, and the common electrode 205 and the pixel electrode are formed by the protrusions. By forming a curvature in the edge region 207, the aperture ratio can be improved. In this case, the metal layer formed on the first substrate 220 is formed by the same process as the gate electrode 211 of the thin film transistor, the same metal as the gate electrode 211, for example, Cu, Mo, Ta, Cr, It is made of Ti, Al or Al alloy.                     

물론 제1기판(220)에 금속층이 형성되는 경우 상기 금속층 위에는 게이트절연층과 보호층이 형성되어 있으므로, 금속층 위에 보호층이 형성되는 경우에 비해 보호층의 돌기의 두께가 작을 수 있지만, 이 경우에도 공통전극과 화소전극에 원하는 크기의 곡률을 제공할 수 있으며 따라서 원하는 에지영역의 증가를 기대할 수 있을 것이다.Of course, when the metal layer is formed on the first substrate 220, since the gate insulating layer and the protective layer are formed on the metal layer, the thickness of the protrusion of the protective layer may be smaller than in the case where the protective layer is formed on the metal layer. In addition, it is possible to provide a curvature having a desired size to the common electrode and the pixel electrode, and thus an increase of a desired edge region may be expected.

상기한 본 발명의 실시예에서는 반도체층이나 금속층을 보호층 하부에 형성하여 보호층에 돌기를 형성함으로써 공통전극 및 화소전극의 에지영역에 곡률을 부여한다. 이와 같이, 별도의 층을 형성하여 보호층에 돌기를 형성하는 이유는 공정의 단순화를 위한 것이다. 즉, 반도체층이나 금속층은 박막트랜지스터 공정시 형성할 수 있다. 따라서, 보호층의 돌기 형성을 위한 부가의 공정이 필요없게 되므로 제조공정을 단순화할 수 있는 것이다. 또한, 반도체층이나 금속층은 박막트랜지스터에 사용되는 물질을 그대로 사용하므로 제조비용의 증가를 방지할 수 있다는 장점도 있다.In the above-described embodiment of the present invention, the semiconductor layer or the metal layer is formed under the protective layer to form protrusions in the protective layer, thereby giving curvature to the edge regions of the common electrode and the pixel electrode. As such, the reason for forming the protrusions on the protective layer by forming a separate layer is to simplify the process. That is, the semiconductor layer or the metal layer may be formed during the thin film transistor process. Therefore, an additional process for forming the protrusions of the protective layer is not required, thereby simplifying the manufacturing process. In addition, since the semiconductor layer or the metal layer uses a material used in the thin film transistor as it is, there is an advantage that it is possible to prevent an increase in manufacturing cost.

그러나, 상기와 같은 별도의 층을 형성하여 공통전극 및 화소전극의 에지영역에 곡률을 형성하는 방법은 다음과 같은 단점이 있다. 반도체층이나 금속층은 박막트랜지스터와 동일한 공정에 의해 형성된다. 따라서, 반도체층과 금속층의 두께는 일정 크기로 한정될 수 밖에 없으며, 이것은 보호층에 형성되는 돌기의 두께가 한정되는 것을 의미한다. 따라서, 보호층의 돌기 위에 배치되는 공통전극 및 화소전극의 곡률이 일정 크기로 한정될 수 밖에 없었다.However, the method of forming the curvature in the edge region of the common electrode and the pixel electrode by forming a separate layer as described above has the following disadvantages. The semiconductor layer or the metal layer is formed by the same process as the thin film transistor. Therefore, the thickness of the semiconductor layer and the metal layer must be limited to a certain size, which means that the thickness of the protrusions formed on the protective layer is limited. Therefore, the curvatures of the common electrode and the pixel electrode disposed on the protrusions of the protective layer may be limited to a certain size.

한편, 공통전극과 화소전극의 에지영역의 곡률은 IPS 액정표시소자의 크기(size), 전극의 폭, 인가되는 전압의 세기, 액정의 특성과 같은 다양한 조건에 따라 달라져야만 한다. 그 이유는 전계의 에지효과가 액정표시소자의 화질에 영향을 미칠 수 있기 때문이다. 따라서, 에지영역의 곡률을 최대의 개구율 향상효과를 제공할 뿐만 아니라 화질의 저하를 방지할 수 있도록 형성되어야만 한다.On the other hand, the curvature of the edge region of the common electrode and the pixel electrode must vary depending on various conditions such as the size of the IPS liquid crystal display, the width of the electrode, the intensity of the applied voltage, and the characteristics of the liquid crystal. This is because the edge effect of the electric field may affect the image quality of the liquid crystal display device. Therefore, the curvature of the edge region must be formed so as to not only provide the maximum aperture ratio improvement effect but also prevent deterioration of image quality.

그런데, 반도체층이나 금속층을 형성하여 전극의 에지영역에 곡률을 형성하는 경우, 보호층의 돌기를 일정 두께로만 형성하기 때문에 최적을 곡률을 형성한다는 것은 불가능하였다.By the way, when forming a curvature in the edge region of an electrode by forming a semiconductor layer or a metal layer, it was impossible to form curvature optimally because only the processus | protrusion of a protective layer is formed in fixed thickness.

도 6은 본 발명의 다른 실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 상기와 같은 문제를 해결하기 위해 제안된 것이다. 도면에 도시된 IPS모드 액정표시소자의 구조는 도 4a 및 도 5에 도시된 IPS모드 액정표시소자와는 거의 유사한 구조로 이루어져 있다. 따라서, 동일한 구성에 대해서는 설명의 생략하고 다른 구성에 대해서만 설명한다.6 is a view showing the structure of an IPS mode liquid crystal display device according to another embodiment of the present invention, and is proposed to solve the above problems. The structure of the IPS mode liquid crystal display device shown in the drawing has a structure substantially similar to that of the IPS mode liquid crystal display device shown in FIGS. 4A and 5. Therefore, the description of the same configuration is omitted, and only the other configuration will be described.

도면에 도시된 바와 같이, 이 실시예의 IPS모드 액정표시소자에서는 별도의 층없이 보호층(324)의 적층 두께를 달리하여 돌기를 형성하였으며, 상기 돌기 위에 공통전극(305)과 화소전극(307)을 형성하여 에지영역에 곡률을 형성하였다. 적층두께를 달리한다는 것은 보호층의 적층시 적층속도를 달리하거나 일정한 두께로 적층된 보호층을 서로 다른 두께로 식각한다는 것을 의미한다. 이러한 두가지 방법은 보호층에 돌기를 형성하기 위해 모두 적용될 수 있지만, 상대적으로 간편한 보호층을 다른 두께로 식각하는 방법이 본 발명에 적용된다. 즉, 보호층(324)을 형성한 후 회절마스크를 이용하여 공통전극(305) 및 화소전극(307)의 형성 영역과 다른 영 역의 식각정도를 달리함으로써 보호층(324)에 돌기를 형성하는 것이다.As shown in the figure, in the IPS mode liquid crystal display of this embodiment, protrusions are formed by varying the thickness of the protective layer 324 without a separate layer, and the common electrode 305 and the pixel electrode 307 are formed on the protrusions. Was formed to form curvature in the edge region. Different stacking thicknesses mean that the protective layers stacked at different thicknesses are etched at different thicknesses when the protective layers are stacked. Both of these methods may be applied to form protrusions in the protective layer, but a relatively simple method of etching the protective layer to different thicknesses is applied to the present invention. That is, after the protective layer 324 is formed, protrusions are formed on the protective layer 324 by varying the degree of etching of a region different from that of the common electrode 305 and the pixel electrode 307 using a diffraction mask. will be.

상기한 바와 같이, 이실시예에서는 보호층(324)의 식각에 의해 돌기를 원하는 두께로 형성할 수 있게 된다. 따라서, 공통전극(305)과 화소전극(307)의 에지영역 곡률을 조건에 따라 원하는 크기로 형성할 수 있게 되므로, 개구율이 최대한으로 향상시킬 수 있을 뿐만 아니라 개구율 향상에 따른 화질저하를 방지할 수 있게 되는 것이다.As described above, in this embodiment, the protrusion may be formed to a desired thickness by etching the protective layer 324. Therefore, since the curvature of the edge regions of the common electrode 305 and the pixel electrode 307 can be formed to a desired size according to a condition, not only can the aperture ratio be improved to the maximum but also the image quality can be prevented from being improved. Will be.

상기한 실시예들은 공통전극과 화소전극이 보호층 위에 형성되며, 보호층에 형성된 돌기에 의해 공통전극과 화소전극의 에지영역에 곡률이 형성되는 구조로 이루어져 있지만, 본 발명의 상기 구조에만 한정되는 것은 아니다. 공통전극과 화소전극은 게이트절연층 위에 형성될 수도 있을 것이다. 이 경우 돌기는 기판에 형성된 금속층에 의해 게이트절연층에 형성될 것이다.The above-described embodiments have a structure in which a common electrode and a pixel electrode are formed on a protective layer, and a curvature is formed in an edge region of the common electrode and a pixel electrode by protrusions formed in the protective layer, but is limited only to the structure of the present invention. It is not. The common electrode and the pixel electrode may be formed on the gate insulating layer. In this case, the protrusions may be formed in the gate insulating layer by the metal layer formed on the substrate.

상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 공통전극 및 화소전극의 에징영역에 곡률을 형성하여 전극 위에서 전계가 휘어지는 영역을 증가시킬 수 있게 된다. 따라서, 상기 전계에 따라 액정분자가 구동하는 영역이 증가되며, 그 결과 액정표시소자의 개구율을 향상시킬 수 있게 된다.As described above, in the IPS mode liquid crystal display device of the present invention, a curvature may be formed in the edging regions of the common electrode and the pixel electrode to increase an area where the electric field is bent on the electrode. Therefore, the area in which the liquid crystal molecules are driven increases according to the electric field, and as a result, the aperture ratio of the liquid crystal display device can be improved.

Claims (31)

복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;A plurality of gate lines and data lines defining a plurality of pixels; 각 화소내에 배치되며, 기판위에 형성된 게이트전극과, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;A gate electrode formed in each pixel, a gate insulating layer stacked over the substrate on which the gate electrode is formed, a semiconductor layer formed on the gate insulating layer, a source electrode and a drain electrode formed on the semiconductor layer; A thin film transistor; 상기 박막트랜지스터가 형성된 기판 전체에 걸쳐 형성된 보호층;A protective layer formed over the entire substrate on which the thin film transistor is formed; 상기 게이트절연층 위 또는 기판위에 형성된 금속층으로 이루어지거나 상기 게이트절연층 위에 형성된 반도체층으로 이루어져 보호층에 돌기를 형성하는 패턴; 및A pattern formed of a metal layer formed on the gate insulating layer or on the substrate or a semiconductor layer formed on the gate insulating layer to form protrusions on the protective layer; And 상기 화소내의 보호층 돌기에 형성되어 실질적으로 서로 평행하게 배치되어 횡전계를 생성하며, 그 에지영역에 곡률이 형성되어 상기 에지영역에서도 횡전계를 형성하는 제1전극 및 제2전극으로 구성된 횡전계모드 액정표시소자.A transverse electric field formed of the protective layer projections in the pixel and disposed substantially parallel to each other to generate a transverse electric field, the curvature of which is formed at an edge region thereof to form a transverse electric field in the edge region. Mode liquid crystal display device. 제1항에 있어서, 상기 제1전극 및 제2전극은 ITO(Indium Tin Oixde) 또는 IZO(Indium Zinc Oxide)로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the first electrode and the second electrode are made of indium tin oxide (ITO) or indium zinc oxide (IZO). 제1항에 있어서, 상기 제1전극 및 제2전극은 Cu, Mo, Ta, Cr, Ti, Al, Al합금으로 이루어진 일군으로부터 선택된 물질로 이루어진 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 1, wherein the first electrode and the second electrode are made of a material selected from the group consisting of Cu, Mo, Ta, Cr, Ti, Al, and Al alloys. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 반도체층은 박막트랜지스터의 반도체층과 동일한 공정에 의해 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device according to claim 1, wherein the semiconductor layer is formed by the same process as that of the semiconductor layer of the thin film transistor. 삭제delete 제1항에 있어서, 상기 게이트절연층 위에 형성된 금속층은 박막트랜지스터의 소스전극 및 드레인전극과 동일한 공정에 의해 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the metal layer formed on the gate insulating layer is formed by the same process as the source electrode and the drain electrode of the thin film transistor. 삭제delete 제1항에 있어서, 상기 기판에 형성된 금속층은 박막트랜지스터의 게이트전극과 동일한 공정에 의해 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 1, wherein the metal layer formed on the substrate is formed by the same process as the gate electrode of the thin film transistor. 삭제delete 제1항에 있어서,The method of claim 1, 제1전극이 접속되는 제1전극라인;A first electrode line to which the first electrode is connected; 제2전극이 접속되는 제2전극라인; 및A second electrode line to which the second electrode is connected; And 게이트절연층을 사이에 두고 상기 제2전극라인과 오버랩되어 축적용량을 생성하는 축적용량전극을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.And a storage capacitor electrode overlapping the second electrode line with a gate insulating layer interposed therebetween to generate a storage capacitor. 제16항에 있어서, 상기 제2전극라인은 보호층 위에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 16, wherein the second electrode line is formed on a protective layer. 제17항에 있어서, 상기 축적용량전극은 기판 또는 게이트절연층 위에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.18. The transverse electric field mode liquid crystal display device of claim 17, wherein the storage capacitor electrode is formed on a substrate or a gate insulating layer. 제16항에 있어서, 상기 제2전극라인은,The method of claim 16, wherein the second electrode line, 게이트절연층 위에 형성된 제1라인; 및A first line formed over the gate insulating layer; And 보호층 위에 형성되며, 보호층에 형성된 컨택홀을 통해 상기 제1라인과 접속되는 제2라인으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.And a second line formed on the passivation layer and connected to the first line through a contact hole formed in the passivation layer. 제19항에 있어서, 상기 축적용량전극은 기판 위에 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.20. The lateral field mode liquid crystal display device of claim 19, wherein the storage capacitor electrode is formed on a substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030017503A 2003-03-20 2003-03-20 In plane switching mode liquid crystal display device having improved aperture ratio KR100955392B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030017503A KR100955392B1 (en) 2003-03-20 2003-03-20 In plane switching mode liquid crystal display device having improved aperture ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030017503A KR100955392B1 (en) 2003-03-20 2003-03-20 In plane switching mode liquid crystal display device having improved aperture ratio

Publications (2)

Publication Number Publication Date
KR20040082817A KR20040082817A (en) 2004-09-30
KR100955392B1 true KR100955392B1 (en) 2010-04-30

Family

ID=37366556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030017503A KR100955392B1 (en) 2003-03-20 2003-03-20 In plane switching mode liquid crystal display device having improved aperture ratio

Country Status (1)

Country Link
KR (1) KR100955392B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017316A (en) * 1997-08-22 1999-03-15 구자홍 Transverse electric field liquid crystal display device
KR20000077448A (en) * 1999-05-26 2000-12-26 모리시타 요이찌 Liquid crystal display element and producing method thereof
KR20010056590A (en) * 1999-12-16 2001-07-04 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017316A (en) * 1997-08-22 1999-03-15 구자홍 Transverse electric field liquid crystal display device
KR20000077448A (en) * 1999-05-26 2000-12-26 모리시타 요이찌 Liquid crystal display element and producing method thereof
KR20010056590A (en) * 1999-12-16 2001-07-04 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
KR20040082817A (en) 2004-09-30

Similar Documents

Publication Publication Date Title
KR101186863B1 (en) Multi-domain in plane switching mode liquid crystal display device
KR100763172B1 (en) Vertical alignment mode liquid crystal display device
KR100919196B1 (en) In plane switching mode liquid crystal display device
US20050270465A1 (en) In-plane switching mode liquid crystal device and method for manufacturing the same
KR100895017B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR20040025472A (en) In plane switching mode liquid crystal display device
JP2006154080A (en) Liquid crystal display device
KR100955392B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100978251B1 (en) In plane switching mode liquid crystal display device having multi black matrix
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100899625B1 (en) In plane switching mode liquid crystal display device
KR101163396B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR100923673B1 (en) In plane switching mode liquid crystal display device
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100876404B1 (en) Transverse electric field mode liquid crystal display device
KR100934825B1 (en) A transverse electric field mode liquid crystal display element with improved brightness
KR100919185B1 (en) In plane switching mode liquid crystal display device
KR101378055B1 (en) Liquid crystal display device
KR20040062116A (en) In plane switching mode liquid crystal display device
KR100899626B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20040057687A (en) In plane switching mode liquid crystal display device
KR101110005B1 (en) Liquid crystal display device preventing leakage of light of pixel region
KR100919198B1 (en) In plane switching mode liquid crystal display device
KR101084888B1 (en) In-Plane-Switching mode LCD and the fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 10