KR100897975B1

KR100897975B1 - 반도체 집적회로

Info

Publication number: KR100897975B1
Application number: KR1020070059766A
Authority: KR
Inventors: 타츠히코 야마자키
Original assignee: 캐논 가부시끼가이샤
Priority date: 2006-06-20
Filing date: 2007-06-19
Publication date: 2009-05-18
Also published as: CN101093243B; US20080010570A1; CN101093243A; JP2008002841A; US7761759B2; JP4262265B2; KR20070120893A

Abstract

반도체 집적 회로는 리세트 상태로부터 클록을 입력해서 동작 개시시켰을 경우, 스캔 테스트에 사용하는 스캔 인에이블 신호를 이용하여, 통상 동작 모드인지 테스트 모드인지를 판정해서, 판정 결과가 리세트될 때까지 당해 판정결과를 유지하는 테스트 모드 판정 회로; 판정 결과 신호에 따라 스캔 인에이블 신호를 내부 스캔 회로에 전달하는 것을 금지하는 스캔 인에이블 마스크 회로; 및 테스트 모드 판정 회로로부터 출력된 판정 결과 신호에 따라, 내부 기억 수단에의 액세스를 금지하는 액세스 제어 수단을 포함한다. 또, 상기 반도체 집적 회로는 상기 스캔 인에이블 신호와 통상 동작 입력 신호를 공통으로 이용하는 구성을 가진다.

Description

반도체 집적회로{SEMICONDUCTOR INTEGRATED CIRCUIT}

도 1은 본 발명에 있어서의 제1 실시형태에 의한 반도체 집적회로의 주요 회로도;

도 2는 본 발명에 있어서의 제1 실시형태에 의한 스캔 테스트 동작을 설명하는 구동 파형도;

도 3은 본 발명에 있어서의 제1 실시형태에 의한 통상 동작을 설명하는 구동 파형도;

도 4는 본 발명에 있어서의 제2 실시형태에 의한 스캔 테스트 동작을 설명하는 주요 회로도;

도 5는 스캔-FF의 구성을 나타낸 회로도;

도 6은 종래예에 있어서의 스캔 테스트 회로를 나타낸 회로도;

도 7은 종래예에 있어서의 보안을 고려한 스캔 회로를 나타낸 회로도;

도 8은 도 7에 예시된 종래예에 있어서의 보안을 고려한 스캔 회로 동작을 설명하는 구동 파형도.

<도면의 주요부분에 대한 부호의 설명>

100: 반도체 집적회로 106: 판정 회로

113: 스캔 인에이블 마스크 회로 119: 액세스 제어 수단

400: 반도체 집적 회로 401: 판정 회로

411: 마스크 회로

본 발명은 LSI 등의 반도체 집적회로에 관한 것으로, 특히 스캔 회로가 설치되어 있는 반도체 집적회로에 관한 것이다.

LSI 등의 반도체 집적회로에는 종래 제조 프로세스에 있어서 형성된 결함의 여부를 판단할 목적으로 스캔 회로가 설치되어 있다. 예를 들면, 일본국 공개 특허 소63－134970호 공보 및 일본국 공개 특허 평4－72583호 공보에는 스캔 회로를 이용한 테스트 수법이 기재되어 있다.

스캔 회로는 예를 들면 도 5에 나타낸 바와 같은 플립-플랍(이하 "FF"라 칭함: flip-flop)을 이용한다.

도 5는 리세트 단자가 부착된 플립-플랍(이하 "FF"라 칭함)을 이용해서 스캔-FF를 형성하는 구성을 나타내고 있다.

상기 리세트 단자 부착 FF의 입력(D)에 대해 멀티플렉스 기능(MUX)이 부가되어 있다. R-FF(리세트 단자 부착 플립-플롭)는 멀티플렉스 기능에 의해 스캔 인에이블(enable) 신호가 논리 0인 경우는 통상 데이터 입력(D)을 선택하고, 스캔 인에이블 신호가 논리 1인 경우는 스캔 데이터 입력(SI)을 선택해서, 그 입력을 R-FF의 입력(D)으로서 이용할 수 있다.

도 6은 이 스캔-FF를 이용해서 반도체 집적회로에 대해 스캔 회로를 부가한 종래예를 나타내고 있다.

도 6은 반도체 집적회로(600)의 내부 회로(601)의 입/출력 신호에 대해 스캔-FF(602) 내지 (609)를 설치한 구성을 예시하고 있다. 스캔 인에이블 신호(SE)가 논리 0을 나타낼 때에는, 통상 데이터 입력 단자(IN1) 내지 (IN4)로부터 데이터가 입력되어; 내부 회로가 동작해서, 통상 데이터 출력 단자(OUT1) 내지 (OUT4)에 내부 회로의 처리 결과를 출력한다.

한편, 스캔 인에이블 신호가 논리 1을 나타낼 때에는, 스캔-FF(602) 내지 (609)가 스캔 데이터 입력(SI)을 입력원으로서 설정해서 시프트 레지스터 구성(스캔 체인)을 형성한다. 스캔-FF(602) 내지 (609)가 데이터를 시프트-출력하고 나서, 그 테스트 결과는 스캔 데이터 출력(SO)으로부터 관측될 수 있다.

스캔 테스트는 2개의 동작으로 이루어진다. 최초의 동작은 상기 스캔 인에이블 신호를 논리 1로 세트하고, 스캔-FF(602) 내지 (605)에 대해 임의의 데이터값을 세트(스캔 시프트 동작)하는 것이다.

다음 동작은 스캔 인에이블 신호를 논리 0으로 세트하여, 상기 세트한 데이터값을 이용해서 내부 회로를 동작시키고, 그 처리 결과를 스캔-FF(606) 내지 (609)에 취입한다(스캔 캡처 동작).

스캔 테스트는 상기 2개의 동작을 교대로 반복함으로써 수행된다.

도 6에 있어서, 스캔-FF(606)는 리세트 단자(R)를 더 구비하고, 이 리세트 단자(R)는 통상 동작에서 내부 논리 회로에 의해서 제어된다.

그러나, 스캔 테스트에 있어서는, 의도함이 없이 상기 스캔-FF(606)가 리세트되는 것을 방지하기 위해서, 리세트 단자는 그의 신호에 의해 상기 스캔-FF(606)를 리세트하도록 구성되어 있다.

구체적으로는, 상기 반도체 집적회로(600)는 스캔-FF(606)의 리세트 단자(R)의 입력부에 설치된 멀티플렉서(610)를 가지며, 스캔 테스트 동안 스캔 모드를 논리 1로 세트한다.

이상 설명한 바와 같이, 스캔 회로를 설치하고, 반도체 집적회로 내의 FF에 유지된 데이터값을 자유롭게 판독·기록함으로써, 내부 회로의 작업이 양호한지의 여부를 판정하는 것은 용이해진다. 그러나, 한편으로는, 예를 들어 암호 등의 보안 데이터를 취급하는 LSI에서는 다음과 같은 오동작이 일어날 경우가 있다.

1. FF의 데이터값을 읽어냄으로써 보안 데이터를 뽑아내는 것이 가능하다.

2. 다른 데이터값을 기록함으로써 보안 데이터를 개서하는 것이 가능하다.

3. FF의 데이터값을 조작함으로써, 내부 기억 수단(RAM)을 제어하여 판독·기록을 행하는 것이 가능하다.

이러한 상황에 대비해서 LSI 내부에 격납된 보안 데이터의 부정한 수법에 의한 판독이나 개서를 방지하는 동시에, 스캔 회로를 사용함으로써 반도체 집적 회로를 테스트할 수 있는 반도체 집적회로인 종래예를 이하에 나타낸다.

상기 종래예로서 도 7에 나타낸 일본국 공개특허 제2004－117029호 공보가 있다.

도 7에서는 도 6에 나타낸 내부 회로(601)에 상당하는 회로계, 즉 통상 동작 에 이용하는 논리 회로계는 도시하지 않았다. 따라서 도 7에서는 보안 기능을 높인 스캔 회로에 직접 관련하는 부위만을 나타내고 있다.

반도체 집적회로는 통상 동작 모드와 스캔 회로에 의한 반도체 집적회로의 테스트를 실시하는 테스트 모드를 절환하는 스캔 모드 신호의 상태를 관측해서, 스캔 모드 상태가 변화할 경우에 FF의 데이터값을 리세트하는 회로(707)를 가진다.

또, 반도체 집적회로는 상기 모드 신호가 테스트 모드를 나타낼 때 내부 RAM에의 액세스를 금지하는 액세스 금지 수단(718)을 가진다.

또한, 반도체 집적회로는 테스트 모드 시 공급된 데이터를 출력하고, 통상 동작 모드 시 공급된 데이터의 출력을 금지하는 더미 FF에 의한 출력 제어 수단(715)도 가진다.

이상 설명한 바와 같이, 도 7의 구성은 이하의 효과를 보인다.

도 8은 그 동작을 나타내는 파형도를 예시한다.

도 8에서, 상기 회로(707)는 통상 동작 모드와 테스트 모드를 선택적으로 지정하는 스캔 모드 신호에 응답해서 양쪽 모두의 에지를 검출하는 신호를 생성하고; 상기 양쪽 모두의 에지를 검출하는 신호와 외부로부터의 리세트 입력이 AND 논리를 만족시킬 경우, 스캔 테스트의 개시 때와 종료 때에 각각 스캔 체인을 형성하는 FF를 리세트한다.

따라서, 상기 회로(707)는 모드가 통상 동작으로부터 스캔 테스트 동작으로 이행할 때 통상 동작 모드에 있어서의 데이터를 뽑아내는 것 및 스캔 테스트 동작시 FF에 기록된 데이터를 이용해서 모드를 변경시킴으로써 통상 동작을 통해 변경 되는 것을 방지할 수 있다.

또, 회로(700)는 스캔 모드 신호를 이용해서, 내부 회로에서 제어되는 내부 XCE 신호를 마스크 하고; 이것에 의해, 스캔 테스트 동작을 이용함으로써 스캔 테스트 동안 RAM 등의 기억 수단에 액세스하는 것을 불가능하게 하며; 또한, 기억 수단으로부터 스캔 체인을 통해서 판독하거나, 통상 동작을 통해 기억 수단에 임의의 값을 기록하는 것도 방지할 수 있다.

또한, 상기 회로(700)는 통상 동작 모드 시 더미 FF에 클록을 공급하지 않고; 이것에 의해서 스캔 체인에 의한 시프트-출력을 할 수 없게 되며; 따라서, 통상 모드 시 스캔 인에이블 신호만을 변화시키고, 스캔 체인을 이용함으로써 내부의 FF의 값을 판독하는 것도 방지한다.

그러나, 종래예에 있어서의 집적회로 구성에 대해 다음과 같은 문제가 있었다.

[1]. 회로 규모가 증대해서 FF의 수도 증가하지만, 1개의 스캔 체인으로 스캔 테스트에 대비했을 경우, FF의 수에 비례해서 테스트 시간도 긴 시간을 필요로 한다.

그래서, 테스트 시간을 단축하기 위해, 스캔 체인을 복수개 설치해서 병렬 라인을 형성하는 구성으로 한다. 그러나, 이 구성은 더미 FF의 사용에 의한 출력 제어 수단도 스캔 체인의 대응하는 수만큼 필요로 하여 회로 규모가 증가한다.

[2]. 통상 동작 모드와 테스트 모드를 선택적으로 지정하는 스캔 모드 신호 는, 예를 들면 도 6의 스캔-FF(606)에 나타낸 바와 같이, 스캔 테스트시 의도함이 없이 세트 또는 리세트하는 것을 방지하기 위해서 구비된 것이다.

그러나, 스캔 모드 신호는, 도 6의 스캔-FF(605)에 나타낸 바와 같이 리세트 단자에 의해 직접 제어될 수 있는 스캔-FF를 이용한 집적회로 구성에 대해서는 불필요하다.

그럼에도 불구하고, 종래예에 있어서의 집적 회로는 스캔 테스트시 내부 기억 장치에의 액세스를 금지하기 위해서 모드 신호를 제거할 수 없고, 결과적으로 단자수를 증가시킬 필요가 있다.

[3]. 통상 동작의 기능을 실현하기 위해서 반드시 비동기세트 단자 부착 FF 또는 리세트 단자 부착 FF가 필요하지 않은 집적회로 구성이 있다.

또, 회로 규모를 최소화하기 위해서, 집적 회로는 가능한 한 그 사용을 피하는 경우도 있다.

그러나, 모드 신호가 변화될 때에 FF를 리세트하기 위해서, 통상 동작에 있어서 필요로 하지 않는 FF에 대해서도 비동기 세트 단자 부착 FF 또는 리세트 단자 부착 FF를 사용할 필요가 있고, 결과적으로 회로 규모가 증대한다.

본 발명은 이러한 문제점을 해결하기 위한 것이다.

발명의 개요

본 발명의 목적은 작은 회로 규모의 구성을 가지고, LSI 내부에 격납된 보안 데이터의 부정한 수법에 의한 판독이나, 개서를 방지하면서, 스캔 테스트를 수행할 수 있는 집적회로를 제공하는 것이다.

즉, 스캔 회로를 이용해서 내부 논리 회로를 동작시키는 통상 동작 모드와 스캔 회로를 이용해서 내부 논리 회로를 테스트하는 스캔 테스트 모드를 갖는 본 발명에 의한 반도체 집적회로는, 통상 동작 모드용 데이터와 스캔 테스트 모드용 데이터의 어느 한쪽을 상기 스캔 회로에 입력하도록 제어하기 위한 신호를 수신하고, 이 수신된 신호에 따라 상기 통상 동작 모드와 상기 스캔 테스트 모드의 어느 한쪽에 대응한 판정 신호를 송신하는 모드 판정 회로; 및 상기 모드 판정 회로에서 수신된 것과 동일한 신호와 상기 판정 신호의 논리 연산을 수행함으로써 상기 판정 신호의 상기 스캔 회로에의 입력을 제어하는 마스크 회로를 포함하고, 상기 모드 판정 회로는 상기 모드 판정 회로에서 수신된 신호의 논리 레벨이 변경되었을 때도 상기 판정 신호를 변경하지 않고 출력하는 것을 특징으로 한다.

상기 스캔 테스트 모드는 상기 스캔 회로를 구성하는 스캔 플립-플랍을 이용해서 내부 논리 회로에 대해 스캔 테스트를 수행한다.

또, 상기 모드 판정 회로는 상기 스캔 플립 플랍을 리세트하기 위한 리세트 신호를 수신했을 경우에게만 상기 판정 신호를 변경한다.

상기 마스크 회로의 논리 연산은 AND 논리 연산이다.

또, 상기 반도체 집적 회로는 상기 내부 논리 회로에 접속된 기억 수단과 상기 판정 신호에 응해서 상기 기억 수단에의 액세스를 금지하는 액세스 제어 수단을 포함한다.

또한, 상기 액세스 제어 수단은 스캔 테스트 모드 시 상기 기억 수단에의 액세스를 금지한다.

또, 상기 반도체 집적 회로는 상기 판정 신호에 응해서 상기 신호를 상기 통상 동작 모드에 대한 입력 신호로서 사용한다.

이상의 설명에서 나타낸 것처럼, 본 발명에 의한 반도체 집적회로는 다음과 같은 효과를 얻을 수 있다. 즉, 통상 동작을 실행한 후에는 스캔 시프트 동작을 실행할 수 없다.

즉, 통상 동작을 통해 FF에 유지된 데이터를 스캔 시프트 동작에 의해 뽑아낼 수는 없다.

또, 상기 반도체 집적 회로는 리세트 단자를 필요로 하지 않는 FF를 리세트 단자 부착 FF로 치환하는 것에 의한 회로의 증가를 일으키지 않는다.

한편, 스캔 테스트 동작에 대해서는, 상기 반도체 집적 회로는 스캔 테스트중 또는 스캔 테스트 후, 통상 동작을 수행하고자 의도한 경우에도 내부 기억 수단에 대한 액세스 및 통상 동작에 필요한 시리얼 통신을 할 수 없고; 따라서, 부정한 수법에 의해 통상 동작을 수행하는 것을 방지한다.

또, 상기 반도체 집적 회로는 회로 규모가 증가해서 복수의 스캔 체인을 설치한 경우에도, 더미 FF를 설치할 필요가 없고, 따라서, 회로의 증가를 막을 수 있다.

상기 반도체 집적 회로는 스캔 인에이블 단자와 통상 데이터 입력 단자를 공통으로 이용하거나 스캔 모드 단자를 생략함으로써 단자수를 삭감할 수 있다.

이상과 같이, 상기 집적 회로는, 종래예와 비교해서, 작은 회로 규모의 구성을 가짐에도 불구하고, LSI 내부에 격납된 보안 데이터를 부정한 수법에 의한 판독 이나 개서를 방지하면서, 스캔 테스트를 수행하는 것이 가능한 이점을 가진다.

본 발명의 추가의 특징은 첨부 도면을 참조해서 이하의 실시형태의 설명으로부터 명백해질 것이다.

이하, 본 발명의 실시형태를 첨부 도면을 참조해서 설명한다.

(제1 실시형태)

도 1은 본 발명에 있어서의 제1 실시형태의 회로 구성을 나타낸 도면이다. 종래예의 도 7의 경우와 마찬가지로, 도 1에서도 도 6에 예시된 내부 회로(601)에 상당하는 회로계, 즉 통상 동작에 이용하는 논리 회로계에 대해서는 예시하지 않고; 본 발명에 직접 관련하는 부위만을 나타내고 있다.

따라서, 스캔-FF(116), (117)는 각각 통상 동작 데이터 입력 단자(도시 생략)에 접속된 통상 동작 데이터 입력부(D)를 가진다. 또, n번째의 마지막 스캔-FF(N)의 (SO)는 통상 동작의 데이터도 출력한다.

반도체 집적회로(100)에는 스캔 데이터 입력 단자(103) 및 스캔 데이터 출력 단자(105)가 설치되어 있다. 이 스캔 데이터 입력 단자(103)와 스캔 데이터 출력 단자(105) 사이에는 스캔-FF(116)로부터 스캔-FF(N)까지의 N개의 스캔-FF(예를 들어, n=3인 경우, N = 118)가 스캔 체인을 구성한다.

반도체 집적 회로(100)가 스캔 테스트에 의해 테스트될 때에는 스캔 데이터 입력단자(103)로부터 스캔-FF(116) 내지 스캔-FF(N)의 각각에 테스트 데이터(스캔 패턴)가 입력된다. 테스트 데이터를 스캔-FF에 입력하는 방법에 대해서는, 도 6에 나타낸 바와 같이 스캔-FF의 시리얼 시프트 레지스터 동작을 이용하는 방법이 있지만, 이 방법으로 한정되는 것은 아니다.

그리고, 스캔 체인의 시프트 동작이 종료되면, 스캔 테스트로서 관측해야 할 데이터가 스캔 데이터 출력 단자(105)로부터 출력된다.

스캔 인에이블 단자(102)로부터는 스캔 인에이블 신호가 입력된다.

스캔 인에이블 신호는 스캔-FF에 입력되는 데이터를 통상 동작 데이터와 스캔 데이터 간의 스캔-FF로 절환하는 신호이다.

전술한 바와 같이, 본 실시형태에서는, 스캔 인에이블 신호가 논리 0인 경우 스캔-FF에 통상 동작의 데이터가 입력된다. 한편, 스캔 인에이블 신호가 논리 1인 경우는, 스캔-FF가 스캔 체인(도시 생략)을 형성한다. 이어서, 스캔 데이터가 스캔-FF(116)에 입력되고, 순차 다음의 스캔-FF에 입력된다.

시스템 클록 입력 단자(104)에는 반도체 집적회로(100)의 시스템 클록이 입력된다. 또, 스캔 테스트가 수행될 경우, 스캔 클록은 또한 상기 시스템 클록 입력 단자(104)에 입력된다. 즉, 시스템 클록 입력 단자(104)는 스캔-FF(116)로부터 시작해서 스캔-FF(N)에서 끝나는 스캔 시프트 동작을 위한 클록에 대해서 사용된다.

반도체 집적회로(100)의 도시되어 있지 않은 내부 회로를 리세트하기 위한 리세트 신호는 리세트 입력 단자(101)에 입력된다. 이 리세트 신호는 또한 스캔-FF(116) 내지 스캔-FF(N)를 리세트하는 데 사용된다.

또, 반도체 집적회로(100)는 내부 기억 수단(120)을 가지며, 칩 인에이블 단 자(121)가 논리 0을 나타낼 경우에만 상기 내부 기억 수단(120)에 액세스가 가능해진다.

정리하면, 본 실시형태에 있어서는, 이하의 3개의 구성요소가 반도체 집적 회로(100)를 구성한다:

1. 테스트 모드 판정 회로(106);

2. 테스트 모드 판정 회로의 결과에 근거하는 스캔 인에이블 마스크 회로(113); 및

3. 테스트 모드 판정 회로의 결과에 근거하는 액세스 제어 수단(119).

이하, 이들 회로에 대해 상세하게 설명한다.

테스트 모드 판정 회로(106)는 세트 부착 FF(107), 리세트-FF(111), 2-입력 AND 게이트(108), (109) 및 2-입력 OR 게이트(110)를 포함한다.

세트 부착 FF(107)의 세트 입력은 리세트 단자(101)에 접속되고, FF(107)의 데이터 입력에는 2-입력 AND 게이트(108)의 출력이 접속된다. 2-입력 AND 게이트(108)의 한쪽 입력 단자는 스캔 인에이블 단자(102)에 접속되고, 상기 세트 부착 FF(107)의 출력(Q)이 피드백되어 2-입력 AND 게이트(108)의 다른 쪽 입력 단자에 입력된다.

상기 리세트-FF(111)의 리세트 입력은 리세트 단자(101)에 접속되고, 리세트-FF(111)의 데이터 입력에는 2-입력 OR 게이트(110)의 출력이 입력된다.

2-입력 OR 게이트(110)의 한쪽 입력에는 상기 리세트-FF(111)의 출력(Q)이 피드백되어 입력되고, 2-입력 OR 게이트(110)의 다른 쪽 입력에는 2-입력 AND 게이 트(109)의 출력이 입력된다.

2-입력 AND 게이트(109)의 한쪽 입력은 스캔 인에이블 단자(102)에 접속되고, 2-입력 AND 게이트(109)의 다른 쪽 입력에는 상기 세트 부착 FF(107)의 출력(Q)이 입력된다.

테스트 모드 판정 회로(106)는 판정 결과(112)로서 상기 리세트-FF(111)의 출력(Q)을 이용하는 구성을 가진다.

스캔 인에이블 마스크 회로(113)에는 2-입력 AND 게이트(114)가 설치되어 있다. 2-입력 AND 게이트(114)의 한쪽 입력은 스캔 인에이블 단자(102)에 접속된다.

또, 2-입력 AND 게이트(114)의 다른 쪽 입력에는 상기 테스트 모드 판정 회로(106)의 판정 결과(112)가 입력된다. 상기 스캔 인에이블 마스크 회로(113)는 2-입력 AND 게이트(114)의 출력을 스캔 인에이블 마스크 회로 출력(115)으로서 이용하고, 이 출력(115)을 전술한 스캔-FF(116) 내지 스캔-FF(N)의 스캔 인에이블 단자에 접속하는 구성을 가진다.

액세스 제어 수단(119)에는 2-입력 OR 게이트(123)가 설치되어 있다. 2-입력 OR 게이트(123)의 한쪽 입력은 반도체 집적회로(100) 내의 도시되어 있지 않은 내부 회로부터 공급된 신호를 수신한다. 이 공급된 신호는 통상 동작시 내부 기억 수단(120)에 대한 액세스를 가능하게 하기 위한 내부 칩 인에이블 신호(122)이다.

2-입력 OR 게이트(123)의 다른 쪽 입력은 상기 테스트 모드 판정 회로(106)의 판정 결과(112)를 수신된다. 그래서, 상기 액세스 제어 수단(119)은 2-입력 OR 게이트(123)의 출력을 상기 내부 기억 수단의 칩 인에이블 단자(121)에 접속하는 구성을 가진다.

도 1의 스캔 테스트시에 있어서의 반도체 집적 회로(100)의 동작을 도 2를 참조해서 순차 설명한다.

도 2를 참조해서 반도체 집적 회로(100)의 판정기간에서의 동작을 설명한다.

스캔 테스트에 있어서는, 우선 스캔 시프트 동작에 의해 스캔-FF(116) 내지 스캔-FF(N)에 스캔 패턴을 세트하기 위해서, 스캔 인에이블 단자(102)에 논리 1이 입력된다.

다음에, 리세트 단자(101)에 리세트 레벨(논리 0)이 입력되면, 상기 세트 부착 FF(107)는 논리 1에 세트되고, 상기 판정 회로 출력(112)인 상기 리세트-FF(111)는 논리 0에 리세트된다.

마스크 회로(113)의 2-입력 AND 게이트(114)의 한쪽 입력인 판정 회로 출력(112)이 논리 0이기 때문에, 마스크 회로 출력도 논리 0을 나타낸다.

이어서, 클록 단자(104)로부터 세트 부착 FF(107)에 스캔 클록이 입력되고 나서, 이 FF(107)는 첫번째 상승 에지를 검출한다.

그러면, 세트 부착 FF(107)는, AND 게이트가 입력 직전에 세트된 논리 1과 스캔 인에이블 단자(102)의 논리 1에 기인해서 논리 1을 출력하기 때문에, 계속 논리 1을 출력한다.

또, 2-입력 AND 게이트(109)도 논리 1을 출력하여, 리세트-FF(111)의 출력을 논리 0으로부터 논리 1로 변경한다.

마스크 회로(113)의 2-입력 AND 게이트(114)의 한쪽 입력인 판정 회로 출 력(112)이 논리 1이기 때문에, 상기 AND 게이트는 상기 논리 1과 스캔 인에이블 단자(102)의 논리에 기인해서 논리 1을 출력하고, 따라서, 마스크 회로는 논리 1을 출력한다.

이하, 도 2를 참조해서 스캔 시프트 기간에 있어서의 반도체 집적 회로(100)의 동작을 설명한다.

스캔 시프트의 기간에 있어서, 스캔 인에이블 단자(102)가 논리 1을 계속 출력하면서, 스캔-FF에 있어서 스캔 데이터를 세트하기 위한 필요한 수의 클록으로 이루어진 스캔 클록이 스캔-FF에 입력된다.

이 기간에, 판정 회로 출력 및 마스크 회로 출력의 양쪽 모두가 논리 1로 세트되기 때문에 스캔 시프트 동작이 수행될 수 있다.

이하, 도 2를 참조해서 스캔 캡처 기간에 있어서의 반도체 집적 회로(100)의 동작을 설명한다.

스캔 캡처 기간에서, 스캔 인에이블 단자(102)는 논리 0으로 세트된 후, 스캔 클록이 1회 입력된다.

이때, 상기 2-단자 입력 AND 게이트(108)의 한쪽 입력은 논리 0으로 세트되므로, 그 출력도 논리 0으로 세트된다. 이에 따라, 상기 세트 부착 FF(107)의 출력은 논리 0으로 변경된다.

그러나, 상기 리세트-FF(111)의 입력은 직전의 유지된 데이터인 논리 1로 세트되고, 상기 2-입력 OR 게이트(110)의 입력으로 피드백된다. 상기 2-입력 OR 게이트(110)로부터 리세트-FF(111)로 논리 1이 입력되므로, 논리 1은 변화하지 않고, 판정 회로 출력은 논리 1을 유지한다.

마스크 회로(113)에서의 2-입력 AND 게이트(114)의 한쪽 입력인 스캔 인에이블 단자(102)는 논리 0으로 세트되기 때문에, 마스크 회로도 논리 0을 출력한다. 따라서, 스캔-FF(116) 내지 스캔-FF(N)는 캡처 동작을 수행할 수 있다.

이하, 도 2를 참조해서 2번째 이후의 스캔 시프트 기간에 있어서의 반도체 집적 회로(100)의 동작을 설명한다.

스캔 인에이블 단자(102)는 논리 1로 재차 변화되어, 스캔 클록이 입력된다.

상기 2-단자 입력 AND 게이트(108)의 한쪽 입력은 논리 1로 변화되지만, 상기 2-단자 입력 AND 게이트(108)의 다른 쪽 입력은, 상기 세트 부착 FF(107)의 출력이 당해 입력으로 피드백되고 있기 때문에, 이전의 상태로 유지된다. 따라서, 세트 부착 FF의 출력은 논리 1로 복원되지 않는다.

게다가, 상기 리세트-FF(111)의 출력은 전술한 바와 같이 논리 1을 계속 유지하므로, 판정 회로도 논리 1을 출력하고, 마스크 회로도 전술한 바와 같이 재차 논리 1을 출력한다.

상기 스캔 시프트 동작과 스캔 캡처 동작을 적당히 반복함으로써 스캔 테스트가 수행될 수 있다.

이하, 도 2를 참조해서 내부 기억 수단에 대한 액세스를 제어하는 동작을 설명한다.

내부 XCE 입력치가 스캔 데이터의 값에 의해서 의도함이 없이 변화될 경우가 있다.

반도체 집적회로(100)가 통상 동작으로 조작될 경우, 이 회로의 입력 단자는 스캔 캡처 동작에 있어서 동일한 논리값으로 설정되므로, 상기 회로는 전술한 스캔 테스트 동작 후에 계속해서 통상 동작 모드로 조작될 수 있다.

따라서, 내부 회로는 통상 동작에 있어서의 처리로서 내부 XCE의 값을 제어할 수 있다.

그러나, 도 2에 예시된 바와 같이, 전술한 스캔 동작이 종료된 후에는 판정 회로 출력이 논리 1을 계속 유지하고 있다.

상기 액세스 제어 수단(119)의 2-입력 OR 게이트(123)의 한쪽 입력이 논리 1로 세트되므로, 내부 XCE가 마스크되어 그의 출력은 논리 1로 고정된다.

따라서, 스캔 테스트 동안과 스캔 테스트 후의 통상 동작에 있어서 내부 기억 수단에의 액세스는 금지된다.

즉, 스캔 테스트 모드를 이용한 내부 기억 수단에의 부정 액세스나, 부정한 내부 FF 상태로부터의 통상 동작의 수행에 의한 내부 기억 수단에의 부정 액세스를 불능으로 한다.

이하, 도 1의 통상 동작 모드에서의 동작을 도 3에서 순차 설명한다.

도 3에 있어서의 판정기간의 동작을 설명한다.

통상 동작에 있어서는 스캔 인에이블 단자(102)에 논리 0이 입력된다. 다음에, 리세트 단자(101)에 리세트 레벨(논리 0)이 입력되면, 상기 세트 부착 FF(107)는 논리 1로 세트되고, 상기 판정 회로 출력(112)인 상기 리세트-FF(111)는 논리 0으로 리세트된다.

마스크 회로(113)의 2-입력 AND 게이트(114)의 한쪽 입력인 판정 회로 출력(112)은 논리 0으로 세트되므로, 마스크 회로 출력도 논리 0을 출력한다.

다음에, 시스템 클록 단자(104)로부터 시스템 클록이 세트부착 FF(107)에 입력되고, 이 세트부착 FF(107)는 첫번째 상승 에지를 검출한다. 이 결과, 세트 부착 FF(107)의 출력은, 당해 세트 부착 FF(107) 직전에 세트된 논리 1과 스캔 인에이블 단자(102)로부터의 논리 0에 기인한 AND 게이트로부터의 출력 결과에 의해 논리 0으로 변화된다.

2-입력 AND 게이트(109)도 상기 세트 부착 FF(107)의 출력과 스캔 인에이블 단자(102)의 논리 0과의 AND 논리 작업에 기인해서 논리 0을 출력하기 때문에, 리세트-FF(111)의 출력은 논리 0으로 유지된다.

스캔 인에이블 마스크 회로(113)의 2-입력 AND 게이트(114)의 한쪽 입력인 판정 회로 출력(112)은 논리 0이다. 따라서, 마스크 회로(113)는 상기 논리 0과 스캔 인에이블 단자(102)의 논리를 입수한 2-입력 AND 게이트(114)의 출력 결과인 논리 0을 출력한다.

이하, 도 3을 참조해서 통상 동작이 종료된 후의 스캔 시프트 기간에서의 동작을 설명한다.

스캔 시프트 동작은 스캔 인에이블 단자(102)를 논리 1로 변화시키고, 스캔-FF에 스캔 데이터를 세트하는 데 필요한 스캔 클록을 입력함으로써 수행된다.

그러나, 상기 2-입력 AND 게이트(108)의 한쪽 입력은, 상기 세트 부착 FF(107)의 출력인 논리 0을 당해 입력에 피드백하고 있기 때문에 논리 0으로 유지 된다. 따라서, 세트 부착 FF(107)의 출력은 논리 1로 변화되지 않는다.

그러므로, 2-입력 AND 게이트(109), 2-입력 OR 게이트(110) 및 리세트-FF(111)의 출력은 어느 것도 논리 1로 변화되지 않는다.

이와 같이 해서, 판정 회로 출력이 논리 0을 유지함으로써, 마스크 회로도 논리 0을 출력한다. 따라서, 스캔 시프트 동작은 실행될 수 없게 된다.

이후, 스캔 인에이블 단자(102)의 논리를 어떻게 변화시켜도, 마스크 회로가 논리 0을 계속 출력하므로 스캔 테스트 동작을 실행할 수 없게 된다.

즉, 통상 동작이 종료된 후에, 스캔 시프트 동작에 의한 시프트 아웃 동작은 불능으로 된다.

이하, 도 3을 참조해서 내부 기억 수단에 대한 액세스를 제어하는 동작을 설명한다.

도 3에 있어서, 상기 판정회로가 전술한 판정기간에 모드를 통상 동작 모드로서 판정한 후에, 상기 판정 회로는 논리 0을 계속 출력한다.

따라서, 상기 액세스 제어 수단(119)에서의 2-입력 OR 게이트(123)의 한쪽 입력이 논리 0을 수신하기 때문에 내부 XCE는 마스크되지 않는다. 따라서, 내부 XCE가 변화없이 칩 인에이블 단자(121)에 입력되는 경우, 통상 동작에 있어서의 내부 기억 수단에 대한 액세스가 가능해진다.

(제2 실시형태)

도 4는 본 발명에 있어서의 제2 실시형태의 회로 구성을 나타낸 도면이다.

도 4는 반도체 집적회로(400)의 내부 회로(401)에 신호를 입력하고, 내부 회 로(401)로부터의 출력을 받기 위해서, 스캔-FF(402) 내지 (409)를 설치한 구성을 예시하고 있다.

본 실시형태에서는, 스캔 인에이블 신호가 통상 데이터 입력(IN4)으로서 스캔-FF(405)에 입력되는 한편, 전술한 제1 실시형태에서 기재된 판정 회로(410)에 입력된다. 이 점이 제1 실시형태와 다르다.

이와 같이 해서, 본 실시형태는 상기 제1 실시형태에도 나타낸 마스크 회로(411)에 상기 판정회로의 출력을 입력하고, 마스크 회로(411)의 출력을 스캔-FF(402) 내지 (409)의 스캔 인에이블 입력에 접속하는 구성을 가진다.

이 판정 회로(410)와 마스크 회로(411)를 이용해서, 통상 동작과 스캔 테스트를 수행할 수 있지만, 그 절차는 도 2 및 도 3에서 설명된 것과 동일하다.

또, 판정 회로(410)가 그 모드를 통상 동작 모드로서 판정한 후에는 스캔 인에이블 단자(102)의 신호값을 어떻게 변화시켜도, 전술한 바와 동일한 이유 때문에 스캔 시프트 동작은 수행될 수 없다.

이 사실을 이용해서, 판정 회로(410)가 판정 기간을 종료한 후에, 상기 반도체 집적 회로(400)는 스캔 인에이블 신호를 통상 데이터 입력(IN4)으로서 이용함으로써 단자수를 삭감하고 있다.

상기 설명과 마찬가지로, 이 구성은, 판정 회로(410)가 그 동작을 스캔 테스트 동작으로 판정한 후에는, 당해 판정 회로(410)가 상기 판정 종료 후에 판정결과를 논리 1로 유지하는 것을 이용해서, 멀티플렉서(412)의 선택 신호로서 스캔 인에이블 신호를 이용한다.

이것에 의해, 상기 반도체 집적 회로(400)는 스캔-FF(406)의 리세트 입력이 내부 회로(401)에 의해 스캔 테스트 실행 중에 갑자기 리세트되는 것을 방지하여, 스캔 모드 단자를 삭감하고 있다.

또, 상기 반도체 집적 회로(400)는 멀티플렉서(412)의 출력과 통상 데이터 입력(IN1)을 2-입력 OR 게이트(413)에서 수신하여 논리 OR의 결과를 스캔-FF(402)의 입력으로 출력하는 구성을 이용한다.

이 결과, 예를 들면, 통상 데이터 입력(IN1)이 시리얼 통신의 입력 데이터 단자로부터의 입력인 경우, 스캔 테스트를 실행한 후에 2-입력 OR 게이트(413)의 출력은 논리 1로 고정된다.

따라서, 상기 반도체 집적 회로(400)는 스캔-FF에 대해서 스캔 테스트의 실행을 통한 부정한 통상 동작인 시리얼 통신을 불능으로 할 수 있다.

또, 상기 반도체 집적 회로(400)는, 전술한 바와 같이 판정 회로(410)가 모드를 통상 동작 모드로 판정한 후에는 스캔 시프트 동작 그 자체를 불능으로 한다.

따라서, 이 구성은 통상 동작에 있어서 리세트 동작을 수행할 필요가 없는 스캔-FF(402) 내지 (404) 및 (407) 내지 (409)를 리세트 단자 부착 스캔-FF로 치환할 필요는 없고, 이에 따라, 회로 규모의 증가를 막을 수 있다.

이상, 본 발명의 반도체 집적회로에 의하면, 통상 동작을 실행한 후에는 스캔 시프트 동작을 실행할 수 없다. 즉, 통상 동작을 통해 FF에 유지된 데이터를 스캔 시프트 동작에 의해 뽑아낼 수는 없다.

또, 본 발명의 반도체 집적 회로는 리세트 단자를 필요로 하지 않는 FF를 리세트 단자 부착 FF로 치환하는 것에 의한 회로의 증가를 일으키지 않는다.

한편, 스캔 테스트 동작에 대해서는, 본 발명의 반도체 집적 회로는 스캔 테스트중 또는 스캔 테스트 후, 통상 동작을 수행하고자 의도한 경우에도 내부 기억 수단에 대한 액세스 및 통상 동작에 필요한 시리얼 통신을 할 수 없고; 따라서, 부정한 수법에 의해 통상 동작을 수행하는 것을 방지한다.

또, 본 발명의 반도체 집적 회로는 회로 규모가 증가해서 복수의 스캔 체인을 설치한 경우에도, 더미 FF를 설치할 필요가 없고, 따라서, 회로의 증가를 막을 수 있다.

나아가서는, 본 발명의 반도체 집적 회로는 스캔 인에이블 단자와 통상 데이터 입력 단자를 공통으로 이용하거나 스캔 모드 단자를 생략함으로써 단자수를 삭감할 수 있다.

이상과 같이, 본 발명의 반도체 집적 회로는, 종래예와 비교해서, 작은 회로 규모의 구성을 가짐에도 불구하고, LSI 내부에 격납된 보안 데이터를 부정한 수법에 의해 읽어내거나 개서를 방지하면서, 스캔 테스트를 수행하는 것이 가능한 이점을 가진다.

이상, 본 발명은 예시적인 실시형태를 참조해서 설명하였으나, 본 발명은 개시된 예시적인 실시형태로 한정되지 않는 것임을 이해할 필요가 있다. 또, 이하의 특허청구범위는 이러한 모든 변형예와, 등가의 구성 및 기능을 망라하도록 최광의의 해석에 따를 필요가 있다.

Claims

스캔 회로를 이용해서 내부 논리 회로를 동작시키는 통상 동작 모드와 스캔 회로를 이용해서 내부 논리 회로를 테스트하는 스캔 테스트 모드를 갖는 반도체 집적회로에 있어서,

통상 동작 모드용 데이터와 스캔 테스트 모드용 데이터의 어느 한쪽을 상기 스캔 회로에 입력하도록 제어하기 위한 제어 신호를 수신하고, 이 수신된 신호에 따라 상기 통상 동작 모드와 상기 스캔 테스트 모드의 어느 한쪽에 대응한 판정 신호를 송신하는 모드 판정 회로; 및

상기 제어 신호와 상기 판정 신호의 논리 연산을 수행함으로써 상기 판정 신호의 상기 스캔 회로에의 입력을 제어하는 마스크 회로를 포함하고,

상기 모드 판정 회로는 상기 제어 신호의 논리 레벨이 변경되었을 때도 상기 판정 신호를 변경하지 않고 출력하는 것을 특징으로 하는 반도체 집적회로.
제 1항에 있어서, 상기 스캔 테스트 모드는 상기 스캔 회로를 구성하는 스캔 플립-플랍(flip-flop)을 이용해서 내부 논리 회로에 대해 스캔 테스트를 수행하는 것을 특징으로 하는 반도체 집적회로.
제 1항 또는 제 2항에 있어서, 상기 모드 판정 회로는 상기 스캔 회로를 레세트하기 위한 리세트 신호를 수신했을 경우에만 상기 판정 신호를 변경하는 것을 특징으로 하는 반도체 집적회로.
제 1항 또는 제 2항에 있어서, 상기 마스크 회로의 논리 연산은 AND 논리 연산인 것을 특징으로 하는 반도체 집적회로.
제 1항 또는 제 2항에 있어서, 상기 내부 논리 회로에 접속된 기억 수단과 상기 판정 신호에 따라 상기 기억 수단에 대한 액세스를 금지하는 액세스 제어 수단을 더 포함하는 것을 특징으로 하는 반도체 집적회로.
제 5항에 있어서, 상기 기억 수단에 대한 액세스는 스캔 테스트 모드 시 금지하는 것을 특징으로 하는 반도체 집적회로.
제 1항 또는 제 2항에 있어서, 상기 판정 신호에 따라 상기 제어 신호를 상기 통상 동작 모드에 있어서의 입력 신호로서 사용하는 것을 특징으로 하는 반도체 집적회로.