KR100897717B1 - 자동 보정 ｒｃ 지연 장치 - Google Patents

자동 보정 ｒｃ 지연 장치 Download PDF

Info

Publication number
KR100897717B1
KR100897717B1 KR1020020042412A KR20020042412A KR100897717B1 KR 100897717 B1 KR100897717 B1 KR 100897717B1 KR 1020020042412 A KR1020020042412 A KR 1020020042412A KR 20020042412 A KR20020042412 A KR 20020042412A KR 100897717 B1 KR100897717 B1 KR 100897717B1
Authority
KR
South Korea
Prior art keywords
control signal
terminal
signal
input
unit
Prior art date
Application number
KR1020020042412A
Other languages
English (en)
Other versions
KR20040008737A (ko
Inventor
홍병일
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020042412A priority Critical patent/KR100897717B1/ko
Publication of KR20040008737A publication Critical patent/KR20040008737A/ko
Application granted granted Critical
Publication of KR100897717B1 publication Critical patent/KR100897717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명의 자동 보정 ＲＣ 지연 장치는, RC 지연 장치를 2단으로 구성하여 앞단에서는 인가되는 전압원의 레벨을 검출하고, 뒷단에서는 검출된 값에 따라 사용되는 저항 및 커패시터를 조합함으로써, 지연 오차를 감소시키는 자동 보정 ＲＣ 지연 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 복수개의 출력단을 구비하고, 제1 입력 신호가 제1 논리 단계인 경우에 외부에서 인가되는 전원 전압에 따라 상기 복수개의 출력단을 통하여 복수개의 제어 신호를 출력하는 전압 검출부; 및 상기 전압 검출부에서 입력된 복수개의 제어 신호에 따라 내부에 장착된 저항값 및 커패시턴스 값을 조정하고, 이에 의해 제2 입력 신호를 지연하여 출력하는 지연부를 포함한다.
저항, 커패시터, 인버터, 지연, MOS

Description

자동 보정 ＲＣ 지연 장치{RC DELAY DEVICE FOR COMPENSATING AUTOMATICALLY}
도 1은 종래의 기술에 의한 RC 지연 회로를 나타낸 회로도,
도 2는 종래의 기술에 의한 RC 지연 회로의 동작을 나타낸 파형도,
도 3은 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치를 나타낸 블록도,
도 4는 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 전압 검출부를 나타낸 회로도,
도 5a 및 도 5b는 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 전압 검출부에 의해 생성된 제어 신호를 나타낸 예시도,
도 6은 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 지연부를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
310 : 전압 검출부 320 : 지연부
본 발명은 자동 보정 ＲＣ 지연 장치에 관한 것으로, 특히, 넓은 동작 전압 스펙(spec)을 필요로 하는 반도체 RC 지연 회로에 적용되어, CMOS 공정에서 R-C 구조로 구성된 지연 회로가 전압 특성에 의존하지 않도록 하는 자동 보정 ＲＣ 지연 장치에 관한 것이다.
도 1은 종래의 기술에 의한 RC 지연 회로를 나타낸 회로도로서, 이러한 종래의 RC 지연 회로는, 입력 신호(IN)를 반전하여 출력하는 제1 인버터(110); 제1 단자가 제1 인버터(110)의 출력단에 연결되어 저항 성분을 제공하는 저항(120); 제1 단자는 저항(120)의 제2 단자에 연결되고, 제2 단자는 접지된 커패시터(130); 및 저항(120)의 제2 단자에 입력단이 연결되고, 입력 신호를 반전하여 출력(OUT)하는 제2 인버터(140)를 포함한다.
그러나, 상술한 종래의 기술에 의한 RC 지연 회로는, CMOS 공정에 있어서 저항(120) 및 커패시터(130)가 전압의 변화에 따라 민감하게 변화하므로, 도 2에 도시된 바와 같이, 일반 동작 전압 3.0V, 3.3V 및 5.0V와 같은 특정 전압을 전압원으로 쓸 때 특정한 지연값을 갖도록 설계되었다면, 인가되는 전압원이 변화한 경우에는 지연값이 변화하는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, RC 지연 장치를 2단으로 구성하여 앞단에서는 인가되는 전압원의 레벨을 검출하고, 뒷단에서는 검출된 값에 따라 사용되는 저항 및 커패시터를 조합함으로써, 지연 오차를 감소시키는 자동 보정 ＲＣ 지연 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 자동 보정 ＲＣ 지연 장치는, 복수개의 출력단을 구비하고, 제1 입력 신호가 제1 논리 단계인 경우에 외부에서 인가되는 전원 전압에 따라 상기 복수개의 출력단을 통하여 복수개의 제어 신호를 출력하는 전압 검출부; 및 상기 전압 검출부에서 입력된 복수개의 제어 신호에 따라 내부에 장착된 저항값 및 커패시턴스 값을 조정하고, 이에 의해 제2 입력 신호를 지연하여 출력하는 지연부를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 3은 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치를 나타낸 블록도로서, 이러한 본 발명의 자동 보정 ＲＣ 지연 장치는, 전압 검출부(310) 및 지연부(320)를 포함한다.
전압 검출부(310)는, 복수개의 출력단을 구비하고, 제1 입력 신호(IN1)가 제1 논리 단계('LOW')인 경우에 외부에서 인가되는 전원 전압(VDD)에 따라 상기 복 수개의 출력단을 통하여 후술하는 지연부(320)로 복수개의 제어 신호(o1~o5)를 출력하는 역할을 한다.
또한, 지연부(320)는, 상기 전압 검출부(310)에서 입력된 복수개의 제어 신호(o1~o5)에 따라 제2 입력 신호(IN2)를 지연하여 출력하는 역할을 한다.
도 4는 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 전압 검출부(310)를 나타낸 회로도로서, 이러한 본 발명의 전압 검출부(310)는, 검출 전압 생성부(410) 및 복수개의 제어 신호 생성부(421~425)를 포함한다.
검출 전압 생성부(410)는, 제1 입력 신호(IN1)가 제1 논리 단계('LOW')인 경우에 외부에서 인가되는 전원 전압(VDD)에 따라 안정화된 검출 전압을 생성하고, 상기 검출 전압을 후술하는 복수개의 제어 신호 생성부(421~425)로 인가하는 역할을 한다. 여기서, 검출 전압 생성부(410)는, 제1 PMOS 트랜지스터(411), 제1 NMOS 트랜지스터(412), 제2 NMOS 트랜지스터(413) 및 제1 커패시터(414)를 포함한다.
상기 검출 전압 생성부(410) 내에 장착된 제1 PMOS 트랜지스터(411)는, 소스 단자는 상기 전원 전압(VDD)에 연결되고, 게이트 단자는 상기 제1 입력 신호(IN1)를 입력받는다.
또한, 상기 검출 전압 생성부(410) 내에 장착된 제1 NMOS 트랜지스터(412)는, 드레인 단자는 상기 제1 PMOS 트랜지스터(411)의 드레인 단자에 연결되고, 게이트 단자는 상기 제1 입력 신호(IN1)를 입력받으며, 소스 단자는 접지된다.
한편, 상기 검출 전압 생성부(410) 내에 장착된 제2 NMOS 트랜지스터(413) 는, 드레인 단자는 상기 제1 PMOS 트랜지스터(411)의 드레인 단자에 연결되고, 게이트 단자는 상기 드레인 단자에 묶이며, 소스 단자는 접지된다.
또한, 상기 검출 전압 생성부(410) 내에 장착된 제1 커패시터(414)는, 제1 단자는 상기 제1 PMOS 트랜지스터(411)의 드레인 단자에 연결되고, 제2 단자는 접지되며, 제1 단자에 걸린 전압을 안정화시키는 역할을 한다.
또한, 제1 제어 신호 생성부(421)는, 상기 검출 전압 생성부(410)로부터 검출 전압을 인가받아 지연시켜, 제1 제어 신호(o1)를 생성하고, 상기 제1 제어 신호(o1)를 상기 지연부(320)로 출력하는 역할을 한다. 여기서, 상기 제1 제어 신호 생성부(421)는, 직렬로 연결된 복수개의 인버터(421a~421d)를 포함한다.
한편, 제2 제어 신호 생성부(422)는, 상기 검출 전압 생성부(410)로부터 검출 전압을 인가받아 지연시켜, 제2 제어 신호(o2)를 생성하고, 상기 제2 제어 신호(o2)를 상기 지연부(320)로 출력하는 역할을 한다. 여기서, 상기 제2 제어 신호 생성부(422)는, 직렬로 연결된 복수개의 인버터(422a~422d)를 포함한다.
또한, 제3 제어 신호 생성부(423)는, 상기 검출 전압 생성부(410)로부터 검출 전압을 인가받아 지연시켜, 제3 제어 신호(o3)를 생성하고, 상기 제3 제어 신호(o3)를 상기 지연부(320)로 출력하는 역할을 한다. 여기서, 상기 제3 제어 신호 생성부(423)는, 직렬로 연결된 복수개의 인버터(423a~423d)를 포함한다.
한편, 제4 제어 신호 생성부(424)는, 상기 검출 전압 생성부(410)로부터 검출 전압을 인가받아 지연시켜, 제4 제어 신호(o4)를 생성하고, 상기 제4 제어 신호(o4)를 상기 지연부(320)로 출력하는 역할을 한다. 여기서, 상기 제4 제어 신 호 생성부(424)는, 직렬로 연결된 복수개의 인버터(424a~424d)를 포함한다.
또한, 제5 제어 신호 생성부(425)는, 상기 검출 전압 생성부(410)로부터 검출 전압을 인가받아 지연시켜, 제5 제어 신호(o5)를 생성하고, 상기 제5 제어 신호(o5)를 상기 지연부(320)로 출력하는 역할을 한다. 여기서, 상기 제5 제어 신호 생성부(425)는, 직렬로 연결된 복수개의 인버터(425a~425d)를 포함한다.
도 5a 및 도 5b는 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 전압 검출부(310)에 의해 생성된 제어 신호를 나타낸 예시도로서, 이에 의하면, 전원 전압(VDD)이 1.8V 이상인 경우에는, 복수개의 제어 신호(o1~o5)가 모두 제1 논리 단계('LOW')가 된다. 또한, 전원 전압(VDD)이 1.55V~1.8V인 경우에는, 제1 제어 신호(o1)는 제2 논리 단계('HIGH')가 되고, 제2 제어 신호~제5 제어 신호(o2~o5)는 모두 제1 논리 단계('LOW')가 된다. 한편, 전원 전압(VDD)이 1.4V~1.55V인 경우에는, 제1 제어 신호(o1) 및 제2 제어 신호(o2)는 제2 논리 단계('HIGH')가 되고, 제3 제어 신호~제5 제어 신호(o3~o5)는 모두 제1 논리 단계('LOW')가 된다. 또한, 전원 전압(VDD)이 1.25V~1.4V인 경우에는, 제1 제어 신호(o1)~제3 제어 신호(o3)는 제2 논리 단계('HIGH')가 되고, 제4 제어 신호(o4) 및 제5 제어 신호(o5)는 제1 논리 단계('LOW')가 된다. 한편, 전원 전압(VDD)이 1.0V~1.25V인 경우에는, 제1 제어 신호(o1)~제4 제어 신호(o4)는 제2 논리 단계('HIGH')가 되고, 제5 제어 신호(o5)는 제1 논리 단계('LOW')가 된다. 또한, 전원 전압(VDD)이 1.0V 미만인 경우에는, 제1 제어 신호(o1)~제5 제어 신호(o5)는 모두 제2 논리 단계('HIGH')가 된다.
도 6은 본 발명의 일 실시예에 의한 자동 보정 ＲＣ 지연 장치에 장착된 지연부(320)를 나타낸 회로도로서, 이러한 본 발명의 지연부(320)는, 제1 인버터(610), 제어 가능 저항부(620), 제어 가능 커패시터부(630) 및 제2 인버터(640)를 포함한다.
제1 인버터(610)는, 외부에서 제2 입력 신호(IN2)를 입력받아 반전하고, 상기 반전된 신호를 후술하는 제어 가능 저항부(620)로 출력하는 역할을 한다.
또한, 제어 가능 저항부(620)는, 상기 제1 인버터(610)로부터 신호를 입력받아 상기 전압 검출부(310)에서 입력받은 복수개의 제어 신호에 따른 저항을 제공하는 역할을 한다. 여기서, 상기 제어 가능 저항부(620)는, 제1 저항(R1), 제1 전송 게이트(T1), 제2 저항(R2), 제2 전송 게이트(T2), 제3 저항(R3), 제3 전송 게이트(T3), 제4 저항(R4), 제4 전송 게이트(T4) 및 제5 저항(R5)을 포함한다.
상기 제어 가능 저항부(620) 내에 장착된 제1 저항(R1)은, 제1 단자는 상기 제1 인버터(610)의 출력단에 연결되고, 제2 단자는 후술하는 제어 가능 커패시터부(630)로 연결되어 저항을 제공한다.
또한, 상기 제어 가능 저항부(620) 내에 장착된 제1 전송 게이트(T1)는, 상기 제1 제어 신호 생성부(421)로부터 제1 제어 신호(o1)를 입력받아 상기 제1 제어 신호(o1)가 제2 논리 단계('HIGH')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 도통시키고, 상기 제1 제어 신호(o1)가 제1 논리 단계('LOW')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 차단시키는 역할을 한다.
한편, 상기 제어 가능 저항부(620) 내에 장착된 제2 저항(R2)은, 제1 단자는 상기 제1 전송 게이트(T1)의 신호 출력 단자에 연결되고, 제2 단자는 후술하는 제어 가능 커패시터부(630)로 연결되어 저항을 제공한다.
또한, 상기 제어 가능 저항부(620) 내에 장착된 제2 전송 게이트(T2)는, 상기 제2 제어 신호 생성부(422)로부터 제2 제어 신호(o2)를 입력받아 상기 제2 제어 신호(o2)가 제2 논리 단계('HIGH')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 도통시키고, 상기 제2 제어 신호(o2)가 제1 논리 단계('LOW')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 차단시키는 역할을 한다.
한편, 상기 제어 가능 저항부(620) 내에 장착된 제3 저항(R3)은, 제1 단자는 상기 제2 전송 게이트(T2)의 신호 출력 단자에 연결되고, 제2 단자는 후술하는 제어 가능 커패시터부(630)로 연결되어 저항을 제공한다.
또한, 상기 제어 가능 저항부(620) 내에 장착된 제3 전송 게이트(T3)는, 상기 제3 제어 신호 생성부(423)로부터 제3 제어 신호(o3)를 입력받아 상기 제3 제어 신호(o3)가 제2 논리 단계('HIGH')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 도통시키고, 상기 제3 제어 신호(o3)가 제1 논리 단계('LOW')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 차단시키는 역할을 한다.
한편, 상기 제어 가능 저항부(620) 내에 장착된 제4 저항(R4)은, 제1 단자는 상기 제3 전송 게이트(T3)의 신호 출력 단자에 연결되고, 제2 단자는 후술하는 제어 가능 커패시터부(630)로 연결되어 저항을 제공한다.
또한, 상기 제어 가능 저항부(620) 내에 장착된 제4 전송 게이트(T4)는, 상 기 제4 제어 신호 생성부(424)로부터 제4 제어 신호(o4)를 입력받아 상기 제4 제어 신호(o4)가 제2 논리 단계('HIGH')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 도통시키고, 상기 제4 제어 신호(o4)가 제1 논리 단계('LOW')인 경우에는 상기 제1 인버터(610)로부터 입력된 신호를 차단시키는 역할을 한다.
한편, 상기 제어 가능 저항부(620) 내에 장착된 제5 저항(R5)은, 제1 단자는 상기 제4 전송 게이트(T4)의 신호 출력 단자에 연결되고, 제2 단자는 후술하는 제어 가능 커패시터부(630)로 연결되어 저항을 제공한다.
또한, 제어 가능 커패시터부(630)는, 상기 제어 가능 저항부(620)로부터 전압을 인가받아 충전하는 기능을 제공하여, 상기 제어 가능 저항부(620)와 같이 RC회로를 형성하는 역할을 한다. 여기서, 상기 제어 가능 커패시터부(630)는, 제5 전송 게이트(T5), 제2 커패시터(c1), 제6 전송 게이트(T6), 제3 커패시터(c2), 제7 전송 게이트(T7), 제4 커패시터(c3), 제8 전송 게이트(T8), 제5 커패시터(c4), 제9 전송 게이트(T8) 및 제6 커패시터(c5)를 포함한다.
상기 제어 가능 커패시터부(630) 내에 장착된 제5 전송 게이트(T5)는, 상기 제1 제어 신호 생성부(421)로부터 제1 제어 신호(o1)를 입력받아 상기 제1 제어 신호(o1)가 제1 논리 단계('LOW')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 도통시키고, 상기 제1 제어 신호(o1)가 제2 논리 단계('HIGH')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 차단시키는 역할을 한다.
또한, 상기 제어 가능 커패시터부(630) 내에 장착된 제2 커패시터(c1)는, 제1 단자는 상기 제5 전송 게이트(T5)의 출력단에 연결되고, 제2 단자는 접지된다.
한편, 상기 제어 가능 커패시터부(630) 내에 장착된 제6 전송 게이트(T6)는, 상기 제2 제어 신호 생성부(422)로부터 제2 제어 신호(o2)를 입력받아 상기 제2 제어 신호(o2)가 제1 논리 단계('LOW')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 도통시키고, 상기 제2 제어 신호(o2)가 제2 논리 단계('HIGH')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 차단시키는 역할을 한다.
또한, 상기 제어 가능 커패시터부(630) 내에 장착된 제3 커패시터(c2)는, 제1 단자는 상기 제6 전송 게이트(T6)의 출력단에 연결되고, 제2 단자는 접지된다.
한편, 상기 제어 가능 커패시터부(630) 내에 장착된 제7 전송 게이트(T7)는, 상기 제3 제어 신호 생성부(423)로부터 제3 제어 신호(o3)를 입력받아 상기 제3 제어 신호(o3)가 제1 논리 단계('LOW')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 도통시키고, 상기 제3 제어 신호(o3)가 제2 논리 단계('HIGH')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 차단시키는 역할을 한다.
또한, 상기 제어 가능 커패시터부(630) 내에 장착된 제4 커패시터(c3)는, 제1 단자는 상기 제7 전송 게이트(T7)의 출력단에 연결되고, 제2 단자는 접지된다.
한편, 상기 제어 가능 커패시터부(630) 내에 장착된 제8 전송 게이트(T8)는, 상기 제4 제어 신호 생성부(424)로부터 제4 제어 신호(o4)를 입력받아 상기 제4 제어 신호(o4)가 제1 논리 단계('LOW')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 도통시키고, 상기 제4 제어 신호(o4)가 제2 논리 단계('HIGH')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 차단시키는 역할을 한다.
또한, 상기 제어 가능 커패시터부(630) 내에 장착된 제5 커패시터(c4)는, 제1 단자는 상기 제8 전송 게이트(T8)의 출력단에 연결되고, 제2 단자는 접지된다.
한편, 상기 제어 가능 커패시터부(630) 내에 장착된 제9 전송 게이트(T9)는, 상기 제5 제어 신호 생성부(425)로부터 제5 제어 신호(o5)를 입력받아 상기 제5 제어 신호(o5)가 제1 논리 단계('LOW')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 도통시키고, 상기 제5 제어 신호(o5)가 제2 논리 단계('HIGH')인 경우에는 상기 제어 가능 저항부(620)로부터 입력된 신호를 차단시키는 역할을 한다.
또한, 상기 제어 가능 커패시터부(630) 내에 장착된 제6 커패시터(c5)는, 제1 단자는 상기 제9 전송 게이트(T9)의 출력단에 연결되고, 제2 단자는 접지된다.
한편, 제2 인버터(640)는, 상기 제어 가능 커패시터부(630)로부터 신호를 입력받아 반전한 후 출력하는 역할을 한다.
상술한 본 발명의 자동 보정 RC 지연 장치의 동작에 관하여 설명하면 다음과 같다.
먼저, 전압 검출부(310)의 동작을 살펴보면, 제1 PMOS 트랜지스터(411) 및 제1 NMOS 트랜지스터(412)의 게이트 단자에 제1 논리 단계('LOW')인 제1 입력 신호(IN1)가 입력되면, 제1 PMOS 트랜지스터(411)의 드레인 단자에는 제1 PMOS 트 랜지스터(411) 및 제1 NMOS 트랜지스터(412)의 저항 성분에 의존하는 레벨값이 걸리게 된다. 이 때, 제1 커패시터(414)는, 제1 PMOS 트랜지스터(411)의 드레인 단자에 걸린 전압을 안정화시키는 역할을 한다. 이후에, 제1 PMOS 트랜지스터(411)의 드레인 단자에 걸린 전압은 각각 저항성을 가지는 인버터(421a~425a)로 인가된다. 이러한 저항성을 갖는 인버터의 WP, LP, WN, LN의 비에 의하여 논리 문턱 전압이 결정되므로 이 값이 전압 검출에 중요한 역할을 한다. 또한, 나머지 인버터(421b~421c, 422b~422c, 423b~423c, 424b~424c, 425b~425c) 역시 저항성을 갖는 인버터로 구성하여 논리 문턱 전압을 결정짓는 요소로써 앞단의 인버터(421a~425a)를 보완하게 된다. 최종 출력단의(421d~425d)는 일반 인버터로 구성되어 입력되는 신호를 반전하게 된다. 여기서, 네 단의 인버터는 단계를 더 늘이거나 줄일 수 있으며, 적절한 전압 검출을 위하여 조절하면 된다.
지연부(320)의 동작을 살펴보면, 전원 전압(VDD)이 1.8V 이상인 경우에는, 복수개의 제어 신호(o1~o5)가 모두 제1 논리 단계('LOW')가 되어, 제1 전송 게이트(T1), 제2 전송 게이트(T2), 제3 전송 게이트(T3) 및 제4 전송 게이트(T4)는 모두 턴 오프 상태가 되고, 이때의 총 저항값은 제1 저항(R1) 하나의 값과 동일하다. 또한, 이 경우에 제5 전송 게이트(T5), 제6 전송 게이트(T6), 제7 전송 게이트(T7), 제8 전송 게이트(T8) 및 제9 전송 게이트(T8)는 모두 턴 오프 상태가 되므로, 이때의 총 커패시턴스 값은 제2 커패시터(c1), 제3 커패시터(c2), 제4 커패시터(c3), 제5 커패시터(c4) 및 제6 커패시터(c5)의 커패시턴스 값을 모두 더한 것과 같다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은 RC 지연 장치를 2단으로 구성하여 앞단에서는 인가되는 전압원의 레벨을 검출하고, 뒷단에서는 검출된 값에 따라 사용되는 저항 및 커패시터를 조합함으로써, 지연 오차를 감소시키는 이점이 있다.

Claims (11)

  1. 복수개의 출력단을 구비하고, 제1 입력 신호가 제1 논리 단계인 경우에 외부에서 인가되는 전원 전압에 따라 상기 복수개의 출력단을 통하여 복수개의 제어 신호를 출력하는 전압 검출부; 및
    상기 전압 검출부에서 입력된 복수개의 제어 신호에 따라 내부에 장착된 저항값 및 커패시턴스 값을 조정하고, 이에 의해 제2 입력 신호를 지연하여 출력하는 지연부를 포함하고,
    상기 전압 검출부는,
    상기 제1 입력 신호가 제1 논리 단계인 경우에 외부에서 인가되는 전원 전압에 따라 안정된 검출 전압을 생성하는 검출 전압 생성부; 및
    각각 직렬 연결된 복수개의 인버터로 구성되고, 상기 인버터들은 폭과 길이의 조정을 통해 결정된 논리 문턱 전압에 따라 상기 검출 전압 생성부로부터 인가된 검출전압을 지연시켜 상기 제어신호들을 출력하는 복수개의 제어 신호 생성부
    를 포함하는 자동 보정 RC 지연 장치.
  2. 제1항에 있어서, 상기 복수개의 제어 신호 생성부는,
    상기 검출 전압 생성부로부터 검출 전압을 인가받아 지연시켜, 제1 제어 신호를 생성하고, 상기 제1 제어 신호를 상기 지연부로 출력하는 제1 제어 신호 생성부;
    상기 검출 전압 생성부로부터 검출 전압을 인가받아 지연시켜, 제2 제어 신호를 생성하고, 상기 제2 제어 신호를 상기 지연부로 출력하는 제2 제어 신호 생성부;
    상기 검출 전압 생성부로부터 검출 전압을 인가받아 지연시켜, 제3 제어 신호를 생성하고, 상기 제3 제어 신호를 상기 지연부로 출력하는 제3 제어 신호 생성부;
    상기 검출 전압 생성부로부터 검출 전압을 인가받아 지연시켜, 제4 제어 신호를 생성하고, 상기 제4 제어 신호를 상기 지연부로 출력하는 제4 제어 신호 생성부; 및
    상기 검출 전압 생성부로부터 검출 전압을 인가받아 지연시켜, 제5 제어 신호를 생성하고, 상기 제5 제어 신호를 상기 지연부로 출력하는 제5 제어 신호 생성부
    를 포함하는 것을 특징으로 하는 자동 보정 RC 지연 장치.
  3. 제2항에 있어서, 상기 검출 전압 생성부는,
    소스 단자는 상기 전원 전압에 연결되고, 게이트 단자는 상기 제1 입력 신호를 입력받는 제1 PMOS 트랜지스터;
    드레인 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자는 상기 제1 입력 신호를 입력받으며, 소스 단자는 접지된 제1 NMOS 트랜지스터;
    드레인 단자와 게이트 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 소스 단자는 접지된 제2 NMOS 트랜지스터; 및
    제1 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 제2 단자는 접지되며, 상기 제1 단자에 걸린 전압을 안정화시키는 제1 커패시터
    를 포함하는 자동 보정 RC 지연 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제2항에 있어서, 상기 지연부는,
    외부에서 제2 입력 신호를 입력받아 반전하는 제1 인버터;
    상기 제1 인버터로부터 신호를 입력받아 상기 전압 검출부에서 입력받은 복수개의 제어 신호에 따른 저항을 제공하는 제어 가능 저항부;
    상기 제어 가능 저항부로부터 전압을 인가받아 충전하는 기능을 제공하여, 상기 제어 가능 저항부와 같이 RC회로를 형성하는 제어 가능 커패시터부; 및
    상기 제어 가능 커패시터부로부터 신호를 입력받아 반전한 후 출력하는 제2 인버터
    를 포함하는 것을 특징으로 하는 자동 보정 RC 지연 장치.
  10. 제9항에 있어서, 상기 제어 가능 저항부는,
    제1 단자는 상기 제1 인버터의 출력단에 연결되고, 제2 단자는 상기 제어 가능 커패시터부로 연결되어 저항을 제공하는 제1 저항;
    상기 제1 제어 신호 생성부로부터 제1 제어 신호를 입력받아 상기 제1 제어 신호가 제2 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 도통시키고, 상기 제1 제어 신호가 제1 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 차단시키는 제1 전송 게이트;
    제1 단자는 상기 제1 전송 게이트의 신호 출력 단자에 연결되고, 제2 단자는 상기 제어 가능 커패시터부로 연결되어 저항을 제공하는 제2 저항;
    상기 제2 제어 신호 생성부로부터 제2 제어 신호를 입력받아 상기 제2 제어 신호가 제2 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 도통시키고, 상기 제2 제어 신호가 제1 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 차단시키는 제2 전송 게이트;
    제1 단자는 상기 제2 전송 게이트의 신호 출력 단자에 연결되고, 제2 단자는 상기 제어 가능 커패시터부로 연결되어 저항을 제공하는 제3 저항;
    상기 제3 제어 신호 생성부로부터 제3 제어 신호를 입력받아 상기 제3 제어 신호가 제2 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 도통시키고, 상기 제3 제어 신호가 제1 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 차단시키는 제3 전송 게이트;
    제1 단자는 상기 제3 전송 게이트의 신호 출력 단자에 연결되고, 제2 단자는 상기 제어 가능 커패시터부로 연결되어 저항을 제공하는 제4 저항;
    상기 제4 제어 신호 생성부로부터 제4 제어 신호를 입력받아 상기 제4 제어 신호가 제2 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 도통시키고, 상기 제4 제어 신호가 제1 논리 단계인 경우에는 상기 제1 인버터로부터 입력된 신호를 차단시키는 제4 전송 게이트; 및
    제1 단자는 상기 제4 전송 게이트의 신호 출력 단자에 연결되고, 제2 단자는 상기 제어 가능 커패시터부로 연결되어 저항을 제공하는 제5 저항
    를 포함하는 자동 보정 RC 지연 장치.
  11. 제9항에 있어서, 상기 제어 가능 커패시터부는,
    상기 제1 제어 신호 생성부로부터 제1 제어 신호를 입력받아 상기 제1 제어 신호가 제1 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 도통시키고, 상기 제1 제어 신호가 제2 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 차단시키는 제5 전송 게이트;
    제1 단자는 상기 제5 전송 게이트의 출력단에 연결되고, 제2 단자는 접지된 제2 커패시터;
    상기 제2 제어 신호 생성부로부터 제2 제어 신호를 입력받아 상기 제2 제어 신호가 제1 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 도 통시키고, 상기 제2 제어 신호가 제2 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 차단시키는 제6 전송 게이트;
    제1 단자는 상기 제6 전송 게이트의 출력단에 연결되고, 제2 단자는 접지된 제3 커패시터;
    상기 제3 제어 신호 생성부로부터 제3 제어 신호를 입력받아 상기 제3 제어 신호가 제1 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 도통시키고, 상기 제3 제어 신호가 제2 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 차단시키는 제7 전송 게이트;
    제1 단자는 상기 제7 전송 게이트의 출력단에 연결되고, 제2 단자는 접지된 제4 커패시터;
    상기 제4 제어 신호 생성부로부터 제4 제어 신호를 입력받아 상기 제4 제어 신호가 제1 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 도통시키고, 상기 제4 제어 신호가 제2 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 차단시키는 제8 전송 게이트;
    제1 단자는 상기 제8 전송 게이트의 출력단에 연결되고, 제2 단자는 접지된 제5 커패시터;
    상기 제5 제어 신호 생성부로부터 제5 제어 신호를 입력받아 상기 제5 제어 신호가 제1 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 도통시키고, 상기 제5 제어 신호가 제2 논리 단계인 경우에는 상기 제어 가능 저항부로부터 입력된 신호를 차단시키는 제9 전송 게이트; 및
    제1 단자는 상기 제9 전송 게이트의 출력단에 연결되고, 제2 단자는 접지된 제6 커패시터
    를 포함하는 것을 특징으로 하는 자동 보정 RC 지연 장치.
KR1020020042412A 2002-07-19 2002-07-19 자동 보정 ｒｃ 지연 장치 KR100897717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042412A KR100897717B1 (ko) 2002-07-19 2002-07-19 자동 보정 ｒｃ 지연 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042412A KR100897717B1 (ko) 2002-07-19 2002-07-19 자동 보정 ｒｃ 지연 장치

Publications (2)

Publication Number Publication Date
KR20040008737A KR20040008737A (ko) 2004-01-31
KR100897717B1 true KR100897717B1 (ko) 2009-05-15

Family

ID=37317764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042412A KR100897717B1 (ko) 2002-07-19 2002-07-19 자동 보정 ｒｃ 지연 장치

Country Status (1)

Country Link
KR (1) KR100897717B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202653A (ja) * 1993-10-05 1995-08-04 Advanced Micro Devices Inc 時間遅延回路
KR20000022571A (ko) * 1998-09-22 2000-04-25 김영환 알씨 지연시간 안정화 회로
JP2001292053A (ja) * 2000-01-31 2001-10-19 Fujitsu Ltd 遅延回路及びその回路を用いた半導体装置と半導体集積回路
KR100343464B1 (ko) * 1999-12-22 2002-07-11 박종섭 씨모스 알씨 지연 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202653A (ja) * 1993-10-05 1995-08-04 Advanced Micro Devices Inc 時間遅延回路
KR20000022571A (ko) * 1998-09-22 2000-04-25 김영환 알씨 지연시간 안정화 회로
KR100343464B1 (ko) * 1999-12-22 2002-07-11 박종섭 씨모스 알씨 지연 회로
JP2001292053A (ja) * 2000-01-31 2001-10-19 Fujitsu Ltd 遅延回路及びその回路を用いた半導体装置と半導体集積回路

Also Published As

Publication number Publication date
KR20040008737A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US5012142A (en) Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
US6731143B2 (en) Power-up circuit
US6847252B1 (en) Semiconductor integrated circuit device
US8847635B2 (en) Self-calibration of output buffer driving strength
KR100302589B1 (ko) 기준전압발생기의스타트업회로
US6750696B2 (en) Level conversion circuit converting logic level of signal
US20050151560A1 (en) Scan flip flop, semiconductor device, and production method of semiconductor device
US6016070A (en) Pulse extending circuit
US20070046337A1 (en) Comparator circuit and semiconductor apparatus
US6809555B1 (en) Glitch-free digital phase detector circuits and methods with optional offset and lock window extension
US6982582B1 (en) Simplified comparator with digitally controllable hysteresis and bandwidth
KR19990044993A (ko) 집적 회로
US6980034B2 (en) Adaptive, self-calibrating, low noise output driver
JP4811902B2 (ja) 半導体装置および半導体装置のテスト方法
KR100897717B1 (ko) 자동 보정 ｒｃ 지연 장치
US8922251B2 (en) Buffer control circuit and integrated circuit including the same
US6232813B1 (en) Phase locked loop integrated circuits having fuse-enabled and fuse-disabled delay devices therein
KR100690991B1 (ko) 내부전원을 사용하는 디램의 파워-업 회로
US7471108B2 (en) Variable reference level input circuit and method
KR100503958B1 (ko) 어드레스 천이 검출 회로
US20090085640A1 (en) Level shift device and method for the same
CN116073801A (zh) 相位内插器与相位缓冲器电路
JP3117404B2 (ja) 入力回路およびこれを含む半導体集積回路
US6940304B2 (en) Adaptive threshold logic circuit
KR950002086B1 (ko) 클럭신호 완충장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11