KR100897187B1 - 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법 - Google Patents

감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법 Download PDF

Info

Publication number
KR100897187B1
KR100897187B1 KR1020070080160A KR20070080160A KR100897187B1 KR 100897187 B1 KR100897187 B1 KR 100897187B1 KR 1020070080160 A KR1020070080160 A KR 1020070080160A KR 20070080160 A KR20070080160 A KR 20070080160A KR 100897187 B1 KR100897187 B1 KR 100897187B1
Authority
KR
South Korea
Prior art keywords
diffusion region
conductor
substrate
type diffusion
photodiode
Prior art date
Application number
KR1020070080160A
Other languages
English (en)
Other versions
KR20090015648A (ko
Inventor
이도영
Original Assignee
(주)실리콘화일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘화일 filed Critical (주)실리콘화일
Priority to KR1020070080160A priority Critical patent/KR100897187B1/ko
Priority to US12/670,603 priority patent/US8274032B2/en
Priority to PCT/KR2008/004506 priority patent/WO2009020315A2/en
Priority to CN2008801024684A priority patent/CN101884105B/zh
Publication of KR20090015648A publication Critical patent/KR20090015648A/ko
Application granted granted Critical
Publication of KR100897187B1 publication Critical patent/KR100897187B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 공핍영역이 감소하는 것을 방지하는 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소를 구동하는 방법을 개시한다. 상기 감도저하를 방지하는 분리형 단위화소는, 기판, 포토다이오드, 게이트전극용 도체, 플로팅 확산영역 및 감도저하방지용 도체를 구비한다. 상기 포토다이오드는 상기 기판의 표면 하부에 상하로 형성된 P형 확산영역 및 N형 확산영역의 접합으로 이루어진다. 상기 게이트전극용 도체는 상기 기판의 표면 상부 설치되며 한 면이 상기 N형 확산영역 또는 상기 P형 확산영역과 인접하게 설치된다. 상기 플로팅 확산영역은 상기 게이트 전극용 도체의 다른 한 면에 인접하여 형성된다. 상기 감도저하방지용 도체는 상기 포토다이오드 영역의 상부에 설치되어 상기 포토다이오드 영역을 덮는다.
공핍영역, 감도, 포토다이오드

Description

감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의 구동방법{Separated unit pixel preventing sensitivity reduction and the driving method using the unit pixel}
본 발명은 분리형 단위화소(Unit Pixel)에 관한 것으로, 특히 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의 구동방법에 관한 것이다.
이미지센서를 구성하는 단위화소들 각각은 입사되는 영상신호에 상응하는 전하들을 생성하는 포토다이오드와 상기 포토다이오드에서 생성된 전하들을 이에 대응되는 전기신호로 변환하는 영상신호 변환회로를 구비한다.
도 1은 단위화소의 회로도이다.
도 1을 참조하면, 단위화소는 포토다이오드(PD), 전달트랜지스터(M1), 리셋트랜지스터(M2), 변환트랜지스터(M3) 및 선택트랜지스터(M4)를 구비한다. 여기서 영상신호 변환회로는 전달제어신호(Tx)에 응답하여 포토다이오드(PD)에서 생성된 전하들을 플로팅 확산영역(FD; Floating Diffusion Area)에 전달하는 전달트랜지스터(M1), 리셋제어신호(Rx)에 응답하여 플로팅 확산영역(FD)을 리셋(Reset)시키는 리셋트랜지스터(M2), 플로팅 확산영역(FD)에 축적된 전하에 대응되는 전기신호를 생성하는 변환트랜지스터(M3) 및 선택제어신호(Sx)에 응답하여 변환트랜지스터(M3)로부터 변환된 전기신호를 출력하는 선택트랜지스터(M4)를 구비하는 것이 일반적이다.
종래에는 상기 단위화소들이 동일한 웨이퍼(wafer)에 구현되었다. 그러나 단위화소를 구성하는 포토다이오드의 면적을 증가시키기 위해, 상기 단위화소를 두 개의 부분으로 분할하여 각각 다른 웨이퍼에 구현시키는 분리형 단위화소가 제안되었다. 상기 분리형 단위화소는 서로 다른 2개의 웨이퍼에 각각 구현된 분할 된 화소 칩(Chip)들을 이후에 전기적으로 연결하여 사용하는 것이다. 이 경우 하나의 웨이퍼에는 포토다이오드와 전달트랜지스터를 구현하고, 다른 하나의 웨이퍼에는 영상신호 변환회로를 구성하는 트랜지스터들 중 상기 전달트랜지스터를 제외한 나머지 트랜지스터들을 구현한다.
도 1을 참조하면, 점선을 기준으로 왼쪽에 도시된 포토다이오드(PD) 및 전달트랜지스터(M1)가 하나의 웨이퍼에서 구현되고, 오른쪽에 도시된 나머지 리셋트랜지스터(M2), 변환트랜지스터(M3) 및 선택트랜지스터(M4)는 다른 하나의 웨이퍼에 구현될 것이다.
도 2는 종래의 분리형 단위화소 중 포토다이오드 및 전달트랜지스터가 구현된 단위화소의 일 단면도이다.
도 2를 참조하면, 단위화소(200)는 P++ 기판(20)에 에피택셜(Epitaxial) 성장시킨 P- 에피층(21)에 형성된다. 여기서 P++는 P-에 비해 불순물의 농도가 높다는 것을 의미한다.
단위화소들 각각은 STI(Shallow Trench Insulator, 22)로 둘러싸임으로써 서로 격리 된다. 포토다이오드는 N형(25, 28)과 P형(26, 29)의 접합으로 이루어지는데, 입사되는 빛에너지에 대응되는 전하들을 발생시킨다. 발생된 전하들은 게이트 단자(23-1, 23-2)에 각각 인가되는 전달제어신호(T/G1, T/G2)에 응답하여 동작하는 전달트랜지스터에 의해 플로팅 확산영역(27, 30)으로 전달된다. 게이트 영역(23-1, 23-2)의 양쪽에는 스페이서(24, spacer)가 있다.
2개의 단위화소의 구조 및 동작은 동일하므로, 이하에서는 왼쪽에 도시된 단위 화소에 대해서만 설명한다. 포토다이오드의 N영역(25)과 P형 에피택셜 기판(21)의 접합부도 PN 접합이 되며, 따라서 두 영역(21, 25)이 서로 접촉하는 상기 PN 접합부분에는 일정한 폭(Width)의 자연발생적인 공핍영역(가장 넓은 면적을 커버하는 점선 영역, Depletion Area)이 형성된다. 일반적으로 N영역(25)에 주입된 불순물의 농도는 P형 에피택셜 기판(21)에 주입된 불순물의 농도에 비해 크기 때문에, 상기 PN 접합에 어떠한 바이어스가 인가되지 않는 경우 상기 공핍영역은 N형 영역(25) 쪽 보다는 P형 에피택셜 기판(21) 쪽으로 더 넓게 전개될 것이다.
일반적으로 P형 에피택셜 기판(21)에는 낮은 전압준위를 가지는 DC 바이어스가 인가되고 있다. 따라서 에피택셜 기판(21)에 인가되는 상기 DC 바이어스에 의해 상기 P형 에피택셜(21)과 상기 공핍영역의 폭이 더욱 더 증가하게 된다. 전하들이 존재하지 않는 상기 공핍영역에는 고정된 이온 전하(Fixed Ionized Charge)들에 의한 일정한 전계와 상기 DC 바이어스에 의한 전계가 합쳐진 전계가 존재한다.
일정한 에너지를 가지는 빛이 도 2에 도시된 종래의 단위화소의 하부로부터 포토다이오드에 입사되면 포토다이오드는 이에 대응하는 전자 전공 쌍을 생성시킨다. 이들 전자 및 전공 쌍들은 재결합(Recombination)할 수도 있지만, 확산(Diffusion) 및 드리프트(Drift)에 의해 P영역(26) 또는 N영역(25)으로 이동하게 된다.
전달트랜지스터(23-1)가 턴 오프(Turn Off)되어 있을 때, 상기 포토다이오드의 전압 프로파일(Voltage Profile)이 점선 등고선으로 도시되어 있다. 등고선의 가장 중심부의 점선 원이 가장 높은 전압준위를 가지고 외부로 갈수록 전압준위가 낮아진다. 따라서 단위화소의 아래 방향에서 입사되는 영상신호(빛)에 대응하여 기판(21) 및 포토다이오드 영역에서 생성된 전하들은 동심원의 중앙부분으로 집적되게 된다.
전달트랜지스터(23-1)가 턴 온 되었을 때, 동심원의 중앙부분에 집적된 전하들이 전달트랜지스터(23-1)의 표면(굵은 선으로 도시된 양방향 화살표)을 따라 플로팅 확산영역(18)으로 전달된다. 이 때 동심원의 중앙부분은 채널이 형성되는 표면과는 상당한 거리로 떨어져 있기 때문에, 동심원에 집중적으로 축적된 전하들이 플로팅 확산영역으로 전달되는 경로가 길어지게 되어 단위화소들의 영상감도(Image Sensitivity) 다시 말하면 이미지센서의 감도가 저하되는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 입사되는 영상신호에 대응하여 생성된 전하들이 전달트랜지스터의 표면을 따라 플로팅 확산영역에 전달되는 전하전 달경로를 최단으로 함으로써 감도저하를 방지하는 분리형 단위화소를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 입사되는 영상신호에 대응하여 생성된 전하들이 전달트랜지스터의 표면을 따라 플로팅 확산영역에 전달되는 전하전달경로를 최단으로 함으로써 감도저하를 방지하는 분리형 단위화소의 구동방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 감도저하를 방지하는 분리형 단위화소는, 기판, 포토다이오드, 게이트전극용 도체, 플로팅 확산영역 및 감도저하방지용 도체를 구비한다. 상기 포토다이오드는 상기 기판의 표면 하부에 상하로 형성된 P형 확산영역 및 N형 확산영역의 접합으로 이루어진다. 상기 게이트전극용 도체는 상기 기판의 표면 상부 설치되며 한 면이 상기 N형 확산영역 또는 상기 P형 확산영역과 인접하게 설치된다. 상기 플로팅 확산영역은 상기 게이트 전극용 도체의 다른 한 면에 인접하여 형성된다. 상기 감도저하방지용 도체는 상기 포토다이오드 영역의 상부에 설치되어 상기 포토다이오드 영역을 덮는다.
상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 분리형 단위화소의 구동방법은, 기판, 상기 기판의 표면 하부에 상하로 형성된 P형 확산영역 및 N형 확산영역의 접합으로 이루어진 포토다이오드, 상기 기판의 표면 상부 설치되며 한 면이 상기 N형 확산영역 또는 상기 P형 확산영역과 인접하게 설치된 게이트전극용 도체, 상기 게이트 전극용 도체의 다른 한 면에 인접하여 형성된 플로팅 확산영역 및 상기 포토다이오드 영역의 상부에 설치되어 상기 포토다이오드 영역을 덮는 감도저하방지용 도체를 구비하는 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소를 구동하는 방법이며,
상기 게이트전극용 도체에는 전달제어신호가 인가되고, 상기 감도저하방지용 도체에는 감도저하 방지신호가 인가되며, 상기 감도저하 방지신호는 상기 전달제어신호가 디스에이블 상태일 때 인에이블 되어 있고 상기 전달제어신호가 인에이블 되고 일정한 시간이 경과한 후 디스에이블 되며, 이 후 상기 전달제어신호가 디스에이블 되고 일정한 시간이 경과한 후 다시 인에이블 된다.
본 발명에 따른 감도저하를 방지하는 분리형 단위화소 및 감도저하를 방지하는 분리형 단위화소의 구동방법은, 입사되는 영상신호에 대응하여 생성된 전하들이 전달트랜지스터의 표면을 따라 플로팅 확산영역에 전달되는 전하전달경로를 최단으로 함으로서, 감도저하를 최소한으로 할 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명의 일실시예에 따른 감도저하를 방지하는 분리형 단위화소의 단면도이다.
도 3을 참조하면, 상기 분리형 단위화소(300)는 기본 기판(20)의 상부에 에피택셜 성장시킨 에피택셜 기판(21) 내부에 형성되며, STI(22)에 의해 다른 단위화소들과 격리되고, 포토다이오드 및 전달트랜지스터를 구비한다. 이때, 도 3에 도시된 바와 같이 빛은 기판의 하부를 통하여 포토다이오드 영역으로 입사된다.
여기서 포토다이오드는, 에피택셜 기판(21)이 P형이라고 가정하면, 기판의 표면에 형성된 P형 확산영역(26)과 P형 확산영역(26)의 하부에 형성된 N형 확산영역(25)의 접합으로 이루어진다. 전달트랜지스터는 일 단자가 N형 확산영역(25)이 되고 다른 일 단자가 플로팅 확산영역(27)이 되며 게이트 단자(23-1)에는 전달제어신호(Tx1)가 인가된다. 전달트랜지스터의 게이트 단자(23-1)의 재질로는 다결정 실리콘이 사용되는 것이 일반적이다. 포토다이오드 영역(25, 26)의 상부에는 감도저하 방지신호(Tx1-P)가 인가된 감도저하방지용 도체(29)가 덮여 있다. 감도저하방지용 도체(29)의 재질로는 전달트랜지스터의 게이트 단자(23-1)와 동일한 다결정 실리콘 또는 메탈(Metal)과 같은 도체가 사용될 수 있다.
포토다이오드의 N형 확산영역(25)이 P형 확산영역(26) 보다 전달트랜지스터의 스페이서(24)의 면적만큼 더 넓고, N형 확산영역(25)은 포토다이오드 및 전달트랜지스터의 공통단자가 된다. 이는 스페이서(24)가 없는 상태에서 N형 확산영역(25)을 먼저 형성시킨 후, 스페이서(24)를 형성시킨 다음 P형 확산영역(26)을 N형 확산영역(25)의 내부에 형성시킴으로서 용이하게 구현할 수 있다. 상기와 같은 형태의 포토다이오드를 생성하는 것은 반도체 제조에 관한 평균적인 기술자의 입장에서 보면 쉽게 생성시킬 수 있으므로, 실제의 구체적인 제조 과정을 여기서 설명하지는 않는다.
또한 도면에는 자세하게 도시하지 않았지만, 에피택셜 기판(21)의 표면과 전달트랜지스터의 게이트 단자(23-1)사이 그리고 에피택셜 기판(21)의 표면과 감도저 하방지용 도체(29)의 사이에는 절연물질이 존재한다.
도 4는 본 발명의 다른 일실시예에 따른 감도저하를 방지하는 분리형 단위화소의 단면도이다.
도 4를 참조하면, 상기 분리형 단위화소(400)의 감도저하방지용 도체(30)는 전달트랜지스터의 게이트 단자(23-1)의 상부의 일부 또는 전부를 덮는다는 점이 도 3에 도시된 분리형 단위화소의 감도저하방지용 도체(29)와 차이가 있으며, 나머지는 모두 동일하다. 이때, 도 4에 도시된 바와 같이 빛은 기판의 하부를 통하여 포토다이오드 영역으로 입사된다.
도 5는 본 발명에 따른 감도저하를 방지하는 분리형 단위화소를 구동하는 신호의 파형도이다.
도 5를 참조하면, 전달제어신호(Tx1)가 디스에이블(논리로우) 된 시간 구간에는 포토다이오드가 영상신호를 수신하여 전하를 생성시키고 있는데, 이때 감도저하 방지신호(Tx1-P)가 인에이블(논리하이) 되어 공핍영역의 감소를 방지한다. 전달제어신호(Tx1)가 인에이블(논리하이) 된 시간 구간에는 포토다이오드에서 생성된 전하들이 플로팅 확산영역(27)으로 전달되는데, 이때 전달제어신호(Tx1)가 디스에이블 상태(논리로우)에서 인에이블(논리하이)로 천이하고 난 다음 일정한 시간(D1)이 경과한 후 감도저하 방지신호(Tx1-P)는 인에이블(논리하이) 상태에서 디스에이블(논리로우) 천이된다. 이 후 전달제어신호(Tx1)가 다시 디스에이블(논리로우) 천이하고 난 다음 일정한 시간(D2)이 경과한 후 감도저하 방지신호(Tx1-P)는 인에이블(논리하이) 된다. 여기서 일정한 지연시간(D1, D2)은 경험적으로 설정하거나 실험을 거쳐 최적의 시간으로 설정하면 되며, 0 초(second)로 설정될 수도 있다. 경 우에 따라서는 감도저하 방지신호(Tx1-P)가 전달제어신호(Tx1)에 앞서도록 설정할 수도 있다.
도 3 내지 도 5를 참조하여, 본 발명에 따른 감도저하를 방지하는 분리형 단위화소의 동작 및 감도저하를 방지하게 되는 이유를 설명한다.
먼저 감도저하 방지용 도체(29, 30)에 인가되는 감도저하 방지신호(Tx1-P)는 일정한 전압 준위를 가진다. N형 확산영역(25)과 P형 기판(21) 사이에 존재하는 공핍영역에는 N형 확산영역(25)으로부터 P형 기판(21)의 방향으로 전계가 형성되어 있는데, 예를 들어, 이미지센서가 동작하는 동작전원 중 높은 전압전원이라고 가정하면, 상기 감도저하 방지용 도체(29, 30)에 인가되는 감도저하 방지신호(Tx1-P)의 전압준위에 의해 상기 전계가 더 강해지게 되며 전압 프로파일이 변하게 된다.
도 3 및 도 4를 참조하면, 감도저하 방지용 도체(29, 30)에 감도저하 방지신호(Tx1-P)가 인가된 경우, 포토다이오드에서의 전압 프로파일을 점선으로 나타내었다. 전압준위가 가장 높은 점선원은 도 2에 도시된 전압준위가 가장 높은 점선원의 위치에 비해 기판의 표면 쪽으로 이동해 있다. 또한 도 2에 도시된 전압 프로파일의 형태가 점선원을 중심으로 외부로 갈수록 일정한 크기의 전압 차이를 가지면서 감소하는데 반해, 도 3에 도시된 전압 프로파일은 기판의 표면으로 갈수록 전압차가 급격하게 커지고 기판의 아래 부분으로 갈수록 전압차이가 적어진다는 것을 알 수 있다. 따라서 기판 또는 포토다이오드에서 생성된 전하들은 기판의 하부보다는 기판의 표면 쪽으로 이동하는 경향이 강하게 될 것을 쉽게 예상할 수 있다.
기판의 표면 근처에 축적된 전하들이 기판의 표면을 따라 플로팅 확산영역으 로 이동할 때 그 이동거리가 최소한으로 되게 된다.
감도저하 방지신호(Tx1-P)의 전압준위는 경험적으로 결정할 수도 있고, 일련의 실험을 통해서 최적의 전압준위를 설정할 수 있을 것이다. N형 확산영역(25)과 P형 확산영역(26)의 위치가 반대로 되는 경우에는 감도저하 방지신호(Tx1-P)의 전압준위를 반대로 조절함으로서 이를 해결할 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 단위화소의 회로도이다.
도 2는 종래의 분리형 단위화소 중 포토다이오드 및 전달트랜지스터가 구현된 단위화소의 일 단면도이다.
도 3은 본 발명의 일실시예에 따른 감도저하를 방지하는 분리형 단위화소의 단면도이다.
도 4는 본 발명의 다른 일실시예에 따른 감도저하를 방지하는 분리형 단위화소의 단면도이다.
도 5는 본 발명에 따른 감도저하를 방지하는 분리형 단위화소를 구동하는 신호의 파형도이다.

Claims (6)

  1. 빛이 하부에서 입사되며 에피텍셜 층이 상부에 형성된 기판;
    상기 기판의 표면 하부에 상하로 형성된 P형 확산영역 및 N형 확산영역의 접합으로 이루어진 포토다이오드;
    상기 기판의 표면 상부 설치되며 한 면이 상기 N형 확산영역 또는 상기 P형 확산영역과 인접하게 설치된 게이트전극용 도체;
    상기 게이트 전극용 도체의 다른 한 면에 인접하여 형성된 플로팅 확산영역; 및
    상기 포토다이오드 영역의 상부에 설치되어 상기 포토다이오드 영역을 덮는 감도저하방지용 도체를 구비하는 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소.
  2. 제1항에 있어서, 상기 감도저하방지용 도체는,
    상기 게이트전극용 도체의 일부분을 더 덮는 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소.
  3. 제1항에 있어서,
    상기 기판의 표면과 상기 게이트전극용 도체사이, 상기 기판의 표면과 상기 감도저하방지용 도체 사이에는 절연물질이 있는 것을 특징으로 하는 감도저하를 방 지하는 분리형 단위화소.
  4. 제1항에 있어서,
    상기 게이트전극용 도체는 다결정 실리콘이고,
    상기 감도저하방지용 도체는 금속 또는 다결정 실리콘인 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소.
  5. 제1항에 있어서,
    상기 기판은 P형이고,
    상기 게이트전극용 도체의 측면에는 스페이서가 설치되며,
    상기 P형 기판의 표면에는 상기 P형 확산영역이 형성되고,
    상기 P형 확산영역의 하부에는 상기 N형 확산영역이 상기 P형 확산영역보다 상기 스페이서의 두께 만큼 더 넓게 형성되는 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소.
  6. 빛이 하부에서 입사되며 에피텍셜 층이 상부에 형성된 기판;
    상기 기판의 표면 하부에 상하로 형성된 P형 확산영역 및 N형 확산영역의 접합으로 이루어진 포토다이오드;
    상기 기판의 표면 상부 설치되며 한 면이 상기 N형 확산영역 또는 상기 P형 확산영역과 인접하게 설치된 게이트전극용 도체;
    상기 게이트 전극용 도체의 다른 한 면에 인접하여 형성된 플로팅 확산영역; 및
    상기 포토다이오드 영역의 상부에 설치되어 상기 포토다이오드 영역을 덮는 감도저하방지용 도체를 구비하는 것을 특징으로 하는 감도저하를 방지하는 분리형 단위화소의 구동방법에 있어서,
    상기 게이트전극용 도체에는 전달제어신호가 인가되고, 상기 감도저하방지용 도체에는 감도저하 방지신호가 인가되며,
    상기 감도저하 방지신호는 상기 전달제어신호가 디스에이블 상태일 때 인에이블 되어 있고 상기 전달제어신호가 인에이블 되고 일정한 지연시간이 경과한 후 디스에이블 되며, 이 후 상기 전달제어신호가 디스에이블 되고 일정한 지연시간이 경과한 후 다시 인에이블 되는 것을 특징으로 하는 분리형 단위화소 구동방법.
KR1020070080160A 2007-08-09 2007-08-09 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법 KR100897187B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070080160A KR100897187B1 (ko) 2007-08-09 2007-08-09 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법
US12/670,603 US8274032B2 (en) 2007-08-09 2008-08-04 Separated unit pixel preventing sensitivity reduction and the driving method using the unit pixel
PCT/KR2008/004506 WO2009020315A2 (en) 2007-08-09 2008-08-04 Separated unit pixel preventing sensitivity reduction and the driving method using the unit pixel
CN2008801024684A CN101884105B (zh) 2007-08-09 2008-08-04 防止灵敏度降低的分离的单位像素和使用该单位像素的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080160A KR100897187B1 (ko) 2007-08-09 2007-08-09 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법

Publications (2)

Publication Number Publication Date
KR20090015648A KR20090015648A (ko) 2009-02-12
KR100897187B1 true KR100897187B1 (ko) 2009-05-14

Family

ID=40341882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080160A KR100897187B1 (ko) 2007-08-09 2007-08-09 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법

Country Status (4)

Country Link
US (1) US8274032B2 (ko)
KR (1) KR100897187B1 (ko)
CN (1) CN101884105B (ko)
WO (1) WO2009020315A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961347B1 (fr) * 2010-06-15 2012-08-24 E2V Semiconductors Capteur d'image a multiplication d'electrons
CN104201180A (zh) * 2014-07-11 2014-12-10 格科微电子(上海)有限公司 图像传感器及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044333A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 씨모스 이미지 센서
KR20060027971A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의픽셀 회로 및 그 구동 방법
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031862A (ko) * 2002-10-04 2004-04-14 (주)그래픽테크노재팬 생산성 및 감도가 향상된 이미지 센서
KR100782463B1 (ko) 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
JP2007208817A (ja) * 2006-02-03 2007-08-16 Toshiba Corp 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044333A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 씨모스 이미지 센서
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
KR20060027971A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의픽셀 회로 및 그 구동 방법

Also Published As

Publication number Publication date
US8274032B2 (en) 2012-09-25
CN101884105A (zh) 2010-11-10
KR20090015648A (ko) 2009-02-12
CN101884105B (zh) 2012-11-14
WO2009020315A2 (en) 2009-02-12
WO2009020315A3 (en) 2009-04-23
US20100213348A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
US9620552B2 (en) Solid-state imaging device and manufacturing method thereof
EP1703564B1 (en) Image sensor with embedded photodiode region
EP1668701B1 (en) IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing
CN106847838B (zh) 包括垂直传输门的图像传感器
US20060108613A1 (en) CMOS image sensor
KR20170043141A (ko) 이미지 센서
KR20130081953A (ko) 이미지 센서
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
KR20200042034A (ko) 이미지 센서
KR101484172B1 (ko) 이미지 센서 및 이를 포함하는 이미지 센싱 시스템
KR20080105812A (ko) Cmos 이미지 센서
KR100897187B1 (ko) 감도저하를 방지하는 분리형 단위화소 및 상기 단위화소의구동방법
US20220199663A1 (en) Saddle-gate source follower for imaging pixels
US20070145440A1 (en) CMOS Image Sensor and Method for Fabricating the Same
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR20090098230A (ko) 누설전류를 감소시킨 시모스 이미지 센서
KR100699844B1 (ko) 이미지 센서의 제조 방법
KR100833609B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
WO2009020318A2 (en) Unit pixel suppressing dead zone and afterimage
KR100935269B1 (ko) 이미지 센서 및 그 제조방법
KR20210047008A (ko) 이미지 센서
US20230143634A1 (en) Semiconductor device and image sensor including the semiconductor device
US20240204015A1 (en) Image sensor
KR20230068944A (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 이미지 센서
JP2023007450A (ja) ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 11