KR100894104B1 - 셀프 리프래쉬 주기 측정 회로 - Google Patents

셀프 리프래쉬 주기 측정 회로 Download PDF

Info

Publication number
KR100894104B1
KR100894104B1 KR1020070133639A KR20070133639A KR100894104B1 KR 100894104 B1 KR100894104 B1 KR 100894104B1 KR 1020070133639 A KR1020070133639 A KR 1020070133639A KR 20070133639 A KR20070133639 A KR 20070133639A KR 100894104 B1 KR100894104 B1 KR 100894104B1
Authority
KR
South Korea
Prior art keywords
signal
unit
refresh
self
output
Prior art date
Application number
KR1020070133639A
Other languages
English (en)
Inventor
유성녀
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070133639A priority Critical patent/KR100894104B1/ko
Application granted granted Critical
Publication of KR100894104B1 publication Critical patent/KR100894104B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 셀프 리프래쉬 오실레이터 신호가 입력되고 상기 셀프 리프래쉬 오실레이터 신호의 소정 주기 후 인에이블되는 단위 리프래쉬 반주기 신호를 생성하되, 상기 단위 리프래쉬 반주기 신호의 인에이블 구간은 상기 셀프 리프래쉬 오실레이터 신호의 반 주기로 설정되는 리프래쉬 반주기 신호 생성부와, 상기 단위 리프래쉬 반주기 신호에 응답하여 카운터 신호를 출력하는 카운터부를 포함하는 셀프 리프래쉬 주기 측정 회로에 관한 것이다.
리프래쉬, 오실레이터, 카운터

Description

셀프 리프래쉬 주기 측정 회로{SELF REFRESH PERIOD MEASUREMENT CIRCUIT}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 셀프 리프래쉬 주기 측정 회로에 관한 것이다.
핸드폰이나 노트북 등의 모바일 제품에서 가장 중요한 사항 중 하나는 주어진 배터리로 얼마나 오랫동안 연속해서 제품을 동작시킬 수 있느냐 하는 것이다. 따라서, 이러한 제품들에 탑재되는 모바일 디램에서는 디램의 대기 상태에서 발생하는 셀프 리프레쉬 전류를 줄이는 것이 매우 중요하다.
셀프 리프레쉬 전류를 줄이는 방법으로, PASR(Partial Array Self Refresh), TCSR(Temperature Compensated SelfRefresh), DPD(Deep Power Down mode) 등의 기능을 탑재하여 전력 소모를 줄이는 방법들이 사용되고 있다. 이 중, PASR과 TCSR은 사용자가 프로그램화(EMRS : Extended Mode Register Set)하여 사용하고 있다.
저온에서의 소자의 데이터 보존 시간은 고온보다 증가하므로, 온도 보상 셀프 리프레쉬(TCSR) 회로는 온도에 따라 셀프리프레쉬 주기를 변화시켜 디램을 고온 에서 사용하는 경우에는 셀프 리프레쉬 주기를 짧게 하되 저온에서 사용하는 경우에는 셀프 리프레쉬 주기를 길게 설정함으로써, 전력 소모를 감소시킬 수 있도록 한다. 특히, 자동 온도 보상 셀프 리프레쉬(Auto TCSR) 회로는 사용자가 온도를 설정하는 것이 아니라 칩의 온도를 감지하여 온도에 따라 리프레쉬 동작용 발진신호(Oscillation Signal)의 발생 주기를 자동으로 조절한다.
이와 같이 모바일 디램 등의 반도체 장치의 전류 소모를 감소시키기 위하여 온도에 따라 리프레쉬 주기를 자동으로 조절하기 위해서는 실제 셀프 리프래쉬 주기가 얼마인지를 측정하는 것은 매우 중요하다.
종래 기술에 의한 셀프 리프래쉬 주기 측정은 셀프 리프래쉬 오실레이션 주기를 측정하기 위한 테스트 모드 신호가 입력되면 셀프 오실레이션 주기를 디큐 패드 한 개로 출력하고, 기대값을 low 또는 high로 하여(이하에서는 low의 경우를 예로 들겠다.) 어드레스를 일정간격으로 변화시키면서 스트로브 신호를 띄우고 그 결과를 장비의 메모리에 저장시킨다. 이후 메모리의 결과를 읽어보면 주기에서 high에 해당되는 어드레스는 fail로 카운팅이 될 것이고 low에 해당되는 부분은 pass로 카운팅되어 각각의 pass/fail 어드레스에 장비가 준 일정 간격에 대한 시간을 곱하고 이를 평균내는 방식이었다. 이는 정확한 평균을 위해 여러번 반복 수행해야하고, 다이(die)별 변동성(variation)을 고려한다면 테스트 시간이 상당 소요된다.
따라서, 본 발명은 셀프 리프래쉬 주기 측정을 디지털로 구현하여 측정 장비가 줄 수 있는 오차 범위를 줄이고 칩 내에서 바로 주기를 출력하여 판독 가능하게 하는 셀프 리프래쉬 주기 측정 회로를 제시한다.
이러한 본 발명은 셀프 리프래쉬 오실레이터 신호에 응답하여 단위 리프래쉬 반주기 신호를 생성하는 리프래쉬 반주기 신호 생성부와, 상기 단위 리프래쉬 반주기 신호에 응답하여 카운터 신호를 출력하는 카운터부를 포함한다.
그리고, 본 발명은 셀프 리프래쉬 오실레이터 신호에 응답하여 펄스 신호를 출력하는 펄스 신호 출력부와, 상기 펄스 신호에 응답하여 구동하고, 이를 지연시켜 출력하는 시프트 레지스터와, 상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 단위 리프래쉬 반주기 신호를 출력하는 리프래쉬 반주기 신호 출력부와, 상기 단위 리프래쉬 반주기 신호에 응답하여 상기 시프트 레지스터의 출력신호를 상기 시프트 레지스터로 피드백하는 감지부를 포함한다.
이와 같이 본 발명은 측정 장비에서 측정하던 셀프 리프래쉬 주기를 칩 내의 디지털 회로로 구현하여 셀프 리프래쉬 주기를 측정하고 바로 출력함으로써 테스트 가 용이하고 테스트 시간을 절감할 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명에 의한 셀프 리프래쉬 주기 측정 회로의 블럭도이다.
도 1 에 도시한 바와 같이, 본 발명은 셀프 리프래쉬 오실레이터 신호(SELF_OSC)와 테스트모드 신호(TM_REFDET)에 응답하여 단위 리프래쉬 반주기 신호(HALF_CYCLE)를 생성하는 리프래쉬 반주기 신호 생성부(10)와, 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 외부 펄스 신호(RACTP)에 응답하여 카운터 신호(RAT<0:9>)를 출력하는 카운터(20)부를 포함한다.
도 2 는 도 1 의 리프래쉬 반주기 신호 생성부의 블럭도이다.
도 2 에 도시한 바와 같이, 상기 리프래쉬 반주기 신호 생성부(10)는 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)와 테스트모드 신호(TM_REFDET)에 응답하여 펄스 신호(A노드)를 출력하는 펄스 신호 출력부(11)와, 상기 펄스 신호(A노드)에 응답하여 구동하고, 이를 지연시켜 출력하는 시프트 레지스터(12)와, 상기 시프트 레지스터(12)의 출력신호(SHT2)와 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 단위 리프래쉬 반주기 신호(HALF_CYCLE)를 출력하는 리프래쉬 반주기 신호 출력부(13)와, 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)에 응답하여 상기 시프트 레지스터(12)의 출력신호(SHT2)를 지연시켜 상기 시프트 레지스터(12)로 피드백하는 감지부(14)를 포함한다.
도 3 은 도 1 의 카운터부의 블럭도이다.
도 3 에 도시한 바와 같이, 상기 카운터부(20)는 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 외부 펄스 신호(RACTP)에 응답하여 카운터 인에이블 신호(set,setb)를 출력하는 인에이블 신호 생성부(21)와, 상기 카운터 인에이블 신호(set,setb)에 응답하여 카운터 신호(RAT<0:9>)를 출력하는 제1 내지 제20카운터(22)를 포함한다.
도 4 는 도 2 의 리프래쉬 반주기 신호 생성부의 회로도이다.
도 4 에 도시한 바와 같이, 상기 리프래쉬 반주기 신호 생성부(10)의 펄스 신호 출력부(11)는 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)와 테스트 모드 신호(TM_REFDET)에 응답하여 논리 연산하는 제1연산부(111)와, 상기 제1연산부(111)의 출력신호를 지연시켜 출력하는 지연부(112)와, 상기 제1연산부(112)의 출력신호와 상기 지연부의 출력신호에 응답하여 논리 연산하는 제2연산부(114)를 포함한다.
상기 펄스 신호 출력부(11)는 셀프 리프래쉬 주기 측정시 하이레벨로 활성화되는 테스트 모드 신호(TM_REFDET)에 의해 인에이블된다.
상기 제1연산부(111)는 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)와 테스트 모드 신호(TM_REFDET)를 부정 논리곱 연산하는 논리소자로 구성하고, 상기 제2연산부(114)는 상기 제1연산부(111)의 출력신호와 상기 지연부(112)의 출력신호를 부정 논리합 연산하는 논리소자로 구성한다.
상기 펄스 신호 출력부(11)는 상기 지연부(112)로부터 출력되는 신호를 버퍼링한 후 상기 제2연산부로 출력하는 버퍼부(113)를 더 포함한다.
상기 펄스 신호 출력부(11)는 테스트 모드 신호(TM_REFDET) 활성화 상태에서 셀프 리프래쉬 오실레이터 신호(SELF_OSC)가 입력되는 경우 상기 펄스 신호(A노드)가 발생시킨다. 다시 말해, 셀프 리프래쉬 오실레이터 신호(SELF_OSC)의 라이징에지에 응답하여 상기 펄스 신호(A노드)를 발생시킨다.
그리고, 도 4 에 도시한 바와 같이, 상기 리프래쉬 반주기 신호 생성부(10)의 상기 시프트 레지스터(12)는 상기 펄스 신호(A노드)와 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 구동하는 구동부(121)와, 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 상기 구동부의 출력신호를 지연시켜 출력하는 지연부(122)와, 상기 지연부의 출력신호와 상기 감지부(14)의 출력신호(B노드)에 응답하여 논리 연산하는 제3연산부(123)를 포함한다.
상기 구동부(121)는 상기 펄스 신호(A노드)에 응답하여 풀-다운 구동하는 풀-다운 소자와, 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 풀-업 구동하는 풀-업 소자와, 상기 지연부(122)의 출력신호에 응답하여 풀-업 구동하는 풀-업 소자를 포함한다.
상기 지연부(122)는 상기 구동부(121)의 출력신호를 래치하는 제1래치부와, 상기 제1래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 출력하는 제1전달 게이트와, 상기 제1전달 게이트의 출력신호를 래치하는 제2래치부와, 상기 2래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 출력하는 제2전달 게이트와, 상기 제2전달 게이트의 출력신호와 파워-업 신호에 응답하여 래치하는 제3래치부와, 상기 제3래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 출력하는 제3전달 게이트와, 상기 제3전달 게이트의 출력신호를 래치하는 제4래치부와, 상기 제4래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 출력하는 제4전달 게이트를 포함한다.
상기 제2전달 게이트의 출력신호는 상기 구동부로 입력되도록 구성한다.
상기 제3연산부(123)는 상기 지연부(122)의 출력 신호와 상기 감지부(14)의 출력신호와 파워-업 신호에 응답하여 부정 논리합 연산하는 논리소자로 구성한다. 상기 연산부(123)는 출력신호를 버퍼링한 후 상기 연산부(123)로 출력하는 버퍼부를 더 포함한다.
한편, 도 4 에 도시한 바와 같이 상기 리프래쉬 반주기 신호 생성부(10)의 리프래쉬 반주기 신호 출력부(13)는 상기 시프트 레지스터(12)의 출력신호(SHT2)와 셀프 리프래쉬 오실레이터 신호(SELF_OSC)를 논리 연산하여 단위 리프래쉬 반주기 신호(HALF_CYCLE)를 출력하는 제4연산부를 포함한다.
상기 제4연산부는 상기 시프트 레지스터(12)의 출력신호와 셀프 리프래쉬 오실레이터 신호(SELF_OSC)를 논리곱 연산하는 논리소자로 구성한다.
상기 리프래쉬 반주기 신호 출력부(13)는 셀프 리프래쉬 주기 측정시 활성화되는 테스트 모드 신호에 의해 인에이블된다.
그리고, 도 4 에 도시한 바와 같이 상기 리프래쉬 반주기 신호 생성부(10)의 상기 감지부(14)는 상기 시프트 레지스터(12)의 출력신호를 버퍼링하는 버퍼부와, 상기 버퍼부의 출력신호를 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)에 응답하여 출력하는 제1전달 게이트와, 상기 제1전달 게이트의 출력신호와 파워-업 신호(PWRUP)에 응답하여 부정 논리합 연산하고 래치하는 제1래치부와, 상기 제1래치부의 출력 신호를 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)에 응답하여 출력하는 제2전달 게이트와, 상기 제2전달 게이트의 출력신호를 래치하는 제2래치부와, 상기 제2래치부의 출력신호를 버퍼링하는 버퍼부를 포함한다.
이에 따라, 시프트 레지스터(12)는 상기 펄스 신호(A노드)에 응답하여 구동하는 구동부(121)의 출력신호를 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 2주기만큼 지연시켜 하이레벨로 인에이블되는 출력신호(SHT2)를 생성한다. 이때, 셀프 리프래쉬 오실레이터 신호(SELF_OSC)는 하이레벨이고, 테스트모드 신호(TM_REFDET)도 하이레벨이므로, 리프래쉬 반주기 신호 출력부(13)는 하이레벨로 인에이블되는 단위 리프래쉬 반주기 신호(HALF_CYCLE)를 생성한다. 이 단위 리프래쉬 반주기 신호(HALF_CYCLE)는 셀프 리프래쉬 오실레이터 신호(SELF_OSC)가 로우레벨로 천이하는 경우 로우레벨로 디스에이블되므로, 단위 리프래쉬 반주기 신호(HALF_CYCLE)의 인에이블 구간은 셀프 리프래쉬 오실레이터 신호(SELF_OSC)의 반 주기가 된다.
도 5 는 도 3 의 카운터부의 회로도이다.
도 5 에 도시한 바와 같이, 상기 카운터부(20)는 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 외부 펄스 신호(RACTP)에 응답하여 카운터 인에이블 신호(set,setb)를 출력하는 인에이블부 신호 생성부(21)와, 상기 카운터 인에이블 신호에 응답하여 카운터 신호(RAT<0:9>)를 출력하는 제1 내지 제10카운터(22)를 포함한다.
상기 인에이블 신호 생성부(21)는 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 상기 외부 펄스 신호(RACTP)에 응답하여 논리 연산하는 연산부와, 상기 연산부의 출력신호를 지연시켜 출력하는 지연부(211)를 포함한다. 상기 연산부는 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 상기 외부 펄스 신호(RACTP)에 응답하여 논리곱 연산하는 논리소자로 구성한다.
이와 같이 구성된 본 발명의 동작을 도 1 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명의 리프래쉬 반주기 신호 생성부(10)는 단위 리프래쉬 반주기 신호(HALF_CYCLE)를 생성하기 위한 것으로, 단위 리프래쉬 반주기 신호(HALF_CYCLE)는 주기의 하이(high) 구간만을 검출한 신호이다. 그리고, 카운터부(20)는 셀프 리프래쉬 주기의 하이 구간 동안 외부에서 입력된 일정 펄스에 동기시켜 카운터를 수행하기 위한 것으로, 본 발명에서는 9bit 카운터를 예로 들었으나 주기 측정 정확도를 높이기 위해 bit 카운터를 더 만들수 있다.
9bit는 512번의 경우의 수를 만들어 내어 32us의 주기를 예로들면 반주기 구 간은 16us가 되므로 "16us/512=31.25ns"로 셀프 리프래쉬 주기를 31.25ns의 오차 범위에서 측정할 수 있게 된다. 또한 본 발명에 사용된 bit 카운터는 새롭게 추가되어야 할 것이 아니라 기존의 리프래쉬 어드레스 카운터를 그대로 사용할 수 있기 때문에 추가적인 레이아웃 부담도 크지 않다. 본 발명은 셀프 리프래쉬 주기에서 high 구간동안 카운터를 동작 시킨 후 일정 시간뒤에 9bit 카운터의 각 bit의 결과를 읽어내어, 예로 9bit의 카운터 결과가 1111111111를 10진수로 읽으면 1024가 되고 여기에 외부에서 준 펄스(예로 20ns)을 곱하면(1024*20ns) 20.48us로 이것은 주기의 반주기가 되므로 주기는 40.96이 됨을 알 수 있다. 또 본 발명에서는 도시하지 않았지만 카운팅된 비트의 결과는 디큐(dq) 패드로 읽어 내면 된다. 따라서 디큐 패드 수만큼 bit 카운터를 둘 수 있고 그만큼 주기 측정 정확도를 높일 수 있다.
보다 상세히 설명하면, 도 4 에 도시한 리프래쉬 반주기 신호 생성부(10)의 펄스 신호 출력부(11)는 셀프 리프래쉬 주기 측정을 위한 테스트 모드 신호(TM_REFDET)가 high가 되고, 셀프 리프래쉬 오실레이터 신호(SELF_OSC)가 high가 되는 지점을 디텍팅하여 디텍팅 포인트를 펄스(A노드)로 만들어 출력한다.
이어서, 시프트 레지스터(12)는 첫번째 셀프 리프래쉬 주기는 불안정할 수 있으므로 세번째 주기의 high 구간을 이용하기 위해 상기 펄스 신호 출력부(11)의 출력신호와 셀프 리프래쉬 오실레이터 신호(SELF_OSC)에 응답하여 출력 신호(SHT2)를 시프트 하여 출력한다.
이어서, 리프래쉬 반주기 신호 출력부(13)는 상기 시프트 레지스터(12)로부 터 출력되는 셀프 리프래쉬 주기의 세번째에 신호(SHT2)가 high가 되면 셀프 리프래쉬 주기의 하이 구간에 해당하는 반주기 신호(HALF_CYCLE)를 출력한다.
그리고, 감지부(14)는 상기 반주기 신호(HALF_CYCLE)의 high to low를 감지하는 회로부로 이전에 설명된 high 레벨의 시프트 레지스터의 출력신호(SHT2)가 반주기 신호(HALF_CYCLE)의 high to low에 동기되어 출력신호(B노드)를 하이로 만들면 그 신호를 피드백(feed back) 받아 신호(SHT2)를 low 레벨로 유지시킨다.
low 레벨이 된 신호(SHT2)는 리프래쉬 반주기 신호 출력부(13)의 출력신호(HALF_CYCLE)를 low로 만들어 이후 신호(SELF_OSC)가 high로 입력되어도 반주기 신호(HALF_CYCLE)은 신호(SELF_OSC)의 3번째 주기의 high구간에서만 high가 되고 나머지 구간에서는 low를 유지한다.
그리고, 도 5 에 도시한 바와 같이 카운터부(20)의 인에이블 신호 생성부(21)는 상기 단위 리프래쉬 반주기 신호(HALF_CYCLE)와 외부 펄스 신호(RACTP)에 응답하여 논리곱 연산하여 출력(C 노드)하여 인에이블 신호(set,setb)를 생성하고, 상기 인에이블 신호(set,setb)에 따라 제1 카운터가 구동한다. 즉, 단위 리프래쉬 반주기 신호(HALF_CYCLE)의 하이 구간에서만 제1내지 제10카운터가 동작하여 카운터 신호(RAT<0:9>)를 출력한다.
도 6 내지 도 8은 본 발명의 시뮬레이션 결과도로, 시뮬레이션을 위해 외부 펄스 신호(ractp)를 80ns의 주기로 주었으며 단위 리프래쉬 신호(HALF_CYCLE)의 high 구간의 카운팅 결과는 110010000이었으며 10진수로 400이다. 펄스 신호(ractp)가 80ns이므로 400*80ns=32us, 이것은 1/2 주기에 해당하므로 본 예로 들어진 셀프 리프래쉬 오실레이션 주기는 64us라는 것을 알 수 있다. 본 발명의 시뮬세이션 결과는 도 6 과 같으며 도 7과 도 8 은 도 6 의 주요 동작구간을 확대해 놓은 것이다.
이와 같이 본 발명은 측정 장비에서 측정하던 셀프 리프래쉬 주기를 칩 내의 디지털 회로로 구현하여 셀프 리프래쉬 주기를 측정하고 바로 출력함으로써 테스트가 용이하고 테스트 시간을 절감할 수 있다.
도 1 은 본 발명에 의한 셀프 리프래쉬 주기 측정 회로의 블럭도이다.
도 2 는 도 1 의 리프래쉬 반주기 신호 생성부의 블럭도이다.
도 3 은 도 1 의 카운터부의 블럭도이다.
도 4 는 도 2 의 리프래쉬 반주기 신호 생성부의 회로도이다.
도 5 는 도 3 의 카운터부의 회로도이다.
도 6 내지 도 8 은 도 1 의 타이밍도이다.

Claims (33)

  1. 셀프 리프래쉬 오실레이터 신호가 입력되고 상기 셀프 리프래쉬 오실레이터 신호의 소정 주기 후 인에이블되는 단위 리프래쉬 반주기 신호를 생성하되, 상기 단위 리프래쉬 반주기 신호의 인에이블 구간은 상기 셀프 리프래쉬 오실레이터 신호의 반 주기로 설정되는 리프래쉬 반주기 신호 생성부와;
    상기 단위 리프래쉬 반주기 신호에 응답하여 카운터 신호를 출력하는 카운터부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  2. 제 1 항에 있어서,
    상기 리프래쉬 반주기 신호 생성부는
    상기 셀프 리프래쉬 오실레이터 신호에 응답하여 펄스 신호를 출력하는 펄스 신호 출력부와;
    상기 펄스 신호에 응답하여 구동하고, 이를 상기 셀프 오실레이터 신호에 응답하여 N번째 펄스 신호를 출력하도록 시프트하여 출력하는 시프트 레지스터와;
    상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 단위 리프래쉬 반주기 신호를 출력하는 리프래쉬 반주기 신호 출력부와;
    상기 단위 리프래쉬 반주기 신호에 응답하여 상기 시프트 레지스터의 출력신호를 제어하여 상기 시프트 레지스터로 출력하는 감지부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  3. 제 2 항에 있어서,
    상기 펄스 신호 출력부는
    상기 셀프 리프래쉬 오실레이터 신호와 테스트 모드 신호에 응답하여 논리 연산하는 제1연산부와;
    상기 제1연산부의 출력신호를 지연시켜 출력하는 지연부와;
    상기 제1연산부의 출력신호와 상기 지연부의 출력신호에 응답하여 논리 연산하는 제2연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  4. 제 3 항에 있어서,
    상기 펄스 신호 출력부는 셀프 리프래쉬 주기 측정시 활성화되는 테스트 모드 신호에 응답하여 인에이블되는 셀프 리프래쉬 주기 측정 회로.
  5. 제 3 항에 있어서,
    상기 제1연산부는 상기 셀프 리프래쉬 오실레이터 신호와 테스트 모드 신호를 부정 논리곱 연산하는 논리소자를 포함하고, 상기 제2연산부는 상기 제1연산부 의 출력신호와 상기 지연부의 출력신호를 부정 논리합 연산하는 논리소자를 포함하는 셀프 리프래쉬 주기 측정 회로.
  6. 제 3 항에 있어서,
    상기 펄스 신호 출력부는
    상기 지연부로부터 출력되는 신호를 버퍼링한 후 상기 제2연산부로 출력하는 버퍼부;
    를 더 포함하는 셀프 리프래쉬 주기 측정 회로.
  7. 제 2 항에 있어서,
    상기 시프트 레지스터는
    상기 펄스 신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 구동하는 구동부와;
    상기 셀프 리프래쉬 오실레이터 신호에 응답하여 상기 구동부의 출력신호를 지연시켜 출력하는 지연부와;
    상기 지연부의 출력신호와 상기 감지부의 출력신호에 응답하여 논리 연산하는 제3연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  8. 제 7 항에 있어서,
    상기 구동부는 상기 펄스 신호에 응답하여 풀-다운 구동하는 풀-다운 소자와;
    상기 셀프 리프래쉬 오실레이터 신호에 응답하여 풀-업 구동하는 제1 풀-업 소자와;
    상기 지연부의 출력신호에 응답하여 풀-업 구동하는 제2 풀-업 소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  9. 제 7 항에 있어서,
    상기 지연부는
    상기 구동부의 출력신호를 래치하는 제1래치부와;
    상기 제1래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제1전달 게이트와;
    상기 제1전달 게이트의 출력신호를 래치하는 제2래치부와;
    상기 2래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제2전달 게이트와;
    상기 제2전달 게이트의 출력신호와 파워-업 신호에 응답하여 래치하는 제3래 치부와;
    상기 제3래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제3전달 게이트와;
    상기 제3전달 게이트의 출력신호를 래치하는 제4래치부와;
    상기 제4래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제4전달 게이트;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  10. 제 9 항에 있어서,
    상기 제2전달 게이트의 출력신호는 상기 구동부로 입력되도록 구성한 셀프 리프래쉬 주기 측정 회로.
  11. 제 7 항에 있어서,
    상기 제3연산부는 상기 지연부의 출력 신호와 상기 감지부의 출력신호와 파워-업 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  12. 제 11 항에 있어서,
    상기 제3연산부는 출력신호를 버퍼링한 후 상기 연산부로 출력하는 버퍼부;
    를 더 포함하는 셀프 리프래쉬 주기 측정 회로.
  13. 제 2 항에 있어서,
    상기 리프래쉬 반주기 신호 출력부는 상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 논리 연산하는 제4연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  14. 제 13 항에 있어서,
    상기 제4연산부는 상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호를 논리곱 연산하는 논리소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  15. 제 13 항에 있어서,
    상기 리프래쉬 반주기 신호 출력부는 셀프 리프래쉬 주기 측정시 활성화되는 테스트 모드 신호에 응답하여 인에이블되는 셀프 리프래쉬 주기 측정 회로.
  16. 제 2 항에 있어서,
    상기 감지부는 상기 시프트 레지스터의 출력신호를 버퍼링하는 버퍼부와;
    상기 버퍼부의 출력신호를 상기 단위 리프래쉬 반주기 신호에 응답하여 출력하는 제1전달 게이트와;
    상기 제1전달 게이트의 출력신호와 파워-업 신호에 응답하여 부정 논리합 연산하고 래치하는 제1래치부와;
    상기 제1래치부의 출력 신호를 상기 단위 리프래쉬 반주기 신호에 응답하여 출력하는 제2전달 게이트와;
    상기 제2전달 게이트의 출력신호를 래치하는 제2래치부와;
    상기 제2래치부의 출력신호를 버퍼링하는 버퍼부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  17. 제 1 항에 있어서,
    상기 카운터부는 상기 단위 리프래쉬 반주기 신호와 외부 펄스 신호에 응답하여 카운터 인에이블 신호를 출력하는 인에이블부 신호 생성부와;
    상기 카운터 인에이블 신호에 응답하여 카운터 신호를 출력하는 카운터;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  18. 제 17 항에 있어서,
    상기 인에이블 신호 생성부는
    상기 단위 리프래쉬 반주기 신호와 상기 외부 펄스 신호에 응답하여 논리 연산하는 제5연산부와;
    상기 제5연산부의 출력신호를 지연시켜 출력하는 지연부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  19. 셀프 리프래쉬 오실레이터 신호에 응답하여 펄스 신호를 출력하는 펄스 신호 출력부와;
    상기 펄스 신호에 응답하여 구동하고, 이를 지연시켜 출력하는 시프트 레지스터와;
    상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 단위 리프래쉬 반주기 신호를 출력하는 리프래쉬 반주기 신호 출력부와;
    상기 단위 리프래쉬 반주기 신호에 응답하여 상기 시프트 레지스터의 출력신호를 상기 시프트 레지스터로 피드백하는 감지부와;
    상기 단위 리프래쉬 반주기 신호에 응답하여 카운터 신호를 출력하는 카운터;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  20. 제 19 항에 있어서,
    상기 펄스 신호 출력부는
    상기 셀프 리프래쉬 오실레이터 신호와 테스트 모드 신호에 응답하여 논리 연산하는 제1연산부와;
    상기 제1연산부의 출력신호를 지연시켜 출력하는 지연부와;
    상기 제1연산부의 출력신호와 상기 지연부의 출력신호에 응답하여 논리 연산하는 제2연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  21. 제 20 항에 있어서,
    상기 펄스 신호 출력부는 셀프 리프래쉬 주기 측정시 활성화되는 테스트 모드 신호에 응답하여 인에이블되는 셀프 리프래쉬 주기 측정 회로.
  22. 제 20 항에 있어서,
    상기 제1연산부는 상기 셀프 리프래쉬 오실레이터 신호와 테스트 모드 신호 를 부정 논리곱 연산하는 논리소자를 포함하고, 상기 제2연산부는 상기 제1연산부의 출력신호와 상기 지연부의 출력신호를 부정 논리합 연산하는 논리소자를 포함하는 셀프 리프래쉬 주기 측정 회로.
  23. 제 20 항에 있어서,
    상기 펄스 신호 출력부는
    상기 지연부로부터 출력되는 신호를 버퍼링한 후 상기 제2연산부로 출력하는 버퍼부;
    를 더 포함하는 셀프 리프래쉬 주기 측정 회로.
  24. 제 19 항에 있어서,
    상기 시프트 레지스터는
    상기 펄스 신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 구동하는 구동부와;
    상기 셀프 리프래쉬 오실레이터 신호에 응답하여 상기 구동부의 출력신호를 지연시켜 출력하는 지연부와;
    상기 지연부의 출력신호와 상기 감지부의 출력신호에 응답하여 논리 연산하는 제3연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  25. 제 24 항에 있어서,
    상기 구동부는 상기 펄스 신호에 응답하여 풀-다운 구동하는 풀-다운 소자와;
    상기 셀프 리프래쉬 오실레이터 신호에 응답하여 풀-업 구동하는 제1 풀-업 소자와;
    상기 지연부의 출력신호에 응답하여 풀-업 구동하는 제2 풀-업 소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  26. 제 24 항에 있어서,
    상기 지연부는
    상기 구동부의 출력신호를 래치하는 제1래치부와;
    상기 제1래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제1전달 게이트와;
    상기 제1전달 게이트의 출력신호를 래치하는 제2래치부와;
    상기 2래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제2전달 게이트와;
    상기 제2전달 게이트의 출력신호와 파워-업 신호에 응답하여 래치하는 제3래치부와;
    상기 제3래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제3전달 게이트와;
    상기 제3전달 게이트의 출력신호를 래치하는 제4래치부와;
    상기 제4래치부의 출력신호를 상기 셀프 리프래쉬 오실레이터 신호에 응답하여 출력하는 제4전달 게이트;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  27. 제 26 항에 있어서,
    상기 제2전달게이트의 출력신호는 상기 구동부로 입력되도록 구성한 셀프 리프래쉬 주기 측정 회로.
  28. 제 24 항에 있어서,
    상기 제3연산부는 상기 지연부의 출력 신호와 상기 감지부의 출력신호와 파워-업 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  29. 제 28 항에 있어서,
    상기 제3연산부는 출력신호를 버퍼링한 후 상기 연산부로 출력하는 버퍼부;
    를 더 포함하는 셀프 리프래쉬 주기 측정 회로.
  30. 제 19 항에 있어서,
    상기 리프래쉬 반주기 신호 출력부는 상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호에 응답하여 논리 연산하는 제4연산부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  31. 제 30 항에 있어서,
    상기 제4연산부는 상기 시프트 레지스터의 출력신호와 셀프 리프래쉬 오실레이터 신호를 논리곱 연산하는 논리소자;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
  32. 제 30 항에 있어서,
    상기 리프래쉬 반주기 신호 출력부는 셀프 리프래쉬 주기 측정시 활성화되는 테스트 모드 신호에 응답하여 인에이블되는 셀프 리프래쉬 주기 측정 회로.
  33. 제 19 항에 있어서,
    상기 감지부는 상기 시프트 레지스터의 출력신호를 버퍼링하는 버퍼부와;
    상기 버퍼부의 출력신호를 상기 단위 리프래쉬 반주기 신호에 응답하여 출력하는 제1전달 게이트와;
    상기 제1전달 게이트의 출력신호와 파워-업 신호에 응답하여 부정 논리합 연산하고 래치하는 제1래치부와;
    상기 제1래치부의 출력 신호를 상기 단위 리프래쉬 반주기 신호에 응답하여 출력하는 제2전달 게이트와;
    상기 제2전달 게이트의 출력신호를 래치하는 제2래치부와;
    상기 제2래치부의 출력신호를 버퍼링하는 버퍼부;
    를 포함하는 셀프 리프래쉬 주기 측정 회로.
KR1020070133639A 2007-12-18 2007-12-18 셀프 리프래쉬 주기 측정 회로 KR100894104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070133639A KR100894104B1 (ko) 2007-12-18 2007-12-18 셀프 리프래쉬 주기 측정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133639A KR100894104B1 (ko) 2007-12-18 2007-12-18 셀프 리프래쉬 주기 측정 회로

Publications (1)

Publication Number Publication Date
KR100894104B1 true KR100894104B1 (ko) 2009-04-20

Family

ID=40757948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133639A KR100894104B1 (ko) 2007-12-18 2007-12-18 셀프 리프래쉬 주기 측정 회로

Country Status (1)

Country Link
KR (1) KR100894104B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050944A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
US6711082B1 (en) * 2002-11-18 2004-03-23 Infineon Technologies, Ag Method and implementation of an on-chip self refresh feature
KR20070002743A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050944A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
US6711082B1 (en) * 2002-11-18 2004-03-23 Infineon Technologies, Ag Method and implementation of an on-chip self refresh feature
KR20070002743A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 메모리 소자

Similar Documents

Publication Publication Date Title
KR100654003B1 (ko) 반도체 장치의 셀프 리프레쉬 주기 측정회로
US7187599B2 (en) Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
US6489819B1 (en) Clock synchronous semiconductor memory device allowing testing by low speed tester
US8355288B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
KR100945899B1 (ko) 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US8482330B2 (en) Temperature sensing circuit and method
JP2007116574A (ja) Ｄｌｌ回路及びこれらを備えた半導体装置
US8902682B2 (en) Semiconductor memory device
JPH10255498A (ja) アクセスタイムの測定回路及び方法
US7126400B2 (en) Delay adjustment circuit, integrated circuit device, and delay adjustment method
JPH10177058A (ja) 速度検出器を有する集積回路
JP2002358796A (ja) 半導体装置
CN101345080B (zh) 振荡装置、振荡方法以及存储器装置
JP2011199617A (ja) クロック生成回路及びこれを備える半導体装置、並びに、クロック信号の生成方法
KR100894104B1 (ko) 셀프 리프래쉬 주기 측정 회로
US9368173B1 (en) Semiconductor memory device
KR20130050853A (ko) 초기화신호 생성회로를 포함하는 반도체 메모리 장치
US7263008B2 (en) Semiconductor memory device for securing a stable operation at a high speed operation
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
KR101022667B1 (ko) 오버드라이빙 구조를 갖는 반도체메모리소자
US20220093187A1 (en) Memory system and control method
KR100642915B1 (ko) 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터
KR19990080938A (ko) 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법
JP5418412B2 (ja) 半導体集積回路
KR20150108174A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee