KR100893558B1 - Semiconductor device, manufacturing method for semiconductor device and electronic component - Google Patents

Semiconductor device, manufacturing method for semiconductor device and electronic component Download PDF

Info

Publication number
KR100893558B1
KR100893558B1 KR1020060074134A KR20060074134A KR100893558B1 KR 100893558 B1 KR100893558 B1 KR 100893558B1 KR 1020060074134 A KR1020060074134 A KR 1020060074134A KR 20060074134 A KR20060074134 A KR 20060074134A KR 100893558 B1 KR100893558 B1 KR 100893558B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
terminal
electrode
connection terminal
active surface
Prior art date
Application number
KR1020060074134A
Other languages
Korean (ko)
Other versions
KR20070018688A (en
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020060074134A priority Critical patent/KR100893558B1/en
Publication of KR20070018688A publication Critical patent/KR20070018688A/en
Application granted granted Critical
Publication of KR100893558B1 publication Critical patent/KR100893558B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Abstract

반도체 장치로서, 능동면을 갖는 반도체 기판과, 상기 능동면 측에 설치된 제 1 전극과, 상기 능동면 측에 설치되고, 상기 제 1 전극에 전기적으로 접속된 외부 접속 단자와, 상기 반도체 기판의 능동면 측에 설치된 접속용 단자를 구비한다.

Figure R1020060074134

반도체 장치, 제 1 전극, 외부 접속 단자, 개구부, 밀봉 수지

A semiconductor device comprising: a semiconductor substrate having an active surface, a first electrode provided on the active surface side, an external connection terminal provided on the active surface side and electrically connected to the first electrode, and an active portion of the semiconductor substrate It is provided with the terminal for a connection provided in the surface side.

Figure R1020060074134

Semiconductor device, 1st electrode, external connection terminal, opening part, sealing resin

Description

반도체 장치, 반도체 장치의 제조 방법 및 전자 부품{SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE AND ELECTRONIC COMPONENT}Semiconductor device, manufacturing method and electronic component of semiconductor device {SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE AND ELECTRONIC COMPONENT}

도 1은 본 발명의 반도체 장치의 일 실시예를 나타낸 측단면도.1 is a side cross-sectional view showing an embodiment of a semiconductor device of the present invention.

도 2는 도 1의 반도체 장치를 모식적으로 나타낸 평면도.FIG. 2 is a plan view schematically illustrating the semiconductor device of FIG. 1. FIG.

도 3의 (a)∼(c)는 도 1의 반도체 장치의 제조 방법을 설명하기 위한 도면.3A to 3C are diagrams for describing the method for manufacturing the semiconductor device of FIG. 1.

도 4는 도 1의 반도체 장치의 제조 방법을 설명하기 위한 도면.4 is a view for explaining a method of manufacturing the semiconductor device of FIG. 1.

도 5는 본 발명의 전자 부품의 일 실시예를 나타낸 사시도.5 is a perspective view showing one embodiment of an electronic component of the invention.

도 6은 본 발명의 반도체 장치의 다른 실시예를 나타낸 측단면도.6 is a side sectional view showing another embodiment of the semiconductor device of the present invention.

도 7은 본 발명의 전자 부품이 탑재된 전자 기기의 일례를 나타낸 도면.7 illustrates an example of an electronic device on which the electronic component of the present invention is mounted.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1 : 반도체 장치 10 : 실리콘 기판1 semiconductor device 10 silicon substrate

10a : 능동면(能動面) 11 : 제 1 전극10a: active surface 11: first electrode

12 : 외부 접속 단자 13 : 접속용 단자12: external connection terminal 13: terminal for connection

14 : 제 1 절연층 14a : 개구부14: first insulating layer 14a: opening

15 : 응력 완화층 16 : 배선15: stress relaxation layer 16: wiring

17 : 제 2 절연층 17a : 개구부17: second insulating layer 17a: opening

17b : 개구부 18 : 제 2 전극17b: opening 18: second electrode

19 : 재배치 배선 20 : 밀봉 수지19: relocation wiring 20: sealing resin

본 발명은 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로 기판, 및 전자 기기에 관한 것이다.TECHNICAL FIELD This invention relates to a semiconductor device, the manufacturing method of a semiconductor device, an electronic component, a circuit board, and an electronic device.

반도체 장치를 보다 고밀도로 실장하기 위해서는, 베어칩(bare chip) 실장이 이상적이다.In order to mount the semiconductor device at a higher density, bare chip mounting is ideal.

그러나, 베어칩은 품질의 유지 및 취급이 어렵다는 문제가 있다.However, the bare chip has a problem that it is difficult to maintain and handle quality.

그래서, 종래부터 CSP(Chip Scale/Size Package)가 적용된 반도체 장치가 개발되어 있다.Thus, a semiconductor device to which a Chip Scale / Size Package (CSP) has been applied has been developed.

또한, 특히 최근에는 WO01/071805호 공보나 일본국 공개특허2004-165415호 공보에 개시되어 있는 바와 같이, 웨이퍼 레벨로 CSP를 형성하는 소위 웨이퍼 레벨 CSP(W-CSP)가 주목받고 있다.In particular, in recent years, as disclosed in WO 01/071805 and Japanese Patent Laid-Open No. 2004-165415, so-called wafer level CSPs (W-CSPs) that form CSPs at the wafer level have attracted attention.

웨이퍼 레벨 CSP에서는 재배선이 실시된 복수의 반도체 소자(집적 회로)를 웨이퍼로 형성하고, 그 후, 웨이퍼를 절단함으로써, 각 반도체 소자(집적 회로)를 개편화(個片化))하여 반도체 장치를 얻고 있다.In the wafer-level CSP, a plurality of semiconductor elements (integrated circuits) subjected to rewiring are formed into wafers, and then the wafers are cut to separate each semiconductor element (integrated circuits) into semiconductor devices. Is getting.

그런데, 반도체 장치는 예를 들어 수정 발진기나 MEMS(Micro Electro Mechanical Systems) 구조체, 각종 전자 부품 구조체 등을 구동하기 위한 구동 장 치로서 다용(多用)되고 있다.By the way, the semiconductor device is used as a drive device for driving a crystal oscillator, a MEMS structure, various electronic component structures, etc., for example.

이러한 구조체와 구동 장치(반도체 장치)는 예를 들어 휴대 전화 등의 휴대 제품에 다용되기 때문에, 그 소형화가 강하게 요망되고 있다.Since such a structure and a drive device (semiconductor device) are used abundantly in portable products, such as a mobile telephone, for example, the miniaturization thereof is strongly desired.

그래서, 이러한 구조체와 이것을 구동시키는 반도체 장치를 일체화하여 전자 부품으로 하고, 구조체와 반도체 장치의 집합체(전자 부품)를 소형화하는 것을 생각할 수 있다.Therefore, it is conceivable to integrate such a structure and a semiconductor device for driving the same into an electronic component, and to miniaturize the aggregate (electronic component) of the structure and the semiconductor device.

특히 반도체 장치에 대해서는 상기 웨이퍼 레벨 CSP가 적용된 반도체 장치를 사용하면, 보다 한층 더 소형화가 가능해진다.In particular, when the semiconductor device to which the wafer level CSP is applied is used, the semiconductor device can be further miniaturized.

그러나, 상술한 웨이퍼 레벨 CSP가 적용된 반도체 장치에서는, 반도체 장치가 실장되는 회로 기판 등에 대한 접속만이 상정(想定)되어 있어, 접속용 단자로서의 외부 접속 단자는 회로 기판 등에 대한 실장에만 이용되는 구성으로 되어 있다.However, in the above-described semiconductor device to which the wafer level CSP is applied, only the connection to the circuit board or the like on which the semiconductor device is mounted is assumed, and the external connection terminal as the connection terminal is used only for mounting to the circuit board or the like. It is.

따라서, 현상(現狀)에서는, 이 반도체 장치와 상기 구조체를 일체화하여 전자 부품을 형성하는 것은 그 구성상 상당히 곤란하다.Therefore, in development, it is very difficult in the structure to form an electronic component integrating this semiconductor device and the said structure.

본 발명은 상기 사정을 감안하여 안출된 것으로서, 특히 각종 구조체와의 일체화를 가능하게 하고, 이것에 의해 얻어지는 전자 부품의 소형화를 가능하게 하며, 웨이퍼 레벨 CSP가 적용된 반도체 장치와, 그 제조 방법, 또한 이 반도체 장치를 가진 전자 부품과, 회로 기판 및 전자 기기를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and in particular, enables integration with various structures, miniaturization of electronic components obtained thereby, a semiconductor device to which a wafer level CSP is applied, and a manufacturing method thereof. An object of the present invention is to provide an electronic component, a circuit board, and an electronic device having the semiconductor device.

본 발명의 반도체 장치는 능동면(能動面)을 갖는 반도체 기판과, 상기 능동 면 측에 설치된 제 1 전극과, 상기 능동면 측에 설치되고, 상기 제 1 전극에 전기적으로 접속된 외부 접속 단자와, 상기 반도체 기판의 능동면 측에 설치된 접속용 단자를 구비한다.The semiconductor device of the present invention includes a semiconductor substrate having an active surface, a first electrode provided on the active surface side, an external connection terminal provided on the active surface side and electrically connected to the first electrode; And a connection terminal provided on the active surface side of the semiconductor substrate.

이 반도체 장치에 의하면, 외부 접속 단자와는 별도로 접속용 단자가 설치되어 있기 때문에, 이 접속용 단자를 이용하여, 예를 들어 다른 기능 구조체(외부 접속 단자가 접속되는 기능 구조체와는 상이한 기능 구조체)와의 기계적 접속이나 전기적 접속을 행할 수 있다. 이것에 의해, 반도체 장치와 기능 구조체를 일체화하여 전자 부품을 형성할 수 있고, 그 소형화를 도모하는 것이 가능해진다.According to this semiconductor device, since the terminal for connection is provided separately from an external connection terminal, using this connection terminal, for example, another functional structure (functional structure different from the functional structure to which an external connection terminal is connected) is used. Mechanical connection and electrical connection can be made. Thereby, an electronic component can be formed by integrating a semiconductor device and a functional structure, and it becomes possible to miniaturize it.

또한, 상기 반도체 장치에서는 상기 제 1 전극과 상기 외부 접속 단자를 전기적으로 접속하고, 상기 능동면 측에 설치된 재배치 배선을 구비하는 것이 바람직하다.In the semiconductor device, preferably, the first electrode and the external connection terminal are electrically connected to each other, and a rearrangement wiring provided on the active surface side is provided.

이렇게 하면, 외부 접속 단자의 위치나 그 배열을 자유롭게(임의로) 설계할 수 있다.In this way, the position and arrangement of the external connection terminals can be freely (arbitrarily) designed.

또한, 상기 반도체 장치에서는 상기 접속용 단자와 전기적으로 접속되고, 상기 반도체 기판의 능동면 측에 설치된 제 2 전극을 구비하는 것이 바람직하다.In the semiconductor device, it is preferable to include a second electrode electrically connected to the connection terminal and provided on the active surface side of the semiconductor substrate.

이렇게 하면, 접속용 단자를 이용하여 반도체 장치의 전기적인 처리가 가능해진다.In this way, the electrical processing of a semiconductor device is attained using the connection terminal.

또한, 접속용 단자를 이용하여 다른 기능 구조체와의 전기적 접속을 행함으로써, 예를 들어 이 반도체 장치를 상기 기능 구조체의 구동용 소자로서 기능시키는 것도 가능해진다.In addition, it is also possible to make this semiconductor device function as a driving element of the functional structure, for example, by making an electrical connection with another functional structure using a connection terminal.

또한, 상기 반도체 장치에서는, 상기 접속용 단자는 전기적인 검사나 조정을 행할 때에 이용되는 것이 바람직하다.In the semiconductor device, it is preferable that the connection terminal is used when performing electrical inspection or adjustment.

이렇게 하면, 예를 들어 전기적 검사나 트리밍(trimming) 등에 의한 반도체 장치의 기능 검사나 기능 조정을 상기 접속용 단자를 이용하여 행하는 것이 가능해진다.In this way, the function test and the function adjustment of the semiconductor device, for example, by electrical inspection, trimming, or the like, can be performed by using the connection terminal.

또한, 상기 반도체 장치에서는, 상기 접속용 단자는 상기 외부 접속 단자에 접속되는 부품과는 상이한 부품에 전기적 접속을 행하기 위한 단자인 것이 바람직하다.In the semiconductor device, it is preferable that the connection terminal is a terminal for electrical connection to a component different from the component connected to the external connection terminal.

이렇게 하면, 접속용 단자를 이용하여 다른 기능 구조체와의 전기적 접속을 행함으로써, 이 반도체 장치를 상기 기능 구조체의 구동용 소자로서 기능시키는 것이 가능해진다.In this way, it is possible to make this semiconductor device function as a drive element of the said functional structure by making electrical connection with another functional structure using a connection terminal.

또한, 상기 반도체 장치에서는 상기 반도체 기판과 상기 외부 접속 단자 사이에 설치된 응력 완화층을 구비하고, 상기 외부 접속 단자가 상기 제 1 전극에 배선을 통하여 접속되어 있는 것이 바람직하다.Moreover, it is preferable that the said semiconductor device is equipped with the stress relaxation layer provided between the said semiconductor substrate and the said external connection terminal, and the said external connection terminal is connected to the said 1st electrode via wiring.

이렇게 하면, 배선을 통하여 제 1 전극과 외부 접속 단자가 전기적으로 접속됨으로써, 이 반도체 장치에 재배치 배선이 형성되고, 따라서, 외부 접속 단자의 크기나 형상, 배치 등의 자유도가 넓어진다.In this case, the first electrode and the external connection terminal are electrically connected through the wiring, so that the rearrangement wiring is formed in the semiconductor device, thereby increasing the degree of freedom in the size, shape and arrangement of the external connection terminal.

또한, 응력 완화층이 설치되어 있기 때문에, 외부 접속 단자를 통한 반도체 장치와 외부 기기 등의 접속 신뢰성이 높아진다.Moreover, since the stress relaxation layer is provided, the connection reliability of a semiconductor device, external device, etc. via an external connection terminal becomes high.

또한, 상기 반도체 장치에서는 상기 접속용 단자를 밀봉하는 밀봉 수지를 구 비하는 것이 바람직하다.Moreover, in the said semiconductor device, it is preferable to provide the sealing resin which seals the said terminal for connection.

접속용 단자를 이용하여 전기적인 검사나 조정을 행한 후, 접속용 단자를 밀봉 수지로 밀봉하면, 그 후에 접속용 단자를 이용하여 조정 등을 행할 수 없게 된다.After the electrical inspection and the adjustment are performed using the connection terminal, the connection terminal is sealed with a sealing resin, whereby adjustment or the like cannot be performed using the connection terminal.

이것에 의해, 검사나 조정 후의 반도체 장치의 신뢰성을 높일 수 있다.Thereby, the reliability of the semiconductor device after inspection and adjustment can be improved.

또한, 다른 기능 구조체와의 사이의 전기적 접속에 접속용 단자를 이용한 후, 밀봉 수지로 밀봉하면, 이 접속용 단자에서의 예측 불가능한 단락(短絡)을 방지할 수 있고, 더 나아가서는 이 접속용 단자에서 접속 강도를 높일 수도 있다.In addition, if the connecting terminal is used for electrical connection with other functional structures and then sealed with a sealing resin, an unexpected short circuit in the connecting terminal can be prevented, and furthermore, the connecting terminal. You can also increase the connection strength.

또한, 상기 반도체 장치에서는 상기 접속용 단자가 기둥 형상으로 형성되어 있는 것이 바람직하다.Moreover, in the said semiconductor device, it is preferable that the said terminal for a connection is formed in columnar shape.

이렇게 하면, 기둥 형상의 접속용 단자가 예를 들어 하층 도전부와 상층 도전부를 도통(導通)시키는 상하 도통 부재로서 기능함으로써, 반도체 장치 전체에서의 재배치 배선에 대한 자유도가 높아진다.In this case, the columnar terminal for connection functions as an upper and lower conductive member for conducting the lower conductive portion and the upper conductive portion, for example, thereby increasing the degree of freedom for relocation wiring in the entire semiconductor device.

본 발명의 반도체 장치의 제조 방법은 능동면을 갖는 반도체 기판을 준비하고, 상기 반도체 기판의 능동면 측에 제 1 전극을 형성하는 공정과, 상기 제 1 전극에 전기적으로 접속되는 외부 접속 단자를 상기 반도체 기판의 능동면 측에 형성하는 공정과, 상기 반도체 기판의 능동면 측에 접속용 단자를 형성하는 공정을 포함한다.The method for manufacturing a semiconductor device of the present invention includes the steps of preparing a semiconductor substrate having an active surface, forming a first electrode on the active surface side of the semiconductor substrate, and an external connection terminal electrically connected to the first electrode. And forming a terminal for connection on the active surface side of the semiconductor substrate, and forming a terminal for connection on the active surface side of the semiconductor substrate.

이 반도체 장치의 제조 방법에 의하면, 반도체 기판의 능동면 측에 외부 접속 단자와는 별도로 접속용 단자를 설치하기 때문에, 이 제조 방법에 의해 얻어진 반도체 장치는 접속용 단자를 이용하여 예를 들어 다른 기능 구조체와의 기계적 접속이나 전기적 접속을 행하는 것이 가능해진다.According to the manufacturing method of this semiconductor device, since the terminal for connection is provided in the active surface side of a semiconductor substrate separately from an external connection terminal, the semiconductor device obtained by this manufacturing method uses a connection terminal, for example, a different function. It is possible to make mechanical or electrical connections with the structure.

이것에 의해, 기능 구조체와 반도체 장치를 일체화하여 전자 부품을 형성할 수 있어 전자 부품의 소형화를 도모할 수 있다.Thereby, the electronic component can be formed by integrating the functional structure and the semiconductor device, and the electronic component can be miniaturized.

또한, 상기 반도체 장치의 제조 방법에서는, 반도체 기판의 능동면 측에 제 2 전극을 형성함으로써, 상기 접속용 단자와 상기 제 2 전극을 전기적으로 접속시키는 것이 바람직하다.Moreover, in the manufacturing method of the said semiconductor device, it is preferable to electrically connect the said connection terminal and said 2nd electrode by forming a 2nd electrode in the active surface side of a semiconductor substrate.

이렇게 하면, 얻어진 반도체 장치는 접속용 단자를 이용함으로써 전기적인 처리가 가능해진다.In this way, the obtained semiconductor device can be electrically processed by using the connection terminal.

또한, 접속용 단자를 이용하여 다른 기능 구조체와의 전기적 접속을 행함으로써, 예를 들어 이 반도체 장치를 상기 기능 구조체의 구동용 소자로서 기능시키는 것도 가능해진다.In addition, it is also possible to make this semiconductor device function as a driving element of the functional structure, for example, by making an electrical connection with another functional structure using a connection terminal.

또한, 상기 반도체 장치의 제조 방법에서는, 복수의 상기 반도체 장치를 1개의 기판 위에 형성하는 공정과, 상기 기판을 절단하여 상기 복수의 반도체 장치 각각을 개편화하는 것이 바람직하다.Moreover, in the manufacturing method of the said semiconductor device, it is preferable to process the said some semiconductor device on one board | substrate, and to cut | disconnect the said board | substrate and to separate each of the said plurality of semiconductor devices.

이렇게 하면, 효율적으로 복수의 반도체 장치를 제조하는 것이 가능해지고, 따라서, 반도체 장치의 비용 저감화를 도모할 수 있다.In this way, it becomes possible to manufacture several semiconductor devices efficiently, and can therefore reduce the cost of a semiconductor device.

또한, 상기 반도체 장치의 제조 방법에서는, 상기 접속용 단자를 설치한 후, 상기 접속용 단자를 이용하여 검사나 조정, 또는 접속을 행하는 공정과, 그 후에 상기 접속용 단자를 밀봉 수지에 의해 밀봉하는 공정을 포함하는 것이 바람직하다.Moreover, in the manufacturing method of the said semiconductor device, after providing the said terminal for a connection, the process of test | inspection, adjustment, or a connection using the said terminal for connection, and after that, sealing the said terminal for connection with a sealing resin after that It is preferable to include a process.

전기적인 검사나 조정에 접속용 단자를 이용한 후에, 접속용 단자를 밀봉 수지로 밀봉하면, 그 후에 접속용 단자를 이용하여 조정 등을 행할 수 없게 된다.After the connection terminal is used for electrical inspection or adjustment, the connection terminal is sealed with a sealing resin, and after that, adjustment or the like cannot be performed using the connection terminal.

이것에 의해, 검사나 조정 후의 반도체 장치의 신뢰성을 높일 수 있다.Thereby, the reliability of the semiconductor device after inspection and adjustment can be improved.

또한, 다른 기능 구조체와의 사이의 전기적 접속에 접속용 단자를 이용한 후, 밀봉 수지로 밀봉하면, 이 접속용 단자에서의 예측 불가능한 단락을 방지할 수 있고, 더 나아가서는 이 접속용 단자에서의 접속 강도를 높일 수도 있다.In addition, if the connecting terminal is used for electrical connection with another functional structure and then sealed with a sealing resin, an unexpected short circuit at the connecting terminal can be prevented, and further, the connecting at the connecting terminal. You can also increase the strength.

본 발명의 전자 부품은 반도체 기판과, 상기 반도체 기판의 능동면 측에 설치된 제 1 전극과, 상기 능동면 측에 설치되고, 상기 제 1 전극에 전기적으로 접속된 외부 접속 단자와, 상기 반도체 기판의 능동면 측에 설치된 접속용 단자를 갖는 반도체 장치를 구비하고, 상기 반도체 장치에서의 상기 반도체 기판의 상기 능동면과는 반대면 측에 배열 설치된 기능 구조체와, 상기 기능 구조체와 상기 접속용 단자를 전기적으로 접속하는 도전 접속부를 더 구비한다.The electronic component of the present invention includes a semiconductor substrate, a first electrode provided on the active surface side of the semiconductor substrate, an external connection terminal provided on the active surface side and electrically connected to the first electrode, and the semiconductor substrate. A semiconductor device having a terminal for connection provided on the active surface side, wherein the functional structure is arranged on the side opposite to the active surface of the semiconductor substrate in the semiconductor device, and the functional structure and the terminal for connection are electrically connected. It is further provided with a conductive connection part for connecting.

이 전자 부품에 의하면, 접속용 단자를 이용하고, 또한 도전 접속부를 이용함으로써, 반도체 장치와 기능 구조체를 접속하고 있기 때문에, 반도체 장치와 기능 구조체가 일체화되어 전자 부품으로 되고, 따라서, 전자 부품의 소형화를 도모할 수 있다.According to this electronic component, since a semiconductor device and a functional structure are connected by using a connection terminal and using a conductive connection portion, the semiconductor device and the functional structure are integrated into an electronic component, thus miniaturizing the electronic component. Can be planned.

또한, 특히 상기 도전 접속부는 와이어 본딩에 의해 형성되어 있는 것이 바람직하다.Moreover, it is preferable that especially the said electrically-conductive connection part is formed by wire bonding.

이렇게 하면, 반도체 장치와 기능 구조체의 입체 접속 구조를 간편하게 얻을 수 있다.In this way, the three-dimensional connection structure of a semiconductor device and a functional structure can be obtained easily.

또한, 상기 전자 부품에서는, 상기 외부 접속 단자의 정점(頂點)의 높이는 상기 도전 접속부의 정점의 높이보다도 높은 것이 바람직하다.Moreover, in the said electronic component, it is preferable that the height of the vertex of the said external connection terminal is higher than the height of the vertex of the said conductive connection part.

이렇게 하면, 외부 접속 단자를 이용하여 전자 부품과 외부 기기 등을 접속할 때, 와이어에 의해 간섭하는 것이 방지되어 양호하게 접속을 행하는 것이 가능해진다.In this way, when connecting an electronic component, an external device, etc. using an external connection terminal, interference by a wire is prevented and it becomes possible to connect satisfactorily.

또한, 상기 전자 부품에서는 상기 도전 접속부를 밀봉하는 밀봉 수지를 구비하는 것이 바람직하다.Moreover, it is preferable to provide sealing resin which seals the said electrically conductive connection part in the said electronic component.

이렇게 하면, 밀봉 수지에 의해 도전 접속부가 보호되기 때문에, 전자 부품으로서의 신뢰성이 향상되어 전자 부품을 양산(量産)할 경우에 유리한 구조로 된다.In this case, since the electrically conductive connection part is protected by sealing resin, the reliability as an electronic component improves and it becomes an advantageous structure at the time of mass-producing an electronic component.

본 발명의 회로 기판은 상기 전자 부품이 실장되어 있다.In the circuit board of the present invention, the electronic component is mounted.

이 회로 기판에 의하면, 소형화가 도모된 전자 부품이 실장되어 있기 때문에, 그만큼 고밀도 실장이 가능해진다. 따라서, 고기능화를 도모할 수 있다.According to this circuit board, since the electronic component aimed at miniaturization is mounted, the high density mounting is attained by that much. Therefore, high functionalization can be attained.

본 발명의 전자 기기는 상기 전자 부품이 실장되어 있다.In the electronic device of the present invention, the electronic component is mounted.

이 전자 기기에 의하면, 소형화가 도모된 전자 부품이 실장되어 있기 때문에, 그만큼 고밀도 실장이 가능해진다. 따라서, 고기능화를 도모할 수 있다.According to this electronic apparatus, since the electronic component aimed at downsizing is mounted, the high density mounting is attained by that much. Therefore, high functionalization can be attained.

이하, 본 발명을 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.

[반도체 장치][Semiconductor Device]

도 1 및 도 2는 본 발명의 반도체 장치의 일 실시예를 나타내는 도면이며, 이들 도면에서 부호 1은 웨이퍼 레벨 CSP(W-CSP) 구조의 반도체 장치이다.1 and 2 show one embodiment of a semiconductor device of the present invention, in which 1 is a semiconductor device having a wafer level CSP (W-CSP) structure.

또한, 도 1의 측단면도는 도 2의 모식 평면도에서의 A-A선에 따른 단면도를 나타낸다.1 is a cross-sectional view taken along the line A-A in the schematic plan view of FIG.

도 1에 나타낸 바와 같이, 반도체 장치(1)는 트랜지스터나 메모리 소자 등의 반도체 소자를 포함하는 집적 회로(도시 생략)를 형성하여 이루어지는 실리콘 기판(반도체 기판)(10)과, 이 실리콘 기판(10)의 능동면(10a) 측, 즉, 상기 집적 회로가 형성된 측에 설치된 제 1 전극(11)과, 상기 제 1 전극(11)에 전기적으로 접속하여 상기 능동면(10a) 측에 설치된 외부 접속 단자(12)와, 상기 능동면(10a) 측에 설치된 접속용 단자(13)를 구비하여 구성되어 있다.As shown in FIG. 1, the semiconductor device 1 includes a silicon substrate (semiconductor substrate) 10 formed by forming an integrated circuit (not shown) including semiconductor elements such as transistors and memory elements, and the silicon substrate 10. Of the first electrode 11 provided on the active surface 10a side, that is, the side on which the integrated circuit is formed, and an external connection provided on the active surface 10a side by being electrically connected to the first electrode 11. The terminal 12 and the terminal 13 for a connection provided in the said active surface 10a side are comprised.

제 1 전극(11)은 실리콘 기판(10)의 상기 집적 회로에 직접 도통하여 형성된 것이며, 예를 들어 도 2에 나타낸 바와 같이, 사각형 형상의 실리콘 기판(10) 주변부에 복수 배열하여 설치되어 있다.The first electrode 11 is formed by being directly connected to the integrated circuit of the silicon substrate 10. For example, as shown in Fig. 2, a plurality of first electrodes 11 are arranged in the periphery of the rectangular silicon substrate 10.

또한, 상기 능동면(10a) 위에는 도 1에 나타낸 바와 같이 패시베이션막으로 되는 제 1 절연층(14)이 형성되어 있다.Further, on the active surface 10a, a first insulating layer 14 serving as a passivation film is formed as shown in FIG.

제 1 절연층(14)에는 상기 제 1 전극(11) 위에 개구부(14a)가 형성되어 있다.An opening 14a is formed in the first insulating layer 14 on the first electrode 11.

이러한 구성에 의해, 제 1 전극(11)은 상기 개구부(14a) 내에서 외측으로 노출되어 있다.By this structure, the 1st electrode 11 is exposed to the outer side in the said opening part 14a.

제 1 절연층(14) 위에는, 상기 제 1 전극(11)이나 후술하는 제 2 전극을 피한 위치, 본 실시예에서는 실리콘 기판(10)의 중앙부에 절연 수지로 이루어지는 응력 완화층(15)이 형성되어 있다.On the first insulating layer 14, the stress relieving layer 15 made of an insulating resin is formed at the center of the silicon substrate 10 in the position avoiding the first electrode 11 or the second electrode described later. It is.

또한, 상기 제 1 전극(11)에는 상기 절연층(14)의 개구부(14a) 내에서 배선(16)이 접속되어 있다.In addition, a wiring 16 is connected to the first electrode 11 in the opening 14a of the insulating layer 14.

이 배선(16)은 상기 집적 회로의 전극의 재배치를 행하기 위한 것이며, 도 2에 나타낸 바와 같이 실리콘 기판(10)의 주변부에 배치된 제 1 전극(11)으로부터 중앙부 측으로 연장되어 형성되고, 또한 도 1에 나타낸 바와 같이 응력 완화층(15) 위까지 배선되어 형성된다.This wiring 16 is for rearranging the electrodes of the integrated circuit, and is formed extending from the first electrode 11 disposed at the periphery of the silicon substrate 10 toward the center portion as shown in FIG. As shown in FIG. 1, it is wired to the stress relief layer 15, and is formed.

이 배선(16)은 실리콘 기판(10)의 제 1 전극(11)과 후술하는 외부 접속 단자(12) 사이를 배선하기 때문에, 일반적으로는 재배치 배선이라고 불린다.Since this wiring 16 wires between the 1st electrode 11 of the silicon substrate 10, and the external connection terminal 12 mentioned later, it is generally called a relocation wiring.

이러한 재배치 배선은 미세 설계되는 경우가 많은 실리콘 기판(10)의 전극(11) 위치와, 커스터머(customer)의 보드 실장에서 사용되는 러프피치(rough-pitch)의 외부 접속 단자(12)의 물리적인 위치를 어긋나게 하여 배치하기 위한 중요한 수단이다.Such relocation wiring is physically formed at the electrode 11 position of the silicon substrate 10, which is often finely designed, and at the rough-pitch external connection terminal 12 used in the customer's board mounting. It is an important means for displacing the position.

또한, 실리콘 기판(10)의 능동면(10a) 측에는 배선(16)이나 응력 완화층(15), 제 1 절연층(14)을 덮어 솔더 레지스트로 이루어지는 내열성의 제 2 절연층(17)이 형성되어 있다.In addition, on the active surface 10a side of the silicon substrate 10, a heat resistant second insulating layer 17 made of solder resist is formed to cover the wiring 16, the stress relaxation layer 15, and the first insulating layer 14. It is.

제 2 절연층(17)에는 상기 응력 완화층(15) 위에서 상기 배선(16) 위에 개구부(17a)가 형성되어 있다.An opening 17a is formed in the second insulating layer 17 on the wiring 16 above the stress relaxation layer 15.

이러한 구성에 의해, 배선(16)은 상기 개구부(17a) 내에서 외측으로 노출된 상태로 되어 있다.By such a configuration, the wiring 16 is exposed to the outside in the opening 17a.

그리고, 이 개구부(17a) 내에 노출된 배선(16) 위에 상기 외부 접속 단 자(12)가 배열 설치되어 있다.The external connection terminal 12 is arranged on the wiring 16 exposed in the opening 17a.

이 외부 접속 단자(12)는 예를 들어 땜납 볼에 의해 범프(bump) 형상으로 형성된 것이며, 도 1 중의 2점쇄선으로 나타낸, 외부 기기로서의 프린트 배선판(회로 기판)(P)에 전기적으로 접속되는 것이다.This external connection terminal 12 is formed in a bump shape by, for example, a solder ball, and is electrically connected to a printed wiring board (circuit board) P as an external device, which is indicated by a double-dotted line in FIG. 1. will be.

이러한 구성에 의거하여, 실리콘 기판(10)에 형성된 집적 회로(반도체 소자)는 제 1 전극(11), 재배치 배선인 배선(16), 외부 접속 단자(12)를 통하여 프린트 배선판(P)에 전기적으로 접속되게 되어 있는 것이다.Based on this configuration, the integrated circuit (semiconductor element) formed on the silicon substrate 10 is electrically connected to the printed wiring board P through the first electrode 11, the wiring 16 as the relocation wiring, and the external connection terminal 12. It is supposed to be connected to.

또한, 실리콘 기판(10)에 형성된 상기 집적 회로에는 도 2에 나타낸 바와 같이 상기 제 1 전극(11) 이외에 제 2 전극(18)이 형성되어 있다.In addition, in the integrated circuit formed on the silicon substrate 10, as shown in FIG. 2, a second electrode 18 is formed in addition to the first electrode 11.

이 제 2 전극(18)은 예를 들어 상기 프린트 배선판(P)과는 별도의 다른 기능 구조체를 구동시키기 위해 출력 신호를 출력하거나, 또는 상기 집적 회로의 각종 기능 검사나 기능 조정을 전기적으로 행하기 위해 이용되는 전극이다.For example, the second electrode 18 outputs an output signal to drive another functional structure separate from the printed wiring board P, or electrically performs various function checks or function adjustments of the integrated circuit. It is an electrode used for.

또한, 본 실시예에서는, 상기 제 1 전극(11)의 경우와 동일하게, 이 제 2 전극(18)에 재배치 배선(19)이 접속되고, 이 재배치 배선(19)에 외부로 노출되는 상기 접속용 단자(13)가 접속된다.In addition, in this embodiment, the relocation wiring 19 is connected to this 2nd electrode 18 similarly to the case of the said 1st electrode 11, The said connection exposed to the outside to this relocation wiring 19 externally. The terminal 13 is connected.

접속용 단자(13)는 전기적 또는 기계적인 접속을 행하기 위한 패드 형상의 부위이다.The terminal 13 for a connection is a pad-shaped site | part for making electrical or mechanical connection.

특히 상기 제 2 전극(18)이 기능 구조체를 구동시키기 위해 출력 신호를 출력하는 전극일 경우에, 본 실시예의 반도체 장치(1)가 상기 프린트 배선판(P)과는 별도의 다른 기능 구조체에 접속되는 단자로서 적합하게 이용된다.In particular, when the second electrode 18 is an electrode that outputs an output signal to drive the functional structure, the semiconductor device 1 of the present embodiment is connected to another functional structure separate from the printed wiring board P. It is suitably used as a terminal.

또한, 상술한 바와 같이, 상기 제 2 전극(18)이 상기 집적 회로의 각종 기능 검사나 기능 조정을 전기적으로 행하기 위해 이용되는 전극일 경우에는, 접속용 단자(13)는 검사나 조정용 프로브 등과 전기적으로 접속될 때에 적합하게 이용된다.In addition, as described above, when the second electrode 18 is an electrode used to electrically perform various function tests or function adjustments of the integrated circuit, the connection terminal 13 is connected to a test or adjustment probe or the like. It is suitably used when it is electrically connected.

또한, 이 접속용 단자(13)는, 예를 들어 상기 집적 회로의 각종 기능 검사나 기능 조정이 실행된 후, 도 1 중의 2점쇄선으로 나타낸 바와 같이, 에폭시 수지 등의 밀봉 수지(20)에 의해 밀봉된다.In addition, this connection terminal 13 is connected to sealing resin 20, such as an epoxy resin, as shown by the dashed-dotted line in FIG. 1, after performing the various functional test | inspection and function adjustment of the said integrated circuit, for example. Is sealed by.

이렇게 하면, 일시적으로 기능 검사나 기능 조정에 사용된 접속용 단자는 그 이후 외부 환경으로부터 차단(절연)된다.In this way, the terminal for a connection used for a function test or a function adjustment temporarily is cut off (insulated) from the external environment after that.

이것에 의해, 반도체 소자의 신뢰성을 저하시키는 정황으로부터 격절(隔絶)시킬 수 있다.Thereby, it can isolate | separate from the situation which reduces the reliability of a semiconductor element.

또한, 상기 제 1 전극(11), 제 2 전극(18), 접속용 단자(13)는 티타늄(Ti), 질화티타늄(TiN), 알루미늄(Al), 구리(Cu), 또는 이들을 포함하는 합금 등에 의해 형성되어 있다.In addition, the first electrode 11, the second electrode 18, and the connection terminal 13 may include titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), or an alloy thereof. And the like.

특히 접속용 단자(13)에 대해서는, 예를 들어 상기 프로브와의 전기적 접촉성을 높이거나, 또는 와이어 본딩 시의 접합성을 높이기 위해, 그 표면에 니켈(Ni), 금(Au)의 도금이 실시되어 있는 것이 바람직하다.In particular, the connection terminal 13 is plated with nickel (Ni) and gold (Au) on its surface, for example, in order to increase electrical contact with the probe or to improve bonding at the time of wire bonding. It is preferable that it is done.

이렇게 하면, 특히 녹에 의한 접촉성, 접합성의 저하를 방지할 수 있다.In this way, the fall of the contact and adhesiveness by rust can be prevented especially.

또한, 땜납 도금, 땜납 프리코팅 등의 최표면(最表面) 처리를 실시한 것일 수도 있다.Moreover, the outermost surface treatment, such as solder plating and solder precoat, may be performed.

또한, 배선(16) 및 재배치 배선(19)은 금(Au), 구리(Cu), 은(Ag), 티타 늄(Ti), 텅스텐(W), 텅스텐화티타늄(TiW), 질화티타늄(TiN), 니켈(Ni), 니켈바나듐(NiV), 크롬(Cr), 알루미늄(Al), 팔라듐(Pd) 등에 의해 형성되어 있다.In addition, the wiring 16 and the rearrangement wiring 19 include gold (Au), copper (Cu), silver (Ag), titanium (Ti), tungsten (W), titanium tungsten (TiW) and titanium nitride (TiN). ), Nickel (Ni), nickel vanadium (NiV), chromium (Cr), aluminum (Al), palladium (Pd) and the like.

또한, 이들 배선(16) 및 재배치 배선(19)의 구조로서는, 상기 재료에 의한 단층 구조로 할 수도 있고, 복수 종류를 조합시킨 적층 구조일 수도 있다.Moreover, as a structure of these wiring 16 and the rearrangement wiring 19, it may be set as the single layer structure by the said material, and the laminated structure which combined multiple types may be sufficient.

또한, 이들 배선(16) 및 재배치 배선(19)에 대해서는, 통상은 동일한 공정에 의해 형성하기 때문에, 서로 동일한 재료로 된다.In addition, since these wirings 16 and the rearrangement wiring 19 are normally formed by the same process, they are the same material mutually.

또한, 제 1 절연층(14)이나 제 2 절연층(17)을 형성하기 위한 수지로서는, 예를 들어 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 아크릴 수지, 페놀 수지, BCB(benzocyclobutene) 및 PBO(polybenzoxazole) 등이 이용된다.Moreover, as resin for forming the 1st insulating layer 14 and the 2nd insulating layer 17, it is a polyimide resin, a silicone modified polyimide resin, an epoxy resin, a silicone modified epoxy resin, an acrylic resin, a phenol resin, for example. , BCB (benzocyclobutene) and PBO (polybenzoxazole) are used.

또한, 제 1 절연층(14)에 대해서는, 산화규소(SiO2), 질화규소(Si3N4) 등의 무기 절연 재료를 이용하여 형성될 수도 있다.The first insulating layer 14 may be formed using an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ).

[반도체 장치의 제조 방법][Method of Manufacturing Semiconductor Device]

다음으로, 상기 구성의 반도체 장치(1)의 제조 방법에 대해서 도 3을 참조하여 설명한다.Next, the manufacturing method of the semiconductor device 1 of the said structure is demonstrated with reference to FIG.

또한, 본 실시예에서는, 도 4에 나타낸 바와 같이 1매의 실리콘 웨이퍼(기판)(100) 위에 복수의 반도체 장치(1)를 일괄적으로 형성하고, 그 후에 실리콘 웨이퍼(100)를 다이싱(절단)하여 복수의 반도체 장치(1) 각각을 개편화함으로써, 반도체 장치(1)를 얻도록 하고 있다.In addition, in the present embodiment, as shown in Fig. 4, a plurality of semiconductor devices 1 are collectively formed on one silicon wafer (substrate) 100, after which the silicon wafer 100 is diced ( The semiconductor device 1 is obtained by cutting each of the plurality of semiconductor devices 1 into pieces.

도 3의 (a)∼(c)에서는, 설명을 간단하게 하기 위해, 1개의 반도체 장치(1)의 형성만을 나타낸다.3 (a) to 3 (c), only the formation of one semiconductor device 1 is shown for simplicity of explanation.

우선, 도 3의 (a)에 나타낸 바와 같이, 실리콘 기판(10)의 능동면(10a) 위의 상기 집적 회로의 도전부로 되는 위치에 제 1 전극(11), 제 2 전극(18)(도 3의 (a)에 도시 생략, 도 2 참조)을 형성한다.First, as shown in Fig. 3A, the first electrode 11 and the second electrode 18 (Fig. 3A) are positioned at the positions of the conductive portions of the integrated circuit on the active surface 10a of the silicon substrate 10. Figs. Not shown in FIG. 3A, see FIG. 2).

다음으로, 제 1 전극(11) 및 제 2 전극(18)을 덮어 실리콘 기판(10) 위에 제 1 절연층(14)을 형성하고, 또한 이 제 1 절연층(14)을 덮어 수지층(도시 생략)을 형성한다.Next, the first insulating layer 14 is formed on the silicon substrate 10 by covering the first electrode 11 and the second electrode 18, and the first insulating layer 14 is also covered with the resin layer (not shown). Omit).

이어서, 주지의 포토리소그래피법 및 에칭법에 의해 상기 수지층을 패터닝하여, 소정의 형상, 즉, 상기 제 1 전극(11)이나 제 2 전극(18) 바로 위의 위치를 제외한 실리콘 기판(10)의 중앙부에 응력 완화층(15)을 형성한다.Subsequently, the resin layer is patterned by a known photolithography method and an etching method to remove the predetermined shape, that is, the silicon substrate 10 except for the positions immediately above the first electrode 11 or the second electrode 18. The stress relaxation layer 15 is formed in the center of the.

또한, 주지의 포토리소그래피법 및 에칭법에 의해 제 1 전극(11) 및 제 2 전극(18)을 덮는 위치의 절연 재료를 제거하여 개구부(14a)를 형성한다.In addition, the opening 14a is formed by removing the insulating material at the position covering the first electrode 11 and the second electrode 18 by a known photolithography method and an etching method.

이것에 의해, 이들 개구부(14a) 내에 제 1 전극(11) 및 제 2 전극(18)을 노출시킨다.This exposes the first electrode 11 and the second electrode 18 in these openings 14a.

이어서, 도 3의 (b)에 나타낸 바와 같이, 제 1 전극(11)에 접속되는 배선(16)을 형성하고, 제 2 전극(18)에 접속되는 재배치 배선(19)을 형성한다.Subsequently, as shown in FIG.3 (b), the wiring 16 connected to the 1st electrode 11 is formed, and the relocation wiring 19 connected to the 2nd electrode 18 is formed.

이들 배선(16) 및 재배치 배선(19)의 형성 방법은, 상기 개구부(14a) 내에서 제 1 전극(11) 및 제 2 전극(18)에 도통하도록 도전 재료를 성막하고, 예를 들어 TiW, Cu를 이 순서로 스퍼터링법에 의해 성막하여 배선 형상으로 패터닝한 후, 얻 어진 패턴 위에 Cu를 도금법에 의해 적층시키는 등의 공정을 포함한다.In the formation method of these wiring 16 and the rearrangement wiring 19, a conductive material is formed into a film so that it may be electrically connected to the 1st electrode 11 and the 2nd electrode 18 in the said opening part 14a, For example, TiW, Cu is formed into a film by sputtering in this order, and it patterned to a wiring shape, Then, Cu is laminated | stacked by the plating method on the obtained pattern.

또한, 특히 재배치 배선(19)의 선단(先端) 측, 구체적으로는 도 2에 나타낸 재배치 배선(19)에서의 제 2 전극(18)과는 반대에 위치하는 부분을 패드 형상으로 패터닝하여 둠으로써 접속용 단자가 형성된다.In addition, in particular, by patterning in a pad shape a portion located at the distal end side of the relocation wiring 19, specifically, the position opposite to the second electrode 18 in the relocation wiring 19 shown in FIG. 2. A connection terminal is formed.

그리고, 특히 이 접속용 단자부에 대해서는, 그 표면에 니켈(Ni), 금(Au)의 도금이 실시됨으로써, 전기적 접촉성이 높아지거나, 또는 와이어 본딩 시의 접합성이 높아진다.And especially about this connection terminal part, plating of nickel (Ni) and gold (Au) is performed on the surface, and electrical contact property becomes high or the bonding property at the time of wire bonding becomes high.

이것에 의해, 본 발명의 접속용 단자(13)가 형성된다.Thereby, the connection terminal 13 of this invention is formed.

또한, 접속용 단자(13)에는 땜납 도금, 땜납 프리코팅 등의 최표면 처리가 실시되어 있을 수도 있다.In addition, the outermost surface treatment, such as solder plating and solder precoat, may be given to the connection terminal 13.

이어서, 상기 배선(16), 재배치 배선(19), 및 접속용 단자(13)를 덮는 제 2 절연층(17)을 형성한다.Next, the second insulating layer 17 covering the wiring 16, the relocation wiring 19, and the connecting terminal 13 is formed.

또한, 주지의 포토리소그래피법 및 에칭법에 의해 배선(16)의 일부, 구체적으로는 배선(16)에서의 제 1 전극(11)과는 반대에 위치하는 부분을 덮는 절연 재료를 제거하여 개구부(17a)를 형성한다.In addition, the insulating material covering a part of the wiring 16, specifically, the portion of the wiring 16 opposite to the first electrode 11 in the wiring 16 is removed by a known photolithography method and an etching method. 17a).

이것에 의해, 상기 개구부(17a) 내에 배선(16)을 노출시킨다.This exposes the wiring 16 in the opening 17a.

또한, 이것과 동시에, 접속용 단자(13)를 덮는 절연 재료도 제거하여 개구부(17b)를 형성하고, 이것에 의해 상기 개구부(17b) 내에 접속용 단자(13)를 노출시킨다.At the same time, the insulating material covering the connecting terminal 13 is also removed to form the opening 17b, thereby exposing the connecting terminal 13 in the opening 17b.

그 후, 도 3의 (c)에 나타낸 바와 같이, 개구부(17a) 내에 노출되는 배 선(16) 위에 예를 들어 무연 땜납으로 이루어지는 땜납 볼을 배열 설치하고, 외부 접속 단자(12)를 형성한다.After that, as shown in FIG. 3C, solder balls made of, for example, lead-free solder are arranged on the wiring 16 exposed in the opening 17a to form an external connection terminal 12. .

또한, 이 외부 접속 단자(12)의 형성 방법에 대해서는, 땜납 볼을 배열 설치하여 형성하는 방법 대신에, 땜납 페이스트를 배선(16) 위에 인쇄하여 외부 접속 단자(12)를 형성할 수도 있다.In the method for forming the external connection terminal 12, instead of the method of arranging and forming the solder balls, solder paste may be printed on the wiring 16 to form the external connection terminal 12.

그리고, 도 4에 나타낸 바와 같이, 다이싱 장치(110)에 의해 실리콘 웨이퍼(기판)(100)를 반도체 장치(1)마다 다이싱(절단)하여 복수의 반도체 장치(1) 각각을 개편화함으로써, 반도체 장치(1)를 얻는다.As shown in FIG. 4, by dicing (cutting) the silicon wafer (substrate) 100 for each semiconductor device 1 by the dicing device 110, the plurality of semiconductor devices 1 are separated into pieces. The semiconductor device 1 is obtained.

여기서, 이렇게 하여 얻어진 반도체 장치(1)에 대해서는, 특히 상기 접속용 단자(13)가 검사나 조정용으로서 이용될 경우, 구체적으로는 제 2 전극(18)이 상기 집적 회로의 각종 기능 검사나 기능 조정을 전기적으로 행하기 위해 이용될 경우, 이 접속용 단자(13)를 이용하여 상기 집적 회로의 기능 검사나 기능 조정을 행한다.Here, with respect to the semiconductor device 1 thus obtained, in particular, when the connection terminal 13 is used for inspection or adjustment, specifically, the second electrode 18 is used to inspect various functions and adjust functions of the integrated circuit. When it is used to conduct the circuit electrically, the connection terminal 13 is used to perform a function test or function adjustment of the integrated circuit.

보다 구체적으로는, IC 프로브 검사나, 이 프로브 검사와 동시에 실행되는 트리밍(퓨즈 컷) 등을 행함으로써, 집적 회로의 기능을 검사하거나, 또는 그 기능을 조정한다.More specifically, by performing an IC probe test, trimming (fuse cut) performed at the same time as the probe test, the function of the integrated circuit is inspected or the function is adjusted.

또한, 상기 접속용 단자(13)가 직접 회로의 기능 검사나 기능 조정에만 이용될 경우에는, 이들 기능 검사나 기능 조정을 종료한 후, 상술한 바와 같이 접속용 단자(13)를 밀봉 수지(20)에 의해 밀봉한다.In addition, when the said terminal 13 for a connection is used only for the function test of a direct circuit, or a function adjustment, after completion | finish of these function test or a function adjustment, the connection terminal 13 is sealed by the resin 20 as mentioned above. Seal).

이와 같이, 특히 본 발명의 접속용 단자(13)를 집적 회로의 기능 검사나 기 능 조정용으로 이용할 경우, 반도체 장치(1)의 품질 안정성을 확보하여 신뢰성을 높일 수 있다.In this way, especially when the connection terminal 13 of the present invention is used for the function test or the function adjustment of the integrated circuit, the quality stability of the semiconductor device 1 can be ensured and the reliability can be increased.

구체적으로는, 외부 접속 단자(12)는 사용자에 의한 실장용 단자로서 이용되기 때문에, 일반적으로 그 단자 피치를 크게 할 필요가 있다.Specifically, since the external connection terminal 12 is used as a mounting terminal by a user, it is generally necessary to increase the terminal pitch.

그 때문에, 설계적인 제약에 의해, 집적 회로(IC)의 전극으로부터 모든 단자를 외부 접속 단자로서 인출시킬 수 없게 되는 경우가 있다.Therefore, due to design constraints, it may not be possible to pull out all terminals as external connection terminals from the electrodes of the integrated circuit IC.

이것에 대하여, 본 실시예에서는 외부 접속 단자(12)와는 별도로 접속용 단자(13)를 설치하고, 이것을 이용하여 집적 회로의 기능 검사나 기능 조정을 행하고 있기 때문에, 외부 접속 단자(12)에 관한 설계적인 제약을 적게 하여 설계 자유도를 높일 수 있다.On the other hand, in this embodiment, since the connection terminal 13 is provided separately from the external connection terminal 12, and the function test and the function adjustment of the integrated circuit are performed using this, the external connection terminal 12 Design freedom can be increased by reducing design constraints.

즉, 본 발명에 있어서, 접속용 단자(13)는 외부 접속 단자(12)의 위치에 간섭하지 않고, 따라서 설계 자유도를 손상시키지 않는 위치이면, 상기한 바와 같이 제 2 전극(18)으로부터 재배치 배선(19)에 의해 임의의 위치까지 배선하여 배치할 수도 있다.That is, in the present invention, as long as the connection terminal 13 does not interfere with the position of the external connection terminal 12 and thus does not impair design freedom, the relocation wiring from the second electrode 18 as described above. By 19, it can also arrange and wire to arbitrary positions.

또한, 접속용 단자(13)는 이 재배치 배선(19) 위의 임의의 위치에 배치될 수도 있으며, 물론 재배치 배선(19)을 이용하지 않고 제 2 전극(18) 위에 직접 배열 설치할 수도 있다.In addition, the terminal 13 for connection may be arrange | positioned in arbitrary positions on this relocation wiring 19, and of course can also be provided directly on the 2nd electrode 18, without using the relocation wiring 19. As shown in FIG.

또한, 접속용 단자(13)는 상술한 바와 같이 재배치 배선(19)의 일부가 접속용 단자(13)에 직접적으로 형성된 단자일 수도 있다.As described above, the connecting terminal 13 may be a terminal in which a part of the rearrangement wiring 19 is formed directly on the connecting terminal 13.

또한, 재배치 배선(19)이나 제 2 전극(18)과는 별도로 패드 등에 의해 접속 용 단자(13)가 형성될 수도 있다.The terminal 13 for connection may be formed by a pad or the like separately from the rearrangement wiring 19 or the second electrode 18.

또한, 조정용 단자나 데이터 기입용 단자 등 집적 회로의 기능에 따라서는 사용자에 대하여 개방해서는 안될 경우, 본 실시예에서는, 특히 기능 검사나 기능 조정을 종료한 후에, 접속용 단자(13)가 밀봉 수지(20)에 의해 밀봉됨으로써, 그 후, 접속용 단자(13)를 이용한 조정 등을 행할 수 없게 할 수 있다.In addition, in the case of not opening to the user depending on the function of an integrated circuit such as an adjustment terminal or a data writing terminal, in the present embodiment, the terminal 13 for connection is particularly sealed after the function inspection or the function adjustment is completed. By sealing by 20, adjustment and the like using the terminal 13 for connection can be prevented after that.

따라서, 검사나 조정이 종료되었을 때의 상태를 그대로 유지할 수 있고, 이것에 의해 상술한 바와 같이 반도체 장치(1)의 품질 안정성을 확보하여 신뢰성을 높일 수 있다.Therefore, the state when the inspection or adjustment is completed can be maintained as it is, thereby ensuring the quality stability of the semiconductor device 1 and improving the reliability as described above.

또한, 상술한 바와 같이 하여 얻어진 접속용 단자(13)는 그 모두가 집적 회로의 기능 검사나 기능 조정용으로서 이용될 수도 있지만, 일부의 접속용 단자(13)만이 집적 회로의 기능 검사나 기능 조정용으로서 이용되고, 나머지 접속용 단자(13)가 상기 프린트 배선판(P)과는 별도의 다른 기능 구조체에 접속되는 경우에 이용될 수도 있다.In addition, although all of the connection terminals 13 obtained as mentioned above may be used for the function test or function adjustment of an integrated circuit, only a part of the connection terminals 13 for an function test and a function adjustment of an integrated circuit are used. It may be used when the remaining connection terminal 13 is connected to another functional structure separate from the printed wiring board P.

또한, 모든 접속용 단자(13)가 다른 기능 구조체에 접속되도록 이용될 수도 있다.Further, all the connecting terminals 13 may be used to be connected to other functional structures.

[전자 부품][Electronic parts]

이하, 상기 반도체 장치(1)를 이용하여 이루어지는 본 발명의 전자 부품에 대해서 설명한다.Hereinafter, the electronic component of this invention using the said semiconductor device 1 is demonstrated.

본 발명의 전자 부품은 반도체 장치(1)와 기능 구조체가 일체화되어 구성되어 있다.The electronic component of this invention is comprised by the semiconductor device 1 and the functional structure being integrated.

도 5는 본 발명의 전자 부품의 일 실시예를 나타낸 것으로서, 도 5 중의 부호 30은 전자 부품이다.FIG. 5 illustrates an embodiment of an electronic component of the present invention, wherein reference numeral 30 in FIG. 5 denotes an electronic component.

전자 부품(30)은 상기 반도체 장치(1)와 기능 구조체(31)를 구비하여 구성되어 있다.The electronic component 30 includes the semiconductor device 1 and the functional structure 31.

기능 구조체(31)로서는, 특별히 한정되지 않아 각종 것이 이용된다.The functional structure 31 is not particularly limited, and various kinds are used.

구체적으로는, 수정 발진기나 압전 진동자, 압전 소리굽쇠, 탄성 표면파 소자(SAW(Surface Acoustic Wave) 소자), MEMS 구조체, 반도체 장치(1)와는 별도의 반도체 장치, 기타 각종 전자 부품 구조체 등이 이용된다.Specifically, a crystal oscillator, a piezoelectric vibrator, a piezoelectric tuning fork, a surface acoustic wave (SAW) element, a MEMS structure, a semiconductor device separate from the semiconductor device 1, and various other electronic component structures are used.

그리고, 반도체 장치(1)는 특히 이러한 기능 구조체(31)를 구동하기 위한 구동 장치로서 이용된다.And the semiconductor device 1 is used especially as a drive device for driving this functional structure 31.

구체적으로는, 상기 반도체 장치(1)에서의 제 2 전극(18)은 본 실시예에서는 기능 구조체(31)를 구동하기 위한 출력 신호를 출력하는 전극이며, 제 2 전극(18)에 접속되는 접속용 단자(13)는 기능 구조체(31) 측의 접속 단자(도시 생략)에 전기적으로 접속된다.Specifically, the second electrode 18 in the semiconductor device 1 is an electrode which outputs an output signal for driving the functional structure 31 in this embodiment, and is connected to the second electrode 18. The dragon terminal 13 is electrically connected to a connection terminal (not shown) on the functional structure 31 side.

본 발명의 전자 부품(30)에서는, 기능 구조체(31)의 상면에 반도체 장치(1)가 탑재되어 접착제 등에 의해 고정된다.In the electronic component 30 of the present invention, the semiconductor device 1 is mounted on the upper surface of the functional structure 31 and fixed with an adhesive or the like.

반도체 장치(1)는 그 능동면(10a)이 외측을 향하도록 기능 구조체(31)에 탑재되고, 이것에 의해 기능 구조체(31)는 반도체 장치(1)에서의 능동면(10a)과는 반대면에 접합된다.The semiconductor device 1 is mounted on the functional structure 31 with its active surface 10a facing outwards, whereby the functional structure 31 is opposite to the active surface 10a in the semiconductor device 1. Bonded to the face.

이러한 구성에 있어서, 기능 구조체(31)의 상면 및 반도체 장치(1)의 상면에 서 접속용 단자(13)와 기능 구조체(31)의 접속 단자가 도전 접속부에 의해 접속된다.In such a configuration, the connecting terminal 13 and the connecting terminal of the functional structure 31 are connected by the conductive connecting portion on the upper surface of the functional structure 31 and the upper surface of the semiconductor device 1.

도전 접속부로서, 금 와이어(32)에 의한 와이어 본딩을 적용하는 것이 간편하며 바람직하다.As the conductive connecting portion, it is simple and preferable to apply wire bonding by the gold wire 32.

또한, 이것에 한정되지 않아, 예를 들어 와이어의 납땜, 빔 리드(beam lead), TAB 등 다른 공지의 실장 기술을 채용할 수도 있다.Moreover, it is not limited to this, For example, other well-known mounting techniques, such as soldering of a wire, beam lead, and TAB, can also be employ | adopted.

이러한 금 와이어(32)에 의한 와이어 본딩은 반도체 장치(1)의 능동면(10a) 측에서 실시되어 있기 때문에, 도 5에 나타낸 바와 같이 반도체 장치(1)에서의 외부 접속 단자(12)와 동일한 면에 형성된다.Since the wire bonding by this gold wire 32 is performed on the active surface 10a side of the semiconductor device 1, as shown in FIG. 5, the same as the external connection terminal 12 in the semiconductor device 1 is shown. It is formed on the side.

전자 부품(30)이 프린트 배선판(P)에 실장될 때에, 외부 접속 단자(12)를 통하여 프린트 배선판(P)에 실장되기 때문에, 금 와이어(32)는 프린트 배선판(P)을 향한다.When the electronic component 30 is mounted on the printed wiring board P, since it is mounted on the printed wiring board P via the external connection terminal 12, the gold wire 32 faces the printed wiring board P. As shown in FIG.

그래서, 본 실시예에서는, 특히 실장 시에 금 와이어(32)가 프린트 배선판(P)에 맞닿지 않도록 이 금 와이어(32)의 높이(와이어 본딩 높이), 구체적으로는 금 와이어(32)의 정점 높이(능동면(10a)으로부터 금 와이어(32)의 정점까지의 거리)를 외부 접속 단자(12)의 높이(능동면(10a)으로부터 외부 접속 단자(12)의 정점까지의 거리)보다도 충분히 낮게 한다.Therefore, in the present embodiment, the height (wire bonding height) of the gold wire 32, specifically, the apex of the gold wire 32, in particular so that the gold wire 32 does not contact the printed wiring board P during mounting. The height (distance from active surface 10a to the vertex of gold wire 32) is sufficiently lower than the height of the external connection terminal 12 (distance from active surface 10a to the vertex of external connection terminal 12). do.

이렇게 함으로써, 외부 접속 단자(12)를 통하여 전자 부품(30)을 프린트 배선판(P)(외부 기기)에 접속할 때에, 금 와이어(32)가 프린트 배선판(P)에 간섭하지 않는다.By doing so, when connecting the electronic component 30 to the printed wiring board P (external device) via the external connection terminal 12, the gold wire 32 does not interfere with the printed wiring board P.

따라서, 외부 접속 단자(12)와 금 와이어(32)의 단락 등을 초래하지 않아 양호하게 접속을 행할 수 있다.Therefore, the external connection terminal 12 and the gold wire 32 are not short-circuited and the like can be satisfactorily connected.

또한, 반도체 장치(1)의 접속용 단자(13)와 기능 구조체(31) 측의 접속 단자를 와이어 본딩한 후에는, 도 5 중의 2점쇄선으로 나타낸 바와 같이, 접속용 단자(13)를 밀봉 수지(33)에 의해 밀봉하는 것이 바람직하다.In addition, after wire-bonding the connecting terminal 13 of the semiconductor device 1 and the connecting terminal by the side of the functional structure 31, the connecting terminal 13 is sealed as shown by the dashed-two dotted line in FIG. It is preferable to seal with the resin 33.

이렇게 하면, 접속용 단자(13)에 대한 금 와이어(32)의 접속 강도를 높일 수 있다.In this way, the connection strength of the gold wire 32 with respect to the connection terminal 13 can be raised.

또한, 접속용 단자(13) 및 금 와이어(32)가 수지에 의해 피복되기 때문에, 특히 후공정에 의한 접속부 구조에 대한 손상도 저감할 수 있어 접속 신뢰성을 현저하게 향상시킬 수 있다.Moreover, since the connection terminal 13 and the gold wire 32 are coat | covered with resin, damage to the structure of the connection part by a post process especially can also be reduced, and connection reliability can be improved remarkably.

또한, 이러한 전자 부품(30)을 제조할 경우에는, 다이싱에 의해 반도체 장치(1)를 개편화하기 전에, 각 반도체 장치(1)에 대하여 땜납 볼에 의한 외부 접속 단자(12)를 형성하지 않고 반도체 장치(1)를 개편화하여 기능 구조체(31)와의 사이에서 와이어 본딩을 행한 후, 외부 접속 단자(12)를 형성할 수도 있다.In the case of manufacturing such an electronic component 30, the external connection terminals 12 made of solder balls are not formed for each semiconductor device 1 before dividing the semiconductor device 1 by dicing. The semiconductor device 1 can be separated into pieces and wire-bonded with the functional structure 31 to form an external connection terminal 12.

상술한 바와 같이, 본 실시예의 반도체 장치(1)에서는 외부 접속 단자(12)와는 별도로 접속용 단자(13)가 설치되어 있기 때문에, 이 접속용 단자(13)를 이용하여 기능 구조체(31)와의 기계적 접속이나 전기적 접속을 행함으로써, 이 반도체 장치(1)와 기능 구조체(31)를 일체화하여 전자 부품(30)을 형성할 수 있다.As described above, in the semiconductor device 1 of the present embodiment, since the connection terminal 13 is provided separately from the external connection terminal 12, the connection terminal 13 is used to connect with the functional structure 31. By performing mechanical connection or electrical connection, the semiconductor device 1 and the functional structure 31 can be integrated to form the electronic component 30.

이것에 의해, 전자 부품(30)의 소형화를 도모할 수 있다.As a result, the electronic component 30 can be downsized.

또한, 실리콘 기판(10)과 외부 접속 단자(12) 사이에 응력 완화층(15)이 설 치되어 있기 때문에, 예를 들어 외부 접속 단자(12)를 통하여 반도체 장치(1)와 프린트 배선판(P) 등의 외부 기기를 접속했을 때에, 접속 시에 압력이나 열에 기인하는 응력이 외부 접속 단자(12)에 발생하여도, 응력 완화층(15)이 응력을 완화하여 흡수하기 때문에, 단선 등의 결점이 생기는 것을 방지할 수 있다.In addition, since the stress relaxation layer 15 is provided between the silicon substrate 10 and the external connection terminal 12, for example, the semiconductor device 1 and the printed wiring board P through the external connection terminal 12. When an external device such as) is connected, even if a stress due to pressure or heat is generated in the external connection terminal 12 at the time of connection, the stress relaxation layer 15 relieves the stress and absorbs it. This can be prevented from occurring.

따라서, 외부 접속 단자(12)와 프린트 배선판(P) 등의 외부 기기의 접속 신뢰성을 높일 수 있다.Therefore, the connection reliability of the external connection terminal 12 and external devices, such as the printed wiring board P, can be improved.

본 실시예의 전자 부품(30)에서는, 반도체 장치(1)와 기능 구조체(31)를 접속용 단자(13)를 이용하여 와이어 본딩에 의해 접속하고 있기 때문에, 반도체 장치(1)와 기능 구조체(31)를 기존 기술만을 이용함으로써 용이하게 일체화하여 3차원 구조의 전자 부품을 형성할 수 있다.In the electronic component 30 of this embodiment, since the semiconductor device 1 and the functional structure 31 are connected by wire bonding using the connection terminal 13, the semiconductor device 1 and the functional structure 31 are connected. ) Can be easily integrated by using only existing technology to form an electronic component having a three-dimensional structure.

따라서, 집합체로서 충분한 소형화를 도모하고, 또한 그 가격 저감화를 실현할 수 있다.Therefore, it is possible to attain sufficient miniaturization as an aggregate and to reduce the price thereof.

또한, 본 발명은 상기 실시예에 한정되지 않아, 본 발명의 요지를 일탈하지 않는 한 다양한 변경이 가능하다.In addition, this invention is not limited to the said Example, A various change is possible as long as it does not deviate from the summary of this invention.

예를 들어 도 5에 나타낸 실시예에서는 접속용 단자(13)를 전기적 접속으로 하여 와이어 본딩을 적용했지만, 그 이외에도 접속용 단자(13)를 단순히 기계적 접속을 위해 이용할 수도 있다.For example, in the embodiment shown in Fig. 5, wire bonding is applied by using the connecting terminal 13 as an electrical connection, but in addition, the connecting terminal 13 can be simply used for mechanical connection.

구체적으로는, 접속용 단자(13)가 실리콘 기판(10)에 형성한 집적 회로와는 무관하게 전기적으로 독립된 랜드(land)로서 금속 등을 이용하여 형성되고, 기능 구조체(31)와 실리콘 기판(10)이 기계적으로 접속되는 것만을 목적으로 한 와이어 본딩 구조로서 이용될 수도 있다.Specifically, the connection terminal 13 is formed using a metal or the like as a land electrically independent of the integrated circuit formed on the silicon substrate 10, and the functional structure 31 and the silicon substrate ( 10) may be used as a wire bonding structure for the purpose of only being mechanically connected.

구체적으로는, 기능 구조체(31)에 대하여 반도체 장치(1)가 공중에 매달려 있는 서스펜션(suspension) 구조를 실현할 경우, 접착제를 사용하는 것이 곤란한 경우, 더 나아가서는 접착제만으로는 충분한 접합 강도가 얻어지지 않을 경우 등에, 접속용 단자(13)를 이용한 와이어 본딩 구조에 의한 기계적 접속을 채용할 수 있다.Specifically, in the case of realizing a suspension structure in which the semiconductor device 1 is suspended in the air with respect to the functional structure 31, when it is difficult to use an adhesive, further adhesive strength alone may not be obtained. In such a case, mechanical connection by the wire bonding structure using the connection terminal 13 can be adopted.

또한, 접속용 단자(13)의 구조로서는, 도 1에 나타낸 바와 같은 패드 형상 대신에, 도 6에 나타낸 바와 같은 기둥 형상(포스트(post) 형상) 구조를 채용할 수 있다.In addition, as the structure of the terminal 13 for a connection, instead of the pad shape shown in FIG. 1, the columnar shape (post shape) structure shown in FIG. 6 can be employ | adopted.

도 6에 나타낸 반도체 장치(40)에 있어서, 접속용 단자(41)는 예를 들어 구리에 의해 기둥 형상(포스트 형상)으로 형성되어 있고, 그 접속면으로 되는 상면에는 표면 산화 방지, 본딩성의 향상을 위해 Ni-Au 도금이 실시되어 있다.In the semiconductor device 40 shown in FIG. 6, the terminal 41 for a connection is formed in copper columnar shape (post shape), for example, and surface oxidation prevention and bonding property improvement are provided on the upper surface used as the connection surface. Ni-Au plating is performed for this purpose.

또한, 이 반도체 장치(40)에서는, 외부 접속 단자(12)와 배선(16) 사이에도 상기 접속용 단자(41)와 동일한 공정에 의해 형성된 포스트(42)가 형성되어 있다.In this semiconductor device 40, a post 42 formed by the same process as the connection terminal 41 is formed between the external connection terminal 12 and the wiring 16.

이것에 의해, 외부 접속 단자(12)는 제 2 절연층(17)의 상면 측에서 포스트(42)를 통하여 배선(16)과 전기적으로 접속된다.As a result, the external connection terminal 12 is electrically connected to the wiring 16 via the post 42 on the upper surface side of the second insulating layer 17.

이러한 구조에서는, 기둥 형상의 접속용 단자(41)가 예를 들어 하층 도전부로 되는 제 2 전극(18)이나 재배치 배선(19)과, 상층(제 2 절연층(17) 위)에 필요에 따라 형성하는 도전부(도시 생략)를 도통시키는 상하 도통 부재로서 기능하기 때문에, 따라서, 반도체 장치(40) 전체에서의 재배치 배선에 대한 자유도를 보다 한층 더 높일 수 있다.In such a structure, the columnar connecting terminal 41 is, for example, the second electrode 18 or the rearrangement wiring 19 serving as the lower conductive portion, and the upper layer (on the second insulating layer 17) as necessary. Since it functions as a vertical conduction member for conducting conductive portions (not shown) to be formed, the degree of freedom for relocation wiring in the entire semiconductor device 40 can thus be further increased.

[회로 기판 및 전자 기기][Circuit Boards and Electronic Devices]

본 발명의 회로 기판은 상기 전자 부품(30)이 예를 들어 도 1 중의 2점쇄선으로 나타낸 프린트 배선판(P)에 실장됨으로써 구성되어 있다.The circuit board of this invention is comprised by mounting the said electronic component 30 in the printed wiring board P shown by the dashed-dotted line in FIG.

구체적으로는, 전자 부품(30)에서의 반도체 장치(1(40))의 외부 접속 단자(12)가 프린트 배선판(P)의 도전부에 전기적으로 접속됨으로써, 본 발명의 일 실시예로 되는 회로 기판이 구성되어 있다.Specifically, the external connection terminal 12 of the semiconductor device 1 (40) in the electronic component 30 is electrically connected to the conductive portion of the printed wiring board P, whereby the circuit which is one embodiment of the present invention The board | substrate is comprised.

이 회로 기판에 의하면, 소형화가 도모된 전자 부품(30)이 실장되어 있기 때문에, 그만큼 고밀도 실장이 가능해지고, 따라서, 고기능화를 도모할 수 있다.According to this circuit board, since the electronic component 30 which has been miniaturized is mounted, high-density mounting becomes possible by that much, and accordingly, high functionalization can be attained.

또한, 본 발명의 전자 기기도 상기 전자 부품이 실장됨으로써 구성된다.Moreover, the electronic device of this invention is also comprised by mounting the said electronic component.

구체적으로는, 상기 전자 부품(30)을 탑재한 전자 기기의 일례로서, 도 7에 나타낸 바와 같은 휴대 전화(300)를 예시할 수 있다.Specifically, the mobile telephone 300 as shown in FIG. 7 can be exemplified as an example of the electronic apparatus equipped with the electronic component 30.

이 전자 기기에 있어서도, 소형화가 도모된 전자 부품이 실장되어 있기 때문에, 그만큼 고밀도 실장이 가능해지고, 따라서, 고기능화를 도모할 수 있다.Also in this electronic apparatus, since the electronic component aimed at downsizing is mounted, high density mounting is attained by that, and high functionalization can be aimed at.

또한, 본 발명이 적용되는 전자 기기로서는, 휴대 전화 이외에도, 예를 들어 IC 카드, 비디오 카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 프로젝터, 팩스 장치, 디지털 카메라, 휴대형 TV, DSP 장치, PDA, 전자수첩 등을 예시할 수 있다.As the electronic apparatus to which the present invention is applied, besides a mobile phone, for example, an IC card, a video camera, a personal computer, a head mounted display, a projector, a fax device, a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, etc. Can be illustrated.

상술한 바와 같이 본 발명에 의하면, 각종 구조체와의 일체화를 가능하게 하고, 이것에 의해 얻어지는 전자 부품의 소형화를 가능하게 하며, 웨이퍼 레벨 CSP 가 적용된 반도체 장치와, 그 제조 방법, 또한 이 반도체 장치를 가진 전자 부품과, 회로 기판 및 전자 기기를 제공할 수 있다.As described above, according to the present invention, it is possible to integrate with various structures, to reduce the size of electronic components obtained thereby, to provide a semiconductor device to which a wafer level CSP is applied, a manufacturing method thereof, and also a semiconductor device. An electronic component, a circuit board, and an electronic device can be provided.

Claims (18)

반도체 장치로서,As a semiconductor device, 능동면(能動面)을 갖는 반도체 기판과,A semiconductor substrate having an active surface, 상기 능동면 측에 설치된 제 1 전극과,A first electrode provided on the active surface side; 상기 능동면 측에 설치되고, 상기 제 1 전극에 전기적으로 접속된 외부 접속 단자와,An external connection terminal provided on the active surface side and electrically connected to the first electrode; 상기 반도체 기판의 상기 능동면 측에, 상기 제 1 전극과 비접촉상태로 설치되고, 또한 상기 반도체 기판의 상기 능동면과는 반대 면측에 배치되는 기능 구조체와 접속가능한 접속용 단자를 구비하고,A connection terminal provided on the active surface side of the semiconductor substrate in a non-contact state with the first electrode and connectable to a functional structure disposed on the surface side opposite to the active surface of the semiconductor substrate, 상기 기능 구조체는, 수정 발진기나 압전 진동자, 압전 소리굽쇠, 탄성 표면파 소자, MEMS 구조체, 및 상기 반도체 장치와는 별도의 반도체 장치 중 어느 하나인 반도체 장치.The functional structure is any one of a crystal oscillator, a piezoelectric vibrator, a piezoelectric tuning fork, a surface acoustic wave element, a MEMS structure, and a semiconductor device separate from the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극과 상기 외부 접속 단자를 전기적으로 접속하고, 상기 능동면 측에 설치된 재배치 배선을 구비하는 반도체 장치.And a relocation wiring provided on the active surface side to electrically connect the first electrode and the external connection terminal. 제 1 항에 있어서,The method of claim 1, 상기 접속용 단자와 전기적으로 접속되고, 상기 반도체 기판의 능동면 측에 설치된 제 2 전극을 구비하는 반도체 장치.And a second electrode electrically connected to the connection terminal and provided on the active surface side of the semiconductor substrate. 제 1 항에 있어서,The method of claim 1, 상기 접속용 단자는 전기적인 검사나 조정을 행할 때에 이용되는 반도체 장치.The connecting terminal is a semiconductor device used when performing electrical inspection or adjustment. 제 1 항에 있어서,The method of claim 1, 상기 접속용 단자는, 상기 외부 접속 단자에 접속되는 부품과는 상이한 부품에 전기적 접속을 행하기 위한 단자인 반도체 장치.The said terminal for connection is a semiconductor device which is a terminal for making an electrical connection to the components different from the component connected to the said external connection terminal. 제 1 항에 있어서,The method of claim 1, 상기 반도체 기판과 상기 외부 접속 단자 사이에 설치된 응력 완화층을 구비하고,A stress relaxation layer provided between the semiconductor substrate and the external connection terminal; 상기 외부 접속 단자가 상기 제 1 전극에 배선을 통하여 접속되어 있는 반도체 장치.And the external connection terminal is connected to the first electrode via a wire. 제 1 항에 있어서,The method of claim 1, 상기 접속용 단자를 밀봉하는 밀봉 수지를 구비하는 반도체 장치.The semiconductor device provided with the sealing resin which seals the said terminal for connection. 제 1 항에 있어서,The method of claim 1, 상기 접속용 단자가 기둥 형상으로 형성되어 있는 반도체 장치.The semiconductor device in which the said terminal for a connection is formed in columnar shape. 능동면을 갖는 반도체 기판을 준비하고,Preparing a semiconductor substrate having an active surface, 상기 반도체 기판의 능동면 측에 제 1 전극을 형성하는 공정과,Forming a first electrode on an active surface side of the semiconductor substrate; 상기 제 1 전극에 전기적으로 접속되는 외부 접속 단자를 상기 반도체 기판 의 능동면 측에 형성하는 공정과,Forming an external connection terminal electrically connected to the first electrode on the active surface side of the semiconductor substrate; 상기 반도체 기판의 능동면 측에 접속용 단자를 형성하는 공정을 포함하는 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device, comprising the step of forming a terminal for connection on the active surface side of the semiconductor substrate. 제 9 항에 있어서,The method of claim 9, 반도체 기판의 능동면 측에 제 2 전극을 형성함으로써, 상기 접속용 단자와 상기 제 2 전극을 전기적으로 접속시키는 반도체 장치의 제조 방법.The manufacturing method of the semiconductor device which electrically connects the said connection terminal and said 2nd electrode by forming a 2nd electrode in the active surface side of a semiconductor substrate. 제 9 항에 있어서,The method of claim 9, 복수의 상기 반도체 장치를 1개의 기판 위에 형성하는 공정과,Forming a plurality of the semiconductor devices on one substrate; 상기 기판을 절단하여 상기 복수의 반도체 장치 각각을 개편화하는 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device, wherein the substrate is cut to separate each of the plurality of semiconductor devices. 제 9 항에 있어서,The method of claim 9, 상기 접속용 단자를 설치한 후, 상기 접속용 단자를 이용하여 검사나 조정, 또는 접속을 행하는 공정과,After providing the connection terminal, inspecting, adjusting, or connecting the connection terminal; 그 후에 상기 접속용 단자를 밀봉 수지에 의해 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법.Then, the manufacturing method of a semiconductor device including the process of sealing the said terminal for connection with sealing resin. 전자 부품으로서,As an electronic component, 반도체 기판과, 상기 반도체 기판의 능동면 측에 설치된 제 1 전극과, 상기 능동면 측에 설치되고, 상기 제 1 전극에 전기적으로 접속된 외부 접속 단자와, 상기 반도체 기판의 능동면 측에 설치된 접속용 단자를 갖는 반도체 장치와,A semiconductor substrate, a first electrode provided on the active surface side of the semiconductor substrate, an external connection terminal provided on the active surface side and electrically connected to the first electrode, and a connection provided on the active surface side of the semiconductor substrate. A semiconductor device having a terminal for 상기 반도체 장치에서의 상기 반도체 기판의 상기 능동면과는 반대면 측에 배열 설치된 기능 구조체와,A functional structure arranged on the side opposite to the active surface of the semiconductor substrate in the semiconductor device; 상기 기능 구조체와 상기 접속용 단자를 전기적으로 접속하는 도전 접속부를 구비하고,And a conductive connection portion for electrically connecting the functional structure and the connection terminal, 상기 기능 구조체는, 수정 발진기나 압전 진동자, 압전 소리굽쇠, 탄성 표면파 소자, MEMS 구조체, 및 상기 반도체 장치와는 별도의 반도체 장치 중 어느 하나인 전자 부품.The functional structure is any one of a crystal oscillator, a piezoelectric vibrator, a piezoelectric tuning fork, a surface acoustic wave device, a MEMS structure, and a semiconductor device separate from the semiconductor device. 제 13 항에 있어서,The method of claim 13, 상기 도전 접속부는 와이어 본딩(wire bonding)에 의해 형성되어 있는 전자 부품.And the conductive connecting portion is formed by wire bonding. 제 14 항에 있어서,The method of claim 14, 상기 외부 접속 단자의 정점(頂點)의 높이는 상기 도전 접속부의 정점의 높이보다도 높은 전자 부품.The height of the vertex of the said external connection terminal is an electronic component higher than the height of the vertex of the said conductive connection part. 제 13 항에 있어서,The method of claim 13, 상기 도전 접속부를 밀봉하는 밀봉 수지를 구비하는 전자 부품.The electronic component provided with the sealing resin which seals the said electrically conductive connection part. 삭제delete 삭제delete
KR1020060074134A 2005-08-10 2006-08-07 Semiconductor device, manufacturing method for semiconductor device and electronic component KR100893558B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060074134A KR100893558B1 (en) 2005-08-10 2006-08-07 Semiconductor device, manufacturing method for semiconductor device and electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00231573 2005-08-10
KR1020060074134A KR100893558B1 (en) 2005-08-10 2006-08-07 Semiconductor device, manufacturing method for semiconductor device and electronic component

Publications (2)

Publication Number Publication Date
KR20070018688A KR20070018688A (en) 2007-02-14
KR100893558B1 true KR100893558B1 (en) 2009-04-17

Family

ID=41347949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074134A KR100893558B1 (en) 2005-08-10 2006-08-07 Semiconductor device, manufacturing method for semiconductor device and electronic component

Country Status (1)

Country Link
KR (1) KR100893558B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081288A2 (en) * 2009-12-29 2011-07-07 주식회사 비에스이 Mems microphone and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105607A (en) * 2003-06-09 2004-12-16 산요덴키가부시키가이샤 Semiconductor device and manufacturing method thereof
KR20050026049A (en) * 1997-03-10 2005-03-14 세이코 엡슨 가부시키가이샤 Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050026049A (en) * 1997-03-10 2005-03-14 세이코 엡슨 가부시키가이샤 Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
KR20040105607A (en) * 2003-06-09 2004-12-16 산요덴키가부시키가이샤 Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081288A2 (en) * 2009-12-29 2011-07-07 주식회사 비에스이 Mems microphone and method for manufacturing same
WO2011081288A3 (en) * 2009-12-29 2011-11-03 주식회사 비에스이 Mems microphone and method for manufacturing same
KR101109095B1 (en) 2009-12-29 2012-01-31 주식회사 비에스이 Mems microphone and manufacturing method of the same

Also Published As

Publication number Publication date
KR20070018688A (en) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100786741B1 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device
JP3888854B2 (en) Manufacturing method of semiconductor integrated circuit
JP4126891B2 (en) Manufacturing method of semiconductor device
KR100688560B1 (en) Wafer level chip scale package and manufacturing method thereof
US20050176233A1 (en) Wafer-level chip scale package and method for fabricating and using the same
JP4618941B2 (en) Semiconductor device
US20050012225A1 (en) Wafer-level chip scale package and method for fabricating and using the same
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
JP4289335B2 (en) Electronic components, circuit boards and electronic equipment
JP2005175019A (en) Semiconductor device and multilayer semiconductor device
SG194354A1 (en) Extended redistribution layers bumped wafer
US20240055344A1 (en) Connection structure and method of forming the same
JP2001144125A (en) Semiconductor device and method of forming the semiconductor device
JP7012489B2 (en) Semiconductor device
JP4955488B2 (en) Semiconductor device and manufacturing method thereof
EP1909323A2 (en) Semiconductor device and method for manufacturing the same
JP2005026301A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
KR100893558B1 (en) Semiconductor device, manufacturing method for semiconductor device and electronic component
KR20030040644A (en) Wafer level chip scale package having stud bump and method for fabricating the same
JP2004014854A (en) Semiconductor device
JP2004006835A (en) Semiconductor device and its manufacturing method
JP4352263B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4887948B2 (en) Semiconductor device and semiconductor module
KR100641564B1 (en) Method for fabricating chip size package using anisotropic conductive film
JPH09246274A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee