KR100892740B1 - Light emitting device of a nitride compound semiconductor and the fabrication method thereof - Google Patents
Light emitting device of a nitride compound semiconductor and the fabrication method thereof Download PDFInfo
- Publication number
- KR100892740B1 KR100892740B1 KR20070108688A KR20070108688A KR100892740B1 KR 100892740 B1 KR100892740 B1 KR 100892740B1 KR 20070108688 A KR20070108688 A KR 20070108688A KR 20070108688 A KR20070108688 A KR 20070108688A KR 100892740 B1 KR100892740 B1 KR 100892740B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- buffer layer
- substrate
- ingan buffer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
본 발명은 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판과 반도체층 사이에 개재되는 버퍼층을 IN 함량 5원자% 이하의 InGaN 버퍼층으로 구현함으로써 기판과 반도체층의 격자상수 및 열팽창 계수 차이에 기인한 크랙 등의 발생을 감소시키는 질화물 반도체 발광 소자 및 그 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the same. More particularly, the lattice constant and thermal expansion of a substrate and a semiconductor layer are realized by implementing a buffer layer interposed between the substrate and the semiconductor layer as an InGaN buffer layer having an IN content of 5 atomic% or less. The present invention relates to a nitride semiconductor light emitting device for reducing the occurrence of cracks or the like due to a difference in coefficient and a method of manufacturing the same.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 광전소자용 물질로 많은 각광을 받고 있다. 특히, 질화갈륨(GaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of Group III elements, such as gallium nitride (GaN) and aluminum nitride (AlN), have excellent thermal stability and have a direct transition energy band structure. As a lot of attention. In particular, blue and green light emitting devices using gallium nitride (GaN) have been used in various applications such as large-scale color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.
이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기화학기상증착 법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 위에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 반도체층 내의 크랙, 뒤틀림 및 전위는 발광 소자의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 일반적으로 사용된다.The nitride semiconductor layer of the group III element has a metal organic chemical vapor deposition (MOCVD) or a molecular beam epitaxy (MBE) on a heterogeneous substrate such as sapphire or silicon carbide (SiC) having a hexagonal structure. Is grown through the process. However, when a nitride semiconductor layer of a group III element is formed on a dissimilar substrate, cracks or warpage occur in the semiconductor layer due to a difference in lattice constant and thermal expansion coefficient between the semiconductor layer and the substrate, and a potential (dislocation) is generated. Cracks, distortions and dislocations in the semiconductor layer deteriorate the characteristics of the light emitting device. Therefore, a buffer layer is generally used to relieve stress due to the lattice constant and thermal expansion coefficient difference between the substrate and the semiconductor layer.
종래기술에 따르면, 반도체층과 기판 사이에 버퍼층을 형성하여, 기판과 반도체층 사이의 격자상수 및 열팽창 계수 차이에 기인한 크랙 등의 발생을 감소시킬 수 있다.According to the prior art, by forming a buffer layer between the semiconductor layer and the substrate, it is possible to reduce the occurrence of cracks due to the difference in lattice constant and thermal expansion coefficient between the substrate and the semiconductor layer.
그러나, 저온에서 성장된 버퍼층은 주로 기판에 수직으로 성장하므로 컬럼형상의 구조(columnar structure)를 갖는다. 한편, 반도체층은 그 하부에 위치한 버퍼층의 결정 구조, 결정질 및 컬럼의 크기 분포 등의 영향을 받는다. 즉, 버퍼층위의 반도체층에 버퍼층의 결정결함이 전사된다. 따라서, 버퍼층의 컬럼형상의 구조에 따른 결정결함은 반도체층의 결정결함으로 나타난다.However, the buffer layer grown at low temperature mainly grows perpendicularly to the substrate and thus has a columnar structure. On the other hand, the semiconductor layer is affected by the crystal structure, crystalline and column size distribution of the buffer layer located below. That is, crystal defects of the buffer layer are transferred to the semiconductor layer on the buffer layer. Therefore, crystal defects in accordance with the columnar structure of the buffer layer appear as crystal defects in the semiconductor layer.
본 발명이 해결하고자 하는 과제는, 질화물 반도체 발광 소자를 제작하기 위해 기판과 반도체층의 사이에 버퍼층을 생성할 때 그 위에 성장되는 반도체층의 결정결함을 감소시킬 수 있는 버퍼층을 포함하는 질화물 반도체 발광 소자 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor light emitting device comprising a buffer layer capable of reducing crystal defects of a semiconductor layer grown thereon when a buffer layer is formed between a substrate and a semiconductor layer to fabricate a nitride semiconductor light emitting device. It is to provide an element and a method of manufacturing the same.
이러한 과제들을 달성하기 위하여, 본 발명의 일측면에 의하면, 기판을 준비하는 단계와, 상기 기판위에 InGaN 버퍼층을 형성하는 단계와, 상기 InGaN 버퍼층위에 제1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 갖는 GaN계 반도체층을 형성하는 단계를 포함하되, 상기 InGaN 버퍼층의 In 함량은 상기 활성층의 In 함량보다 작고 0보다 큰 것을 특징으로 하는 질화물 반도체 발광 소자 제조 방법을 제공한다.In order to accomplish these problems, according to an aspect of the present invention, there is provided a method of preparing a substrate, forming an InGaN buffer layer on the substrate, and forming a first conductive semiconductor layer, an active layer, and a second conductive type on the InGaN buffer layer. Forming a GaN-based semiconductor layer having a semiconductor layer, the In content of the InGaN buffer layer provides a method for manufacturing a nitride semiconductor light emitting device, characterized in that less than the In content of the active layer and greater than zero.
바람직하게는, 상기 InGaN 버퍼층은 2 내지 3원자%의 In 함량을 가진다.Preferably, the InGaN buffer layer has an In content of 2 to 3 atomic%.
바람직하게는, 상기 InGaN 버퍼층을 형성하는 단계는, 상기 기판위에 InGaN 버퍼층을 다층으로 형성하되, 상기 InGaN 버퍼층의 각 층은 상기 기판에서 상기 제1 도전형 반도체층으로 다가갈수록 In의 함량이 감소하는 특징을 가진다.Preferably, the forming of the InGaN buffer layer, InGaN buffer layer is formed in a multi-layer on the substrate, each layer of the InGaN buffer layer is reduced in the content of In closer to the first conductive semiconductor layer from the substrate Has characteristics.
본 발명의 다른 측면에 의하면, 기판과, 상기 기판위에 형성된 InGaN 버퍼층과, 상기 InGaN 버퍼층위에 제1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 갖는 GaN계 반도체층을 포함하되, 상기 InGaN 버퍼층의 In 함량은 상기 활성층의 In 함량보다 작고 0보다 큰 것을 특징으로 하는 질화물 반도체 발광 소자를 제공한다.According to another aspect of the present invention, there is provided a substrate, an InGaN buffer layer formed on the substrate, and a GaN-based semiconductor layer having a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the InGaN buffer layer. The In content of the buffer layer is smaller than the In content of the active layer and provides a nitride semiconductor light emitting device, characterized in that greater than zero.
바람직하게는, 상기 InGaN 버퍼층은 2 내지 3원자%의 In 함량을 가진다.Preferably, the InGaN buffer layer has an In content of 2 to 3 atomic%.
바람직하게는, 상기 InGaN 버퍼층은, 상기 기판위에 다층으로 형성된 InGaN 버퍼층들을 포함하되, 상기 InGaN 버퍼층들의 각 층은 상기 기판에서 상기 제1 도전형 반도체층으로 다가갈수록 In의 함량이 감소하는 특징을 가진다.Preferably, the InGaN buffer layer includes InGaN buffer layers formed in multiple layers on the substrate, wherein each layer of the InGaN buffer layers is characterized in that the content of In decreases as it approaches the first conductive semiconductor layer from the substrate. .
상기 질화물 반도체 발광 소자는 상기 GaN 버퍼층과 상기 P-N 접합을 갖는 GaN계 반도체층사이에 형성된 언도프트 GaN층을 더 포함할 수 있다.The nitride semiconductor light emitting device may further include an undoped GaN layer formed between the GaN buffer layer and a GaN based semiconductor layer having the P-N junction.
본 발명의 실시예에 따르면, 기판과 반도체층 사이에 버퍼층을 개재함에 있어서 버퍼층을 활성층의 In 함량보다 작은, 예를 들어 0보다 크고 5원자% 이하의 In 함량을 가지는 InGaN 버퍼층으로 구현함으로써, 기판과 반도체층과의 계면 공백 및 결정스트레스를 작게 하여 기판과 반도체층의 격자상수 및 열팽창 계수 차이에 기인한 크랙 등의 발생을 효과적으로 감소시킬 수 있다.According to an embodiment of the present invention, in the intervening buffer layer between the substrate and the semiconductor layer, the buffer layer is embodied as an InGaN buffer layer smaller than the In content of the active layer, for example, having an In content of greater than 0 and less than 5 atomic%. By reducing the interfacial gap and crystal stress between the semiconductor layer and the semiconductor layer, it is possible to effectively reduce the occurrence of cracks due to the difference in lattice constant and thermal expansion coefficient between the substrate and the semiconductor layer.
또한, 반도체층은 그 하부에 위치한 버퍼층의 결정 구조, 결정질 및 컬럼의 크기 분포 등의 영향을 받는다. 즉, 버퍼층위의 반도체층에 버퍼층의 결정결함이 전사된다. 본 발명의 실시예에 의하면 버퍼층의 결정결함이 줄어듦에 따라 반도체층의 결정결함도 줄어들게 되어 질화물 발광 소자의 광수율을 개선시킬 수 있다.In addition, the semiconductor layer is influenced by the crystal structure, crystalline and column size distribution of the buffer layer disposed below. That is, crystal defects of the buffer layer are transferred to the semiconductor layer on the buffer layer. According to the exemplary embodiment of the present invention, as the crystal defects of the buffer layer are reduced, the crystal defects of the semiconductor layer are also reduced, thereby improving the light yield of the nitride light emitting device.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예를 상세히 설명한다. 다 음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the invention to those skilled in the art can fully convey.
따라서, 본 발명은 이하 설명된 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 발광소자를 형성하는 방법을 설명하기 위한 공정 순서도이고, 도 2는 본 발명의 일실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 단면도이다.1 is a process flowchart illustrating a method of forming a nitride semiconductor light emitting device according to an embodiment of the present invention, Figure 2 is a cross-sectional view for explaining a method for manufacturing a light emitting device according to an embodiment of the present invention. .
도 1 및 도 2를 참조하면, 기판(100)을 준비하여 반응 챔버내에 위치시킨다(S1). 기판(100)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 기판(100)은 사파이어, 스피넬(spinel), Si 기판, SiC 기판, ZnO 기판, GaAs 기판, GaN 기판 등이 사용될 수 있다.1 and 2, the
기판(100)위에 InGaN 버퍼층(200)을 형성한다(S2). An InGaN
InGaN 버퍼층(200)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE), 금속 유기 화학 기상 성장법(metalorganic chemical vapor phase epitaxy, MOCVPE) 등을 사용하여 형성할 수 있다. 이때, InGaN 버퍼층(200)은 활성층(420)의 In 함량보다 작은 In 함량, 예를 들어 5원자% 이하가 되도록 하며, 최적으로는 2 내지 3원자%의 In 함량을 가지도록 한다.The InGaN
InGaN 버퍼층(200)은 400℃ 내지 500℃에서 압력이 약 10 torr 내지 약 780 torr인 상태에서 상술한 결정 성장 방법 중 어느 하나를 이용하여 성장될 수 있다.The InGaN
InGaN 버퍼층(200)을 형성하기 위한 소오스 가스는 트리메틸인듐(trimethyl indium; TMI, In(CH3)3), 갈륨, 트리메틸갈륨(TMG) 및/또는 트리에틸갈륨(triethyl galiun; TEG) 등을 사용하고, 반응가스로 암모니아(NH3)를 사용한다. 이들 소오스 가스 및 반응가스를 반응 챔버 내에 유입시키고, 400 - 500℃에서 In 함량 5원자% 이하의 InGaN 버퍼층(200)을 형성한다.The source gas for forming the
그 후, 예를 들어 In 함량 5원자% 이하의 InGaN 버퍼층(200)위에 u-GaN(undoped-GaN)층(300)을 형성한다(S3). InGaN 버퍼층(200)의 In 함량은 활성층(420)의 In 함량을 고려하여 활성층(420)의 In 함량보다 작고 0보다 크게 설정한다.Thereafter, for example, a u-GaN (undoped-GaN)
u-GaN(300)은 그 위에 GaN계 물질로 구성되는 GaN계열의 반도체층(400)을 고품질로 형성시킬 수 있도록 하기 위한 것으로, 선택적으로 채택할 수 있다.The u-GaN 300 is to enable the GaN-based
u-GaN층(300)을 형성한 후 반응 챔버의 온도를 900 - 1200℃로 하고 MOCVD 또는 MBE 공정을 사용하여, u-GaN층(300)위에 P-N 접합을 갖는 GaN계열의 반도체층(400)을 형성한다(S4). After forming the
제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)으로 이루어지는 화합물 반도체층(400)을 차례로 형성한다(S4). A
제1 도전형 반도체층(410)은 N형 불순물이 주입된 GaN 계열, 예컨대 N형 AlxInyGa1-x-yN(0<x,y,x+y<1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 또한, 제2 도전형 반도체층(143)은 P형 분순물이 주입된 GaN 계열, 예컨대 P형 AlxInyGa1 -x-yN(0<x,y,x+y<1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다.The first
상기 제1 도전형형 반도체층(141) 및 제2 도전형 반도체층(160)은 InxGa1 -xN(0<x<1)막 또는 AlxGa1 -xN(0<x<1)막일 수 도 있다.The first conductivity-type semiconductor layer 141 and the second conductivity-type semiconductor layer 160 may be formed of an In x Ga 1- x N (0 <x <1) film or Al x Ga 1- x N (0 <x <1). It may be a film.
상기 제1 도전형 반도체층(141)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, 제2 도전형 반도체층(143)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.The first conductivity type semiconductor layer 141 may be formed by doping silicon (Si), and the second conductivity type semiconductor layer 143 may be formed by doping zinc (Zn) or magnesium (Mg). have.
활성층(142)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 활성층(142)에서의 In의 함량은 10 내지 20 원자%일 수 있다. 상기 활성층(142)을 이루는 물질의 종류에 따라 발광셀에서 방출되는 발광 파장이 결정될 수 있다. 상기 활성층(142)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y<1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The active layer 142 is an area where electrons and holes are recombined, and includes InGaN. The content of In in the active layer 142 may be 10 to 20 atomic%. The emission wavelength emitted from the light emitting cell may be determined according to the type of material constituting the active layer 142. The active layer 142 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quaternary compound semiconductor layers represented by general formula Al x In y Ga 1-xy N (0 ≦ x, y, x + y <1).
그 후, 제1 도전형 반도체층(410) 및 제2 도전형 반도체층(430)에 전극들을 형성하여 발광 소자를 제조한다(S5).Thereafter, electrodes are formed on the first
도 3은 본 발명의 일실시예에 따라 형성된 반도체층과 비교예에 따라 형성된 반도체층의 결정성을 보여주는 그래프이다. 그래프에서 본 발명의 일실시예는 In 함량 5원자% 이하의 InGaN 버퍼층을 사용하고, 비교예는 AlN 버퍼층을 사용하였다. 3 is a graph showing crystallinity of a semiconductor layer formed according to an embodiment of the present invention and a semiconductor layer formed according to a comparative example. In the graph, one embodiment of the present invention uses an InGaN buffer layer having an In content of 5 atomic% or less, and a comparative example uses an AlN buffer layer.
본 발명의 일실시예에 따른 반도체층의 결정성 향상을 보여주기 위해, 본 발명의 일실시예에 따라 In 함량 5원자% 이하의 InGaN 버퍼층을 사용하여 형성된 반도체층과, 비교예에 따라 AlN 버퍼층을 사용하여 형성된 반도체층에 대하여 X-ray를 이용하여 결정이 틀어진 정도를 측정하였다.In order to show the crystallinity improvement of the semiconductor layer according to an embodiment of the present invention, a semiconductor layer formed using an InGaN buffer layer having an In content of 5 atomic% or less according to one embodiment of the present invention, and an AlN buffer layer according to a comparative example The degree of crystal distortion was measured for the semiconductor layer formed by using X-ray.
도 3을 참조하면, 본 발명의 일실시예와 비교예에 따른 반도체층의 결정성을 비교하기 위해 결정성을 나타내는 척도인 반치폭(FWHM-Full Width Half Maximum)이 Y축에 표시되어 있다. 반치폭은 결정성을 나타내는 것으로 그 값이 작을수록 결점이 적어 결정성이 양호한 것을 나타낸다. 그래프에서, 002, 201은 결정방향을 나타낸다. X축은 In이 함유된 함량을 나타낸다.Referring to FIG. 3, the FWHM-Full Width Half Maximum, which is a measure of crystallinity, is displayed on the Y axis in order to compare the crystallinity of semiconductor layers according to an embodiment of the present invention and a comparative example. The full width at half maximum indicates crystallinity, and the smaller the value is, the smaller the defects are and the better the crystallinity is. In the graph, 002 and 201 indicate crystal directions. The X axis represents the content of In.
그래프를 통해 살펴본 바와 같이 본 발명의 일실시예에 따라 In 함량 5원자% 이하의 InGaN 버퍼층을 사용하여 형성된 반도체층은 비교예에 따른 AlN 버퍼층과 비교하여 결정성이 향상됨을 확인할 수 있다. 결정성은 결점(defect)의 수로 판단되고 이는 결국 광도에 영향을 미치게 되는데 반치폭의 값이 적을수록 결점의 수가 적은 것을 나타내며 이는 결국 광도 향상이 가능함을 의미한다.As described through the graph, the semiconductor layer formed using the InGaN buffer layer having an In content of 5 atomic% or less according to an embodiment of the present invention can be confirmed that the crystallinity is improved compared to the AlN buffer layer according to the comparative example. The crystallinity is determined by the number of defects, which in turn affects the luminous intensity. The smaller the half width, the smaller the number of defects, which means that the luminous intensity can be improved.
본 발명은 바람직한 실시예를 참조하여 설명되었다. 그렇지만, 구체적으로 설명된 것과는 다른 많은 기타 실시예들이 또한 본 발명의 사상 및 범위 내에 들어간다는 것을 관련 분야의 당업자들은 이해할 것이다.The present invention has been described with reference to preferred embodiments. However, those skilled in the art will understand that many other embodiments other than those specifically described also fall within the spirit and scope of the invention.
예를 들어, 본 발명의 일실시예에서는 기판위에 형성된 In 함량 5원자%이하의 InGaN 버퍼층을 단일층으로 구현한 것에 대하여 설명하였지만, 복수의 층으로 구현할 수 있다. 또한, 그 복수의 층은 기판에서 반도체층으로 다가갈수록 In 함량이 줄어들게 할 수 있다.For example, in an embodiment of the present invention, the InGaN buffer layer having an In content of 5 atomic% or less formed on a substrate has been described as a single layer, but may be implemented as a plurality of layers. In addition, the plurality of layers may reduce the In content as the substrate approaches the semiconductor layer.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 발광 소자를 제조하는 방법을 설명하기 위한 공정 순서도이다.1 is a process flowchart illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 질화물 반도체 발광 소자를 제조하는 방법을 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 따라 형성된 반도체층과 비교예에 따라 형성된 반도체층의 결정성을 보여주는 그래프이다.3 is a graph showing crystallinity of a semiconductor layer formed according to an embodiment of the present invention and a semiconductor layer formed according to a comparative example.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 기판 200 : InGaN 버퍼층100
300 : u-GaN층 400 : 반도체층300: u-GaN layer 400: semiconductor layer
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070108688A KR100892740B1 (en) | 2007-10-29 | 2007-10-29 | Light emitting device of a nitride compound semiconductor and the fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070108688A KR100892740B1 (en) | 2007-10-29 | 2007-10-29 | Light emitting device of a nitride compound semiconductor and the fabrication method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100892740B1 true KR100892740B1 (en) | 2009-04-15 |
Family
ID=40757589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070108688A KR100892740B1 (en) | 2007-10-29 | 2007-10-29 | Light emitting device of a nitride compound semiconductor and the fabrication method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100892740B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115020559A (en) * | 2022-06-27 | 2022-09-06 | 淮安澳洋顺昌光电技术有限公司 | Light emitting diode and epitaxial structure thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060068856A (en) * | 2004-12-17 | 2006-06-21 | 엘지이노텍 주식회사 | Nitride compound semiconductor led and fabricating method thereof |
-
2007
- 2007-10-29 KR KR20070108688A patent/KR100892740B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060068856A (en) * | 2004-12-17 | 2006-06-21 | 엘지이노텍 주식회사 | Nitride compound semiconductor led and fabricating method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115020559A (en) * | 2022-06-27 | 2022-09-06 | 淮安澳洋顺昌光电技术有限公司 | Light emitting diode and epitaxial structure thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7723739B2 (en) | Semiconductor light emitting device and illuminating device using it | |
KR101636032B1 (en) | Light emitting diode having interlayer with high dislocation density and method of fabricating the same | |
KR101423459B1 (en) | A method of growing semiconductor heterostructures based on gallium nitride | |
US8465997B2 (en) | Manufacturing method of group III nitride semiconductor | |
JP2015511407A (en) | Gallium nitride light emitting diode | |
KR100781659B1 (en) | Method of fabricating light emitting diode using an improved buffer layer and light emitting diode fabricated by the method | |
KR100838195B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR100998234B1 (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
KR20080088221A (en) | Light emitting diode having well layer of superlattice structure | |
US9012934B2 (en) | Method of forming semiconductor layer and semiconductor light emitting device | |
KR100925062B1 (en) | Quaternary nitride semiconductor light emitting device and method of manufacturing the same | |
KR100766858B1 (en) | Method for forming buffer layer for a light emitting device of a nitride compound semiconductor and light emitting device of a nitride compound semiconductor thereof | |
KR100795547B1 (en) | A light emitting device of a nitride conpound seniconductor | |
KR100892740B1 (en) | Light emitting device of a nitride compound semiconductor and the fabrication method thereof | |
US9548417B2 (en) | Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth | |
KR100821220B1 (en) | Light emitting device of a nitride compound semiconductor having multi buffer layers and the fabrication method thereof | |
KR101321935B1 (en) | A light emitting diode of a nitride compound and fabricating method therefor | |
KR100881053B1 (en) | Nitride based light emitting device | |
KR100730753B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR100782433B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR101387543B1 (en) | Nitride semiconductor light emitting device | |
US10672948B2 (en) | Methods for producing light extraction structures for semiconductor devices | |
KR100956200B1 (en) | Manufacturing method of nitride semiconductor light emitting device | |
KR20090028289A (en) | Manufacturing method of gallium nitride-based light emitting device and gallium nitride-based light emitting device manufactured by the same | |
KR101316117B1 (en) | A light emitting diode of a nitride compound and fabricating method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |