KR20080088221A - Light emitting diode having well layer of superlattice structure - Google Patents

Light emitting diode having well layer of superlattice structure Download PDF

Info

Publication number
KR20080088221A
KR20080088221A KR20070030872A KR20070030872A KR20080088221A KR 20080088221 A KR20080088221 A KR 20080088221A KR 20070030872 A KR20070030872 A KR 20070030872A KR 20070030872 A KR20070030872 A KR 20070030872A KR 20080088221 A KR20080088221 A KR 20080088221A
Authority
KR
South Korea
Prior art keywords
layer
superlattice structure
light emitting
well layer
emitting diode
Prior art date
Application number
KR20070030872A
Other languages
Korean (ko)
Inventor
최주원
이동선
김규범
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR20070030872A priority Critical patent/KR20080088221A/en
Priority to EP08005777A priority patent/EP1976031A3/en
Priority to US12/057,842 priority patent/US9466761B2/en
Priority to JP2008086945A priority patent/JP2008252096A/en
Publication of KR20080088221A publication Critical patent/KR20080088221A/en
Priority to JP2012257990A priority patent/JP5450776B2/en
Priority to US15/257,139 priority patent/US20160380149A1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

A light emitting diode having a well layer of a super lattice structure is provided to improve optical efficiency by reducing generation of crystalline defects. A light emitting diode includes an active region between a gallium nitride-based N type compound semiconductor layer(57) and a gallium nitride-based P type compound semiconductor layer(61). The active region includes a well layer(59a) and a barrier layer(59b) of a super lattice structure. The well layer of the super lattice structure is a super lattice structure including a stacked structure of InN and GaN. The barrier layer is formed with GaN. The well layer is a super lattice structure as a stacked structure of InxGa1-xN and InyGa1-yN.

Description

초격자 구조의 웰층을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING WELL LAYER OF SUPERLATTICE STRUCTURE} LIGHT EMITTING DIODE HAVING WELL LAYER OF SUPERLATTICE STRUCTURE}

도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional light emitting diode.

도 2는 본 발명의 일 실시예에 따른 초격자 구조의 웰층을 갖는 발광 다이오드를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting diode having a well layer of a superlattice structure according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예들에 따른 초격자 구조의 웰층을 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a well layer of a superlattice structure according to embodiments of the present invention.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.

본 발명은 발광 다이오드에 관한 것으로, 특히 초격자 구조의 웰층을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a well layer having a superlattice structure.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드 갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광 다이오드는 대규모 천연색 평판 표시 장치, 백라이트 광원, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다. 또한, 근자외선을 방출하는 발광 다이오드는 위폐감식, 수지 경화 및 자외선 치료 등에 사용되고 있으며, 또한 형광체와 조합되어 다양한 색상의 가시광선을 구현할 수 있다.In general, nitrides of Group III elements such as gallium nitride (GaN), aluminum nitride (AlN), and indium gallium nitride (InGaN) have excellent thermal stability and have a direct transition energy band structure. It is attracting much attention as a material for light emitting diodes in the ultraviolet region. In particular, indium gallium nitride (InGaN) compound semiconductors have attracted much attention due to their narrow band gap. Light emitting diodes using gallium nitride-based compound semiconductors are being used in various applications such as large-scale color flat panel display devices, backlight light sources, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications. In addition, light emitting diodes emitting near ultraviolet rays are used for gastric sensitization, resin curing, and ultraviolet light treatment, and may also be combined with phosphors to implement visible light of various colors.

도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional light emitting diode.

도 1을 참조하면, 발광 다이오드는 N형 반도체층(17)과 P형 반도체층(21)을 포함하고, 상기 N형 및 P형 반도체층들(17, 21) 사이에 활성 영역(19)이 개재된다. 상기 N형 반도체층 및 P형 반도체층은 III족 원소의 질화물 반도체층, 즉 (Al, In, Ga)N 계열의 화합물 반도체층으로 형성된다. 한편, 활성 영역(19)은 하나의 웰층을 갖는 단일 양자웰 구조이거나, 도시한 바와 같이, 복수개의 웰층을 갖는 다중 양자웰 구조로 형성된다. 다중 양자웰 구조의 활성 영역은 InGaN 웰층(19a)과 GaN 장벽층(19b)이 교대로 적층되어 형성된다. 상기 웰층(19a)은 N형 및 P형 반도체층들(17, 19) 및 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되어 전자와 정공이 재결합되는 양자 웰을 제공한다.Referring to FIG. 1, the light emitting diode includes an N-type semiconductor layer 17 and a P-type semiconductor layer 21, and an active region 19 is formed between the N-type and P-type semiconductor layers 17 and 21. It is interposed. The N-type semiconductor layer and the P-type semiconductor layer are formed of a nitride semiconductor layer of a group III element, that is, a compound semiconductor layer of (Al, In, Ga) N series. On the other hand, the active region 19 is a single quantum well structure having one well layer, or as shown, is formed in a multi quantum well structure having a plurality of well layers. The active region of the multi-quantum well structure is formed by alternately stacking an InGaN well layer 19a and a GaN barrier layer 19b. The well layer 19a is formed of a semiconductor layer having a smaller bandgap than the N-type and P-type semiconductor layers 17 and 19 and the barrier layer 19b to provide a quantum well in which electrons and holes are recombined.

이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판(11)에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판(11) 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. The nitride semiconductor layer of the group III element is grown through a process such as metal organic chemical vapor deposition (MOCVD) on a heterogeneous substrate 11 such as sapphire or silicon carbide (SiC) having a hexagonal structure. However, when a nitride semiconductor layer of a group III element is formed on the hetero substrate 11, cracks or warpages are caused in the semiconductor layer due to the difference in lattice constant and thermal expansion coefficient between the semiconductor layer and the substrate. Occurs, and a dislocation is generated.

이를 방지하기 위해, 기판(11) 상에 버퍼층이 형성되며, 일반적으로 저온 버퍼층(13)과 고온 버퍼층(15)이 형성된다. 저온 버퍼층(13)은 일반적으로 AlxGa1 - xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 400~800℃의 온도에서 형성된다. 이어서, 저온 버퍼층(13) 상에 고온 버퍼층(15)이 형성된다. 고온 버퍼층(15)은 900~1200℃의 온도에서 GaN층으로 형성된다. 이에 따라, N형 GaN층(17), 활성 영역(19) 및 P형 GaN층(21)의 결정 결함을 상당히 제거할 수 있다.In order to prevent this, a buffer layer is formed on the substrate 11, and generally, a low temperature buffer layer 13 and a high temperature buffer layer 15 are formed. The low temperature buffer layer 13 is generally formed of Al x Ga 1 - x N (0 ≦ x ≦ 1) at a temperature of 400 ° C. to 800 ° C. using a MOCVD process or the like. Subsequently, the high temperature buffer layer 15 is formed on the low temperature buffer layer 13. The high temperature buffer layer 15 is formed of a GaN layer at a temperature of 900 ~ 1200 ℃. As a result, crystal defects of the N-type GaN layer 17, the active region 19, and the P-type GaN layer 21 can be significantly removed.

그러나, 버퍼층들(13, 15)의 채택에도 불구하고, 활성 영역(19) 내의 결정결함밀도는 여전히 높은 편이다. 특히, 활성 영역(19)은, 전자와 정공의 결합 효율을 높이기 위해, N형 GaN층(17) 및 P형 GaN층(19)에 비해 밴드갭이 작은 반도체층으로 형성되고, 또한 웰층(19a)은 GaN 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되며, 일반적으로 In을 많이 함유한다. In은 Ga에 비해 상대적으로 크기 때문에 웰층의 격자 상수가 장벽층의 격자 상수에 비해 상대적으로 크다. 이에 따라, 웰층(19a)과 장벽층(19b) 사이에, 그리고 웰층(19a)과 N형 반도체층(17) 사이에 격자 부정합이 발생되고, 이러한 층 사이의 격자 부정합은 웰층의 결정질을 감소시키어 광효율을 제한한다.However, despite the adoption of the buffer layers 13 and 15, the crystal defect density in the active region 19 is still high. In particular, the active region 19 is formed of a semiconductor layer having a smaller band gap than the N-type GaN layer 17 and the P-type GaN layer 19 in order to increase the coupling efficiency between electrons and holes, and also the well layer 19a. ) Is formed of a semiconductor layer with a smaller bandgap than the GaN barrier layer 19b, and generally contains a large amount of In. Since In is relatively larger than Ga, the lattice constant of the well layer is relatively large compared to the lattice constant of the barrier layer. Accordingly, lattice mismatch occurs between the well layer 19a and the barrier layer 19b and between the well layer 19a and the N-type semiconductor layer 17, and the lattice mismatch between these layers reduces the crystallinity of the well layer. Limit light efficiency

본 발명이 이루고자 하는 기술적 과제는 활성 영역 내의 웰층과 장벽층의 격자 부정합에 기인한 결정 결함 발생을 감소시킬 수 있는 발광 다이오드를 제공하는 데 있다.An object of the present invention is to provide a light emitting diode capable of reducing the occurrence of crystal defects due to lattice mismatch between the well layer and the barrier layer in the active region.

상기 기술적 과제를 이루기 위하여 본 발명은 초격자 구조의 웰층을 갖는 발광 다이오드를 제공한다. 본 발명의 일 태양에 따른 발광 다이오드는, 질화갈륨 계열의 N형 화합물 반도체층과 질화갈륨 계열의 P형 화합물 반도체층 사이에 활성영역을 갖는 발광 다이오드에 있어서, 상기 활성 영역 내에 초격자 구조의 웰층과 장벽층을 포함한다. 초격자 구조의 웰층을 채택함에 따라, 웰층과 장벽층 사이의 격자 부정합에 기인한 결함 발생을 감소시킬 수 있다.In order to achieve the above technical problem, the present invention provides a light emitting diode having a well layer having a superlattice structure. A light emitting diode according to an aspect of the present invention is a light emitting diode having an active region between a gallium nitride series N-type compound semiconductor layer and a gallium nitride series P-type compound semiconductor layer, the well layer having a superlattice structure in the active region. And a barrier layer. By adopting the well layer of the superlattice structure, it is possible to reduce the occurrence of defects due to lattice mismatch between the well layer and the barrier layer.

상기 초격자 구조의 웰층은 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조일 수 있으며, 상기 장벽층은 GaN로 형성될 수 있다. 상기 웰층 In 조성을 조절하여 자외선 또는 가시광선 영역의 광을 구현할 수 있다.The well layer of the superlattice structure may be a superlattice structure formed by alternately growing InN and GaN, and the barrier layer may be formed of GaN. The well layer In composition may be adjusted to implement light in an ultraviolet or visible light region.

상기 웰층은 InxGa1 - xN 및 InyGa1 - yN이 교대로 적층된 초격자 구조일 수 있으며,여기서, 0≤x, y≤1 이고, x>y이다.The well layer may have a superlattice structure in which In x Ga 1 - x N and In y Ga 1 - y N are alternately stacked, where 0 ≦ x, y ≦ 1, and x> y.

한편, 상기 장벽층 또한 초격자 구조일 수 있다. 이에 따라, 상기 웰층과 장벽층 사이의 격자 부정합에 기인한 결함 발생을 더욱 감소시킬 수 있다.On the other hand, the barrier layer may also be a superlattice structure. Accordingly, the occurrence of defects due to lattice mismatch between the well layer and the barrier layer can be further reduced.

상기 초격자 구조의 장벽층은 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조일 수 있다. 또한, 상기 초격자 구조의 장벽층은 InuGa1 -uN 및 InvGa1 - vN이 교대로 적층된 초격자 구조일 수 있으며, 여기서, 0≤u, v≤1 이고, u>v이다. The barrier layer of the superlattice structure may be a superlattice structure formed by alternately growing InN and GaN. Further, the barrier layers of said superlattice structure is In u Ga 1 -u N and In v Ga 1 - v and N may be a superlattice structure are alternately laminated by, where, 0≤u, v≤1, u> v.

상기 InvGa1 - vN는 상기 초격자 구조의 웰층에 비해 상대적으로 밴드갭이 크다. 예컨대 상기 웰층의 InxGa1 - xN과 비교하여 상기 InvGa1 - vN는 In을 적게 함유한다.The In v Ga 1 - v N has a larger band gap than the well layer of the superlattice structure. For example, In v Ga 1 - v N contains less In as compared to In x Ga 1 - x N in the well layer.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 2를 참조하면, 기판(51) 상에 N형 화합물 반도체층(57)이 위치한다. 또한, 기판(51)과 N형 화합물 반도체층(57) 사이에 버퍼층이 개재될 수 있으며, 상기 버퍼층은 저온 버퍼층(53) 및 고온 버퍼층(55)을 포함할 수 있다. 상기 기판(51)은 특별히 한정되지 않으며, 예컨대 사파이어, 스피넬, 탄화실리콘 기판 등일 수 있다. 한편, 저온 버퍼층(53)은 일반적으로 AlxGa1 - xN(0≤x≤1)로 형성될 수 있고, 상기 고온 버퍼층(55)은 예컨대 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다.Referring to FIG. 2, an N-type compound semiconductor layer 57 is positioned on the substrate 51. In addition, a buffer layer may be interposed between the substrate 51 and the N-type compound semiconductor layer 57, and the buffer layer may include a low temperature buffer layer 53 and a high temperature buffer layer 55. The substrate 51 is not particularly limited and may be, for example, sapphire, spinel, silicon carbide substrate, or the like. Meanwhile, the low temperature buffer layer 53 may be generally formed of Al x Ga 1 - x N (0 ≦ x ≦ 1), and the high temperature buffer layer 55 may be, for example, an n type doped with undoped GaN or n type impurities. GaN.

상기 N형 화합물 반도체층(57) 상부에 P형 화합물 반도체층(61)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(61) 사이에 활성 영역(59)이 개재된다. 상기 N형 화합물 반도체층 및 P형 화합물 반도체층은 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성될 수 있다. 예컨대, 상기 N형 화합물 반도체층(57) 및 P형 화합물 반도체층(61)은 각각 N형 및 P형 GaN, 또는 N형 및 P형 AlGaN일 수 있다.A P-type compound semiconductor layer 61 is positioned on the N-type compound semiconductor layer 57, and an active region 59 is interposed between the N-type compound semiconductor layer 57 and the P-type compound semiconductor layer 61. . The N-type compound semiconductor layer and the P-type compound semiconductor layer may be formed of a group III nitride semiconductor layer of (Al, In, Ga) N series. For example, the N-type compound semiconductor layer 57 and the P-type compound semiconductor layer 61 may be N-type and P-type GaN, or N-type and P-type AlGaN, respectively.

한편, 상기 활성 영역(59)은 초격자 구조의 웰층(59a)과 장벽층(59b)을 포함한다. 상기 활성 영역(59)은 단일의 웰층(59a)을 갖는 단일 양자웰 구조일 수 있으며, 도시된 바와 같이, 초격자 구조의 웰층(59a) 및 장벽층(59b)이 교대로 적층된 다중 양자웰 구조일 수 있다. 즉, 다중 양자웰 구조의 활성 영역(59)은 N형 화합물 반도체층(57) 상에 초격자 구조의 웰층(59a) 및 장벽층(59b)이 교대로 적층된다. 상기 장벽층은 GaN 또는 AlGaN로 형성될 수 있다.On the other hand, the active region 59 includes a well layer 59a and a barrier layer 59b having a superlattice structure. The active region 59 may be a single quantum well structure having a single well layer 59a, and as illustrated, a multi quantum well in which a well lattice well layer 59a and a barrier layer 59b are alternately stacked. It may be a structure. That is, in the active region 59 of the multi-quantum well structure, the well layer 59a and the barrier layer 59b of the superlattice structure are alternately stacked on the N-type compound semiconductor layer 57. The barrier layer may be formed of GaN or AlGaN.

상기 웰층(59a)을 초격자 구조로 형성함으로써, 웰층과 장벽층 사이의 격자 부정합에 의해 전위 및 핀홀 등의 결정 결함이 발생하는 것을 방지할 수 있다. By forming the well layer 59a in a superlattice structure, crystal defects such as dislocations and pinholes can be prevented from occurring due to lattice mismatch between the well layer and the barrier layer.

도 3은 본 발명의 실시예들에 따른 초격자 구조의 장벽층을 설명하기 위해 도 2의 활성 영역을 확대하여 도시한 단면도이다.3 is an enlarged cross-sectional view of the active region of FIG. 2 to illustrate a barrier layer of a superlattice structure according to embodiments of the present invention.

도 3을 참조하면, 상기 웰층(59a)은 InN과 GaN을 교대로 성장시키어 형성된 초격자 구조일 수 있다. 예컨대, MOCVD 공정을 사용하여 챔버 내에 In 소오스와 N 소오스를 유입하여 InN을 성장시키고, 이어서 In 소오스의 유입을 중단하고 Ga 소오스를 유입하여 GaN을 성장시키고, 다시 Ga 소오스의 유입을 중단하고 In 소오스를 유입하여 InN을 성장시키는 것을 반복함으로써 초격자 구조의 웰층(59a)이 성장 된다.Referring to FIG. 3, the well layer 59a may have a superlattice structure formed by alternately growing InN and GaN. For example, an In source and an N source are introduced into a chamber using a MOCVD process to grow InN, and then the In source is stopped and the Ga source is introduced to grow GaN, and again the Ga source is stopped and the In source is stopped. The well layer 59a of the superlattice structure is grown by repeating the growth of InN by inflowing.

이때, 상기 InN을 성장시키는 동안, 챔버 내에 잔류하는 Ga 소오스가 함께 반응하여 InxGa1 - xN층(71a)이 형성될 수 있으며, 또한, GaN을 성장시키는 동안, 챔버 내에 잔류하는 In 소오스가 함께 반응하여 InyGa1 - yN층(71b)이 형성될 수 있다. 여기서, 0≤x, y≤1 이고, x>y 이다. 상기 InxGa1 - xN 및 InyGa1 - yN는 800~900℃에서 MOCVD 기술을 사용하여 예컨대, 2.5 내지 20Å 범위의 두께로 반복적으로 형성될 수 있으며, InxGa1 - xN 내의 In의 조성을 조절함으로써 근자외선이나 가시광선 영역의 광을 구현할 수 있다.At this time, while the InN is grown, the Ga source remaining in the chamber may react with each other to form an In x Ga 1 - x N layer 71a. In addition, the In source remaining in the chamber during the growth of GaN may be formed. May react together to form an In y Ga 1 - y N layer 71b. Where 0 ≦ x, y ≦ 1, and x> y. The In x Ga 1 - x N and In y Ga 1 - y N may be repeatedly formed in a 800 ~ 900 ℃ thickness of using the MOCVD technique, for example, 2.5 to 20Å range from, In x Ga 1 - x N By adjusting the composition of In in the light, light in the near ultraviolet or visible light region can be realized.

본 실시예에 있어서, 상기 웰층(59a)을 초격자 구조로 형성함으로써 웰층(59a)과 장벽층(59b) 사이의 격자 부정합에 기인한 결정 결함 발생을 방지할 수 있다.In this embodiment, by forming the well layer 59a in a superlattice structure, crystal defects caused by lattice mismatch between the well layer 59a and the barrier layer 59b can be prevented.

한편, 본 실시예에 있어서, 상기 N형 반도체층(57) 상에 웰층(59a)을 먼저 형성하는 것으로 도시하였으나, N형 반도체층(57) 상에 장벽층(59b)을 먼저 형성하고 이어서 웰층(59a)을 형성할 수도 있다. 또한, InxGa1 - xN층(71a)을 먼저 형성하고 InyGa1-yN층(71b)을 형성하는 것으로 도시 및 설명하였으나, 그 순서는 바뀔 수도 있다.Meanwhile, in the present embodiment, the well layer 59a is first formed on the N-type semiconductor layer 57, but the barrier layer 59b is first formed on the N-type semiconductor layer 57 and then the well layer is formed. You may form 59a. In addition, although the In x Ga 1 - x N layer 71a is first formed and the In y Ga 1-y N layer 71b is illustrated and described, the order may be changed.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.

도 4를 참조하면, 도 2 및 도 3을 참조하여 설명한 바와 같이, 기판(51) 상에 버퍼층, N형 화합물 반도체층(57), P형 화합물 반도체층(61)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(61) 사이에 활성 영역(59)이 개재된다. 또한, 상기 활성 영역(59)은 초격자 구조의 웰층(59a)을 포함한다. 다만, 본 실시예에 있어서, 상기 장벽층(59b) 또한 초격자 구조를 갖는다.Referring to FIG. 4, as described with reference to FIGS. 2 and 3, a buffer layer, an N-type compound semiconductor layer 57, and a P-type compound semiconductor layer 61 are positioned on the substrate 51, and the N-type compound is located. An active region 59 is interposed between the semiconductor layer 57 and the P-type compound semiconductor layer 61. In addition, the active region 59 includes a well layer 59a having a superlattice structure. However, in the present embodiment, the barrier layer 59b also has a superlattice structure.

상기 초격자 구조의 장벽층(59b)은 도 3을 참조하여 설명한 바와 같이, InN과 GaN을 교대로 성장시키어 형성된 초격자 구조일 수 있다. 예컨대, MOCVD 공정을 사용하여 챔버 내에 In 소오스와 N 소오스를 유입하여 InN을 성장시키고, 이어서 In 소오스의 유입을 중단하고 Ga 소오스를 유입하여 GaN을 성장시키고, 다시 Ga 소오스의 유입을 중단하고 In 소오스를 유입하여 InN을 성장시키는 것을 반복함으로써 초격자 구조의 장벽층(59a)이 성장된다.As described with reference to FIG. 3, the barrier layer 59b of the superlattice structure may be a superlattice structure formed by alternately growing InN and GaN. For example, an In source and an N source are introduced into a chamber using a MOCVD process to grow InN, and then the In source is stopped and the Ga source is introduced to grow GaN, and again the Ga source is stopped and the In source is stopped. The barrier layer 59a of the superlattice structure is grown by repeating the growth of InN by flowing in.

이때, 상기 InN을 성장시키는 동안, 챔버 내에 잔류하는 Ga 소오스가 함께 반응하여 InuGa1 -uN층(73a)이 형성될 수 있으며, 또한, GaN을 성장시키는 동안, 챔버 내에 잔류하는 In 소오스가 함께 반응하여 InvGa1 - vN층(73b)이 형성될 수 있다. 여기서, 0≤u, v≤1 이고, u>v 이다. 상기 InuGa1 -uN 및 InvGa1 - vN는 800~900℃에서 MOCVD 기술을 사용하여 예컨대, 2.5 내지 20Å 범위의 두께로 반복적으로 형성될 수 있다.At this time, while the InN is grown, the Ga source remaining in the chamber may react together to form an In u Ga 1- u N layer 73a. In addition, the In source remaining in the chamber may be formed while growing the GaN. Reacts together to form an In v Ga 1 - v N layer 73b. Here, 0 ≦ u, v ≦ 1, and u> v. The In u Ga 1 -u N and In v Ga 1 - v N may be repeatedly formed in a thickness of, for example, range from 2.5 to 20Å using the MOCVD technique at 800 ~ 900 ℃.

한편, 상기 장벽층(59b)은 웰층(59a)에 비해 넓은 밴드갭을 갖는다. 일반적으로 InGaN층에서 In 조성비가 작을 수록 밴드갭이 커지는 경향을 나타내며, 따라 서, InvGa1 - vN층(73b)의 In 조성비 v가 상기 InxGa1 - xN층(도 3의 71a)의 In 조성비 x에 비해 상대적으로 작은 값을 갖도록 InvGa1 - vN층(73b)이 성장된다.On the other hand, the barrier layer 59b has a wider bandgap than the well layer 59a. In general, the smaller the In composition ratio in the InGaN layer, the larger the bandgap. Thus, the In composition ratio v of the In v Ga 1 - v N layer 73b is the In x Ga 1 - x N layer (see FIG. 3). The In v Ga 1 - v N layer 73b is grown to have a value relatively smaller than the In composition ratio x of 71a).

본 실시예에 있어서, 상기 장벽층(59a)을 초격자 구조로 형성함으로써 웰층(59a)과 장벽층(59b) 사이의 격자 부정합에 기인한 결정 결함 발생을 더욱 방지할 수 있다.In the present embodiment, by forming the barrier layer 59a in a superlattice structure, crystal defects caused by lattice mismatch between the well layer 59a and the barrier layer 59b can be further prevented.

한편, 본 실시예에 있어서, InuGa1 -uN층(73a)을 먼저 형성하고 InvGa1 - vN층(73b)을 형성하는 것으로 도시 및 설명하였으나, 그 순서는 바뀔 수도 있다.On the other hand, in the present embodiment, forming the In u Ga 1 -u N layer (73a) first, and In v Ga 1 - Although shown and described as forming the N v layer (73b), the order may be reversed.

또한, 본 발명의 실시예들에 있어서, N형 화합물 반도체층(57)과 P형 화합물 반도체층(61)은 서로 위치를 바꿀 수 있다.In addition, in embodiments of the present invention, the N-type compound semiconductor layer 57 and the P-type compound semiconductor layer 61 may be interchanged with each other.

본 발명의 실시예들에 따르면, 초격자 구조의 웰층을 채택함으로써 활성 영역 내에서 격자 부정합에 기인한 전위 또는 핀홀 등의 결정 결함 발생을 감소시키어 광효율을 향상시킬 수 있는 발광 다이오드를 제공할 수 있다.According to embodiments of the present invention, by employing a superlattice well layer, it is possible to provide a light emitting diode capable of improving light efficiency by reducing occurrence of crystal defects such as dislocations or pinholes due to lattice mismatch in the active region. .

Claims (9)

질화갈륨 계열의 N형 화합물 반도체층과 질화갈륨 계열의 P형 화합물 반도체층 사이에 활성영역을 갖는 발광 다이오드에 있어서,A light emitting diode having an active region between a gallium nitride series N-type compound semiconductor layer and a gallium nitride series P-type compound semiconductor layer, 상기 활성 영역은 초격자 구조의 웰층과 장벽층을 포함하는 발광 다이오드.The active region includes a well layer and a barrier layer of a superlattice structure. 청구항 1에 있어서,The method according to claim 1, 상기 초격자 구조의 웰층은The well layer of the superlattice structure is InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조이고,It is a superlattice structure formed by alternately growing InN and GaN, 상기 장벽층은 GaN로 형성된 발광 다이오드.The barrier layer is formed of GaN. 청구항 1에 있어서,The method according to claim 1, 상기 웰층은 InxGa1 - xN 및 InyGa1 - yN이 교대로 적층된 초격자 구조이고, 0≤x, y≤1 이고, x>y인 것을 특징으로 하는 발광 다이오드.The well layer has a superlattice structure in which In x Ga 1 - x N and In y Ga 1 - y N are alternately stacked, wherein 0 ≦ x, y ≦ 1, and x> y. 청구항 3에 있어서, The method according to claim 3, 상기 장벽층은 초격자 구조인 것을 특징으로 하는 발광 다이오드.The barrier layer is a light emitting diode, characterized in that the superlattice structure. 청구항 4에 있어서, 상기 초격자 구조의 장벽층은The method according to claim 4, wherein the barrier layer of the superlattice structure 상기 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조인 것을 특징으로 하는 발광 다이오드.And a superlattice structure formed by alternately growing the InN and GaN. 청구항 4에 있어서,The method according to claim 4, 상기 초격자 구조의 장벽층은 InuGa1 -uN 및 InvGa1 - vN이 교대로 적층된 초격자 구조이고, 0≤u, v≤1 이고, u>v이고, v<x 인 것을 특징으로 하는 발광 다이오드.The second barrier layer of a grid structure In u Ga 1 -u N and In v Ga 1 - a, and v N a superlattice structure are alternately laminated by, 0≤u, v≤1 and, u> v, v <x A light emitting diode, characterized in that. 청구항 1에 있어서,The method according to claim 1, 상기 장벽층은 초격자 구조인 것을 특징으로 하는 발광 다이오드.The barrier layer is a light emitting diode, characterized in that the superlattice structure. 청구항 7에 있어서, 상기 초격자 구조의 장벽층은The method according to claim 7, wherein the barrier layer of the superlattice structure 상기 InN 및 GaN를 교대로 성장시키어 형성된 초격자 구조인 것을 특징으로 하는 발광 다이오드.And a superlattice structure formed by alternately growing the InN and GaN. 청구항 7에 있어서, The method according to claim 7, 상기 초격자 구조의 장벽층은 InuGa1 -uN 및 InvGa1 - vN이 교대로 적층된 초격자 구조이고, 0≤u, v≤1 이고, u>v이고,And N v is the shift of a superlattice structure as a stacked, 0≤u, v≤1 and, u> v, - a barrier layer of the super lattice structure is In u Ga 1 -u N and In v Ga 1 상기 InvGa1 - vN는 상기 초격자 구조의 웰층에 비해 상대적으로 밴드갭이 큰 것을 특징으로 하는 발광 다이오드.The In v Ga 1 - v N has a larger band gap than the well layer of the superlattice structure.
KR20070030872A 2007-03-29 2007-03-29 Light emitting diode having well layer of superlattice structure KR20080088221A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20070030872A KR20080088221A (en) 2007-03-29 2007-03-29 Light emitting diode having well layer of superlattice structure
EP08005777A EP1976031A3 (en) 2007-03-29 2008-03-27 Light emitting diode having well and/or barrier layers with superlattice structure
US12/057,842 US9466761B2 (en) 2007-03-29 2008-03-28 Light emitting diode having well and/or barrier layers with superlattice structure
JP2008086945A JP2008252096A (en) 2007-03-29 2008-03-28 Light emitting diode having well layer of superlattice structure and/or barrier layer thereof
JP2012257990A JP5450776B2 (en) 2007-03-29 2012-11-26 Light emitting diode having a superlattice well layer and / or a superlattice barrier layer
US15/257,139 US20160380149A1 (en) 2007-03-29 2016-09-06 Light emitting diode having well and/or barrier layers with superlattice structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070030872A KR20080088221A (en) 2007-03-29 2007-03-29 Light emitting diode having well layer of superlattice structure

Publications (1)

Publication Number Publication Date
KR20080088221A true KR20080088221A (en) 2008-10-02

Family

ID=40150535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070030872A KR20080088221A (en) 2007-03-29 2007-03-29 Light emitting diode having well layer of superlattice structure

Country Status (1)

Country Link
KR (1) KR20080088221A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043345B1 (en) * 2009-02-04 2011-06-21 (재)나노소자특화팹센터 Nitride semiconductor device
WO2011081474A2 (en) * 2009-12-31 2011-07-07 우리엘에스티 주식회사 Semiconductor light emitting device, and preparation method thereof
WO2013158645A1 (en) * 2012-04-16 2013-10-24 Sensor Electronic Technology, Inc. Non-uniform multiple quantum well structure
CN113451461A (en) * 2020-11-23 2021-09-28 重庆康佳光电技术研究院有限公司 Gallium nitride-based red light epitaxial wafer structure and preparation method thereof
CN117393671A (en) * 2023-12-08 2024-01-12 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043345B1 (en) * 2009-02-04 2011-06-21 (재)나노소자특화팹센터 Nitride semiconductor device
WO2011081474A2 (en) * 2009-12-31 2011-07-07 우리엘에스티 주식회사 Semiconductor light emitting device, and preparation method thereof
WO2011081474A3 (en) * 2009-12-31 2011-11-03 우리엘에스티 주식회사 Semiconductor light emitting device, and preparation method thereof
WO2013158645A1 (en) * 2012-04-16 2013-10-24 Sensor Electronic Technology, Inc. Non-uniform multiple quantum well structure
US9722139B2 (en) 2012-04-16 2017-08-01 Sensor Electronic Technology, Inc. Non-uniform multiple quantum well structure
US10164147B2 (en) 2012-04-16 2018-12-25 Sensor Electronic Technology, Inc. Non-uniform superlattice structure
CN113451461A (en) * 2020-11-23 2021-09-28 重庆康佳光电技术研究院有限公司 Gallium nitride-based red light epitaxial wafer structure and preparation method thereof
CN113451461B (en) * 2020-11-23 2022-08-23 重庆康佳光电技术研究院有限公司 Gallium nitride-based red light epitaxial wafer structure and preparation method thereof
CN117393671A (en) * 2023-12-08 2024-01-12 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode
CN117393671B (en) * 2023-12-08 2024-03-08 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Similar Documents

Publication Publication Date Title
JP5450776B2 (en) Light emitting diode having a superlattice well layer and / or a superlattice barrier layer
KR100877774B1 (en) Light emitting diode with improved structure
US9911898B2 (en) Ultraviolet light-emitting device
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
KR100920915B1 (en) Light emitting diode having barrier layer of superlattice structure
KR20080088221A (en) Light emitting diode having well layer of superlattice structure
KR101644156B1 (en) Light emitting device having active region of quantum well structure
KR100838195B1 (en) Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method
KR100925062B1 (en) Quaternary nitride semiconductor light emitting device and method of manufacturing the same
KR100795547B1 (en) A light emitting device of a nitride conpound seniconductor
KR100898586B1 (en) Light emitting diode
KR100730753B1 (en) Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method
KR101321935B1 (en) A light emitting diode of a nitride compound and fabricating method therefor
KR100881053B1 (en) Nitride based light emitting device
KR101018132B1 (en) Nitride semiconductor light emitting device for reducing polarization
KR101364169B1 (en) Near-uv light emitting diode having barrier layer of superlattice structure
KR100821220B1 (en) Light emitting device of a nitride compound semiconductor having multi buffer layers and the fabrication method thereof
KR100757799B1 (en) Light emitting diode having in-rich ingan/gan superlattice and the fabrication method thereof
KR100782433B1 (en) Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method
KR102681567B1 (en) Light emitting device using type-2 quantum well
KR100892740B1 (en) Light emitting device of a nitride compound semiconductor and the fabrication method thereof
KR20090003465A (en) Light emitting diode having active region of multi quantum well structure
KR20110130165A (en) Semiconductor wafer including gallium nitride layer and method for manufacturing the same and light emitting device
KR100722819B1 (en) Nitride semiconductor light-emitting diode and method of manufacturing the same
KR20240043545A (en) Light emitting device using type-2 quantum well

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E601 Decision to refuse application