KR100782433B1 - Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method - Google Patents
Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method Download PDFInfo
- Publication number
- KR100782433B1 KR100782433B1 KR1020060092374A KR20060092374A KR100782433B1 KR 100782433 B1 KR100782433 B1 KR 100782433B1 KR 1020060092374 A KR1020060092374 A KR 1020060092374A KR 20060092374 A KR20060092374 A KR 20060092374A KR 100782433 B1 KR100782433 B1 KR 100782433B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- conductive
- light emitting
- emitting diode
- Prior art date
Links
Images
Abstract
Description
도 1은 종래의 질화물 반도체 발광 다이오드 제조방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional method for manufacturing a nitride semiconductor light emitting diode.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 질화물 반도체 발광 다이오드 제조방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a nitride semiconductor light emitting diode according to an embodiment of the present invention.
본 발명은 질화물 반도체 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드에 관한 것으로, 더욱 상세하게는, 활성층 내의 결정결함밀도를 감소시킬 수 있는 질화물 반도체 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드에 관한 것이다.The present invention relates to a method for manufacturing a nitride semiconductor light emitting diode and a light emitting diode produced by the same, and more particularly, to a method for manufacturing a nitride semiconductor light emitting diode capable of reducing the density of crystal defects in the active layer and a light emitting diode produced by the same will be.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특 히, 질화갈륨(GaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of group III elements, such as gallium nitride (GaN) and aluminum nitride (AlN), have excellent thermal stability and have a direct transition energy band structure. As a lot of attention. In particular, blue and green light emitting diodes using gallium nitride (GaN) are used in various applications such as large-scale color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.
이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 반도체층 내의 크랙, 뒤틀림 및 전위는 발광 다이오드의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 일반적으로 사용된다.The nitride semiconductor layer of the group III element is grown through a process such as metal organic chemical vapor deposition (MOCVD) on a heterogeneous substrate such as sapphire or silicon carbide (SiC) having a hexagonal structure. However, when a nitride semiconductor layer of a group III element is formed on a dissimilar substrate, cracks or warpage occur in the semiconductor layer due to a difference in lattice constant and thermal expansion coefficient between the semiconductor layer and the substrate, Dislocations are created. Cracks, distortions and dislocations in the semiconductor layer deteriorate the characteristics of the light emitting diode. Therefore, a buffer layer is generally used to relieve stress due to the lattice constant and thermal expansion coefficient difference between the substrate and the semiconductor layer.
도 1은 종래의 질화물 반도체 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a method of manufacturing a conventional nitride semiconductor light emitting diode.
도 1을 참조하면, 기판(11) 상에 버퍼층(13)이 형성된다. 버퍼층(13)은 일반적으로 AlxGa1-xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 형성된다. 이어서, 버퍼층(13) 상에 n형 GaN층(15)이 형성되고, 그 위에 활성층(17) 및 p형 GaN층이 형성된다.Referring to FIG. 1, a
종래기술에 따르면, n형 GaN층(15)과 기판(11) 사이에 버퍼층(13)을 형성하여, 기판(11)과 반도체층(15) 사이의 격자상수 및 열팽창 계수 차이에 기인한 크랙 및 전위 등의 발생을 감소시킬 수 있다.According to the prior art, by forming a
그러나, 버퍼층(13)의 채택에도 불구하고, 활성층 내의 결정결함밀도는 여전히 높은 편이다. 활성층 내의 결정결함은 n형 GaN층(15)의 결정결함이 전사되어 생성되며, 이러한 결정결함은 발광 효율을 감소시킨다.However, despite the adoption of the
본 발명이 이루고자 하는 기술적 과제는, 활성층 내의 결정결함을 감소시킬 수 있는 질화물 반도체 발광 다이오드 제조방법과 그에 의해 제조된 질화물 반도체 발광 다이오드를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a nitride semiconductor light emitting diode manufacturing method capable of reducing crystal defects in an active layer and a nitride semiconductor light emitting diode manufactured thereby.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 질화물 반도체 발광 다이오드 제조방법 및 그것에 의해 제조된 발광 다이오드를 제공한다. 본 발명의 일 태양에 따른 발광 다이오드 제조방법은 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 AlXInYGa(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 하부 반도체층을 형성하는 것을 포함한다. 상기 제1 도전형 하부 반도체층 상에 SiN 물질의 불연속층 및 AlXInYGa(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 상부 반도체층이 교대로 적어도 2회 적층된 반복층이 형성된다. 그 후, 상기 반복층 상에 활성층이 형성되고, 상기 활성층 상에 AlXInYGa(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제2 도전형 반도체층이 형성된다. 상기 반복층은 상기 제1 도전형 하부 반도체층 내의 결정결함이 활성층으로 전사되는 것을 방지하며, 그 결과 활성층 내의 결정결함 밀도를 감소시킬 수 있다.In order to achieve the above technical problem, the present invention provides a method for manufacturing a nitride semiconductor light emitting diode and a light emitting diode produced by the same. In the LED manufacturing method according to an aspect of the present invention, a buffer layer is formed on a substrate, and Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + ) is formed on the buffer layer. Y≤1) forming the first conductivity type lower semiconductor layer of the material film. A discontinuous layer of SiN material and a first film of an Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + Y ≦ 1) material layers on the first conductive lower semiconductor layer A repeating layer in which the conductive upper semiconductor layers are alternately stacked at least twice is formed. Thereafter, an active layer is formed on the repeating layer, and an Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + Y ≦ 1) material film is formed on the active layer. A two conductivity type semiconductor layer is formed. The repeating layer may prevent the crystal defects in the first conductivity type lower semiconductor layer from being transferred to the active layer, thereby reducing the density of crystal defects in the active layer.
또한, 상기 제1 도전형 하부 반도체층, 불연속층 및 제1 도전형 상부 반도체층은 동일한 공정챔버내에서 연속적으로 형성되는 것이 바람직하다. In addition, the first conductivity type lower semiconductor layer, the discontinuous layer and the first conductivity type upper semiconductor layer are preferably continuously formed in the same process chamber.
또한, 본 발명의 또 다른 태양에 따른 질화물 반도체 발광 다이오드는, 기판 상에 위치하는 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 하부 반도체층을 포함한다. 상기 기판과 제1 도전형 하부 반도체층 사이에 버퍼층이 게재될 수 있다. 한편, 상기 제1 도전형 하부 반도체층 상에 SiN 물질의 불연속층 및 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 상부 반도체층이 교대로 적어도 2회 적층된 반복층이 위치한다. 상기 반복층 상에 활성층이 위치하고, 상기 활성층 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층이 위치한다. 이에 따라, 반복층은 그 아래에 위치하는 상기 제1 도전형 하부 반도체층 또는 제1 도전형 상부 반도체층의 결정결함이 그 상부 반도체층으로 전사되는 것을 방지하여 활성층 내의 결정결함 밀도를 감소시킨다. In addition, a nitride semiconductor light emitting diode according to another aspect of the present invention, Al X In Y Ga (1-XY) N (where 0≤X, Y≤1 and 0≤X + Y≤1) ) The first conductive lower semiconductor layer of the material film. A buffer layer may be interposed between the substrate and the first conductive lower semiconductor layer. Meanwhile, a discontinuous layer of SiN material and an Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + Y ≦ 1) material films may be formed on the first conductive lower semiconductor layer. A repeating layer in which the first conductive upper semiconductor layer is alternately stacked at least twice is positioned. An active layer is positioned on the repeating layer, and a second conductive semiconductor of an Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + Y ≦ 1) material layer is formed on the active layer. The floor is located. Accordingly, the repeating layer prevents the crystal defects of the first conductivity type lower semiconductor layer or the first conductivity type upper semiconductor layer located below from being transferred to the upper semiconductor layer, thereby reducing the density of crystal defects in the active layer.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 질화물 반도체 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a nitride semiconductor light emitting diode according to an embodiment of the present invention.
도 2를 참조하면, 기판(21) 상에 버퍼층(23)이 형성된다. 상기 기판은 사파이어, 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 산화리튬알루미늄(LiAlO2) 또는 산화리튬갈륨(LiGaO2) 등일 수 있으며, 바람직하게는 사파이어 또는 SiC 기판일 수 있다. 버퍼층(23)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 통상적으로 AlN, GaN 또는 AlGaN 등이 사용된다.Referring to FIG. 2, a
버퍼층(23)은 MOCVD 공정을 사용하여 형성될 수 있다. 즉, 상기 버퍼층(23)은 400~800℃의 챔버내에 소오스 가스로 TMA, TMI, TMG, TEA 및/또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 디메틸 하이드라진(이하, DMHy)을 공급하여 기판(21) 상에 20Å ~ 10000Å의 두께로 형성될 수 있다. 버퍼층(23)을 AlN으로 형성하는 경우, 소오스 가스로 TMA 또는 TEA가 사용될 수 있으며, 버퍼층을 GaN로 형성하는 경우, 소오스 가스로 TMG 또는 TEG가 사용될 수 있다.The
상기 버퍼층(23) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 하부 반도체층(25)이 형성된다. 상기 제1 도전형 하부 반도체층(25)은 900~1200℃의 챔버온도에서 MOCVD 공정을 사용하여 형성될 수 있다. 즉, 상기 하부 반도체층(25)은 상기 버퍼층(23)과 동일한 공정챔버에서 챔버온도를 상승시켜 형성될 수 있으며, 900~1200℃로 온도가 상승된 챔버 내에 소오스 가스로 TMA, TMI, TMG, TEA, TMAA, DMEAA 및/또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 DMHy를 공급하고, 실리콘(Si) 등을 도핑하여 형성된다. The first conductive
한편, 상기 제1 도전형 하부 반도체층(25) 내의 결정결함 밀도를 감소시키기 위해, 제1 도전형 하부 반도체층(25)을 형성하기 전 언도프트 질화물 반도체층(도시하지 않음)을 추가로 형성할 수 있다.Meanwhile, in order to reduce the crystal defect density in the first conductivity type
도 3을 참조하면, 상기 제1 도전형 하부 반도체층(25) 상에 질화규소(SiN) 물질의 불연속층(27)이 형성된다. Referring to FIG. 3, a
상기 불연속층(27)은 MOCVD 공정을 사용하여 900~1200℃의 온도범위에서 형성될 수 있다. 따라서, 상기 제1 도전형 하부 반도체층(25)을 형성한 후, 동일 챔버 내에서 연속적으로 불연속층(27)을 형성할 수 있다. 불연속층(27)은 고온에서 형성됨에 따라 질화규소(SiN) 물질이 제1 도전형 하부 반도체층(25) 상에서 아일랜드(islands) 형태로 분산되어, 제1 도전형 하부 반도체층(25)의 표면을 부분적으로 노출시킨다. The
한편, 상기 불연속층(27)은 상기 제1 도전형 하부 반도체층(25) 형성시 사용된 소오스 가스인 TMA, TMG, TEA 또는 TEG 등을 차단하고, 소오스 가스로 암모니아와 실란(SiH4) 등을 사용하여 형성할 수 있다. Meanwhile, the
도 4를 참조하면, 상기 불연속층(27)이 형성된 기판 상에 AlXInYGa(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 상부 반도체층(29)을 형성한다. 따라서, 상 기 상부 반도체층(29)은 상기 불연속층(27) 및 상기 제1 도전형 하부 반도체층(25)을 덮는다.Referring to FIG. 4, an Al X In Y Ga (1-XY) N (where 0 ≦ X, Y ≦ 1 and 0 ≦ X + Y ≦ 1) material layers are formed on a substrate on which the
상부 반도체층(29)은, 제1 도전형 하부 반도체층(25)과 같이 MOCVD 공정을 사용하여 형성될 수 있다. 즉, 상부 반도체층(29)은 900~1200℃ 온도의 챔버 내에 소오스 가스로 TMA, TMI, TMG, TEA, TMAA, DMEAA 및/또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 DMHy를 공급하여 형성될 수 있다. The
또한, 상부 반도체층(29)은 제1 도전형 하부 반도체층(25)과 동일한 제1 도전형인 것이 바람직하다. In addition, the
제1 도전형 상부 반도체층(29)은 제1 도전형 하부 반도체층(25)의 표면에서 성장된다. 즉, 상기 노출된 제1 도전형 하부 반도체층(25)의 표면이 제1 도전형 상부 반도체층(29)의 씨드(seed) 역할을 한다. 따라서, 제1 도전형 상부 반도체층(27)은 불연속층(27)의 높이 이상으로 성장된 후, 기판(21)에 대해 수평적으로 성장할 수 있어 결정결함 밀도가 감소될 수 있다.The first conductivity type
또한, 제1 도전형 상부 반도체층(29)은 제1 도전형 하부 반도체층(25)과 동일한 제1 도전형인 것이 바람직하다.In addition, the first conductive
도 5를 참조하면, 상기 불연속층(27) 및 제1 도전형 상부 반도체층(29)은 교대로 복수회 반복하여 형성되며, 이에 따라 반복층(28)이 형성된다. 교대로 반복된 불연속층 및 제1 도전형 상부 반도체층(29)은 서로 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 물질로 형성될 수 있다. Referring to FIG. 5, the
반복되어 형성되는 불연속층(27)은 그 아래에 위치하는 제1 도전형 상부 반 도체층(29)의 결정결함 위치에 주로 형성되어 제1 도전형 상부 반도체층(29) 내의 결정결함을 차단한다. 따라서, 각 불연속층(27) 위에 형성되는 제1 도전형 상부 반도체층들(29)은 위로 갈수록 결정결함밀도가 낮아진다.The
결과적으로, 불연속층(27)이 제1 도전형 하부 반도체층(25) 또는 제1 도전형 상부 반도체층(29)의 결정결함 위치에 주로 형성되어, 결정결함이 위로 전사되는 것을 차단하며, 또한 제1 도전형 상부 반도체층(29)이 수평적으로 성장하므로, 교대로 반복할수록 제1 도전형 상부 반도체층(29) 내의 결정결함 밀도는 상기 제1 도전형 하부 반도체층(29) 내의 결정결함 밀도에 비해 상당히 감소된다.As a result, the
여기서, 반복층(28) 중 최상층에 위치하는 제1 도전형 상부 반도체층(29)은 결정 결함이 없는 반도체 층을 형성하기 위해, 그 아래에 위치하는 제1 도전형 상부 반도체층(29) 보다 그 두께를 충분히 두껍게 형성하는 것이 바람직하다. Here, the first conductivity type
도 6을 참조하면, 상기 반복층(28) 상에 활성층(31)이 형성된다. 상기 활성층(31)은 700~1200℃의 챔버온도에서 MOCVD 공정을 사용하여 형성될 수 있으며, 단일 양자웰 또는 다중 양자웰 구조를 갖도록 형성될 수 있다. 상기 활성층(31)은 반복층(28) 형성 챔버와 동일한 공정챔버에서 연속적으로 형성될 수 있다.Referring to FIG. 6, an
활성층(31)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 요구되는 발광 파장에 따라 각 금속원소의 조성비가 결정된다. The
한편, 상기 활성층(31) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층(33)이 형성된다. 상기 제1 도전형이 n형인 경우, 제 2 도전형 반도체층(33)은 p형이며, Mg을 도핑하여 형성될 수 있다. 또한, 상기 제1 도전형이 p형인 경우, 제2 도전형 반도체층(33)은 n형이며, Si을 도핑하여 형성될 수 있다.Meanwhile, the second
본 발명의 실시예들에 따르면, 제1 도전형 하부 반도체층 상에 불연속층 및 상부반도체층이 교대로 적층된 반복층을 형성하여 결정결함이 적은 제1 도전형 상부 반도체층을 제공할 수 있으며, 그 결과 상기 반복층 상에 형성되는 활성층 내의 결정결함 밀도를 감소시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다. According to the embodiments of the present invention, the first conductive upper semiconductor layer having less crystal defects may be provided by forming a repeating layer in which discontinuous layers and upper semiconductor layers are alternately stacked on the first conductive lower semiconductor layer. As a result, the density of crystal defects in the active layer formed on the repeating layer may be reduced, thereby improving luminous efficiency of the light emitting diode.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092374A KR100782433B1 (en) | 2006-09-22 | 2006-09-22 | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092374A KR100782433B1 (en) | 2006-09-22 | 2006-09-22 | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100782433B1 true KR100782433B1 (en) | 2007-12-06 |
Family
ID=39139722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060092374A KR100782433B1 (en) | 2006-09-22 | 2006-09-22 | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100782433B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101158072B1 (en) | 2009-03-06 | 2012-06-22 | 이정훈 | Light emitting device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068594A (en) | 1997-09-01 | 2000-03-03 | Nichia Chem Ind Ltd | Nitride semiconductor element |
KR20050040955A (en) * | 2003-10-29 | 2005-05-04 | 제네시스 포토닉스 인크. | Light emitting diode and white light device of solid state |
KR20060046155A (en) * | 2004-10-20 | 2006-05-17 | 제네시스 포토닉스 인크. | Light-emitting element with porous light-emitting layers |
-
2006
- 2006-09-22 KR KR1020060092374A patent/KR100782433B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068594A (en) | 1997-09-01 | 2000-03-03 | Nichia Chem Ind Ltd | Nitride semiconductor element |
KR20050040955A (en) * | 2003-10-29 | 2005-05-04 | 제네시스 포토닉스 인크. | Light emitting diode and white light device of solid state |
KR20060046155A (en) * | 2004-10-20 | 2006-05-17 | 제네시스 포토닉스 인크. | Light-emitting element with porous light-emitting layers |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101158072B1 (en) | 2009-03-06 | 2012-06-22 | 이정훈 | Light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466761B2 (en) | Light emitting diode having well and/or barrier layers with superlattice structure | |
KR101636032B1 (en) | Light emitting diode having interlayer with high dislocation density and method of fabricating the same | |
KR20060038059A (en) | Nitride based semiconductor device using nanorods and method for manufacturing the same | |
JP2010010675A (en) | Method for manufacturing semiconductor device, and structure thereof | |
KR100838195B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR101261629B1 (en) | Method for fabricating a compound semiconductor device | |
JP7447151B2 (en) | Light emitting diode precursor including passivation layer | |
KR101171324B1 (en) | Method of forming buffer layer for a light emitting device of a nitride compound semiconductor and buffer layer formed by the method | |
KR20080088221A (en) | Light emitting diode having well layer of superlattice structure | |
KR100998234B1 (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
KR100925062B1 (en) | Quaternary nitride semiconductor light emitting device and method of manufacturing the same | |
KR100795547B1 (en) | A light emitting device of a nitride conpound seniconductor | |
KR100730753B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR101321935B1 (en) | A light emitting diode of a nitride compound and fabricating method therefor | |
KR100782433B1 (en) | Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method | |
KR101018132B1 (en) | Nitride semiconductor light emitting device for reducing polarization | |
KR100881053B1 (en) | Nitride based light emitting device | |
KR101316117B1 (en) | A light emitting diode of a nitride compound and fabricating method therefor | |
KR101239856B1 (en) | Light-emitting diode and Method of manufacturing the same | |
US9548417B2 (en) | Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth | |
KR100892740B1 (en) | Light emitting device of a nitride compound semiconductor and the fabrication method thereof | |
KR101393354B1 (en) | GaN BASED BUFFER LAYER AND METHOD OF FORMING THE SAME | |
KR100757799B1 (en) | Light emitting diode having in-rich ingan/gan superlattice and the fabrication method thereof | |
KR100821220B1 (en) | Light emitting device of a nitride compound semiconductor having multi buffer layers and the fabrication method thereof | |
KR100781772B1 (en) | Light emitting diode and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 11 |