KR100884799B1 - 평판 디스플레이 장치와, 이를 제조하기 위한 방법 - Google Patents

평판 디스플레이 장치와, 이를 제조하기 위한 방법 Download PDF

Info

Publication number
KR100884799B1
KR100884799B1 KR1020070040038A KR20070040038A KR100884799B1 KR 100884799 B1 KR100884799 B1 KR 100884799B1 KR 1020070040038 A KR1020070040038 A KR 1020070040038A KR 20070040038 A KR20070040038 A KR 20070040038A KR 100884799 B1 KR100884799 B1 KR 100884799B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
electrodes
phosphor layer
cells
Prior art date
Application number
KR1020070040038A
Other languages
English (en)
Other versions
KR20080095488A (ko
Inventor
남문호
박형빈
손승현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070040038A priority Critical patent/KR100884799B1/ko
Priority to US12/081,892 priority patent/US20080265766A1/en
Publication of KR20080095488A publication Critical patent/KR20080095488A/ko
Application granted granted Critical
Publication of KR100884799B1 publication Critical patent/KR100884799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/04—Electrodes; Screens

Abstract

본 발명은 평판 디스플레이 장치와, 이를 제조하기 위한 방법에 관한 것으로, 상세하게는 형광체층 표면에 전자가 차징(charging)되는 것을 방지하고, 가시광의 투과율을 향상시킬 수 있는 평판 디스플레이 장치와, 이를 제조하기 위한 방법에 관한 것이다.
본 발명은 일정한 간격을 두고 서로 대향되게 배치되는 제1 기판 및 제2 기판; 상기 제1 기판과 제2 기판 사이에 마련되는 것으로, 상기 제1 기판과 제2 기판 사이의 공간을 구획하여 다수의 셀을 형성하는 다수의 격벽; 상기 셀들의 내부에 채워지는 여기가스; 상기 제1 기판의 내면에 형성되는 다수의 제1 전극; 상기 제2 기판의 내면에 상기 제1 전극들과 교차하는 방향으로 형성되는 다수의 제2 전극; 상기 제1 전극들 상에 형성되는 다수의 제3 전극; 상기 제1 전극과 제3 전극 사이에 형성되는 것으로, 상기 제1 전극과 제3 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제1 전자빔을 상기 셀 내부로 방출시키는 제1 전자가속층; 및 상기 셀들의 내벽에 형성되고, 상기 셀들의 내벽의 적어도 일부가 노출되도록 일부가 개구되어 있는 형광체층;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.

Description

평판 디스플레이 장치와, 이를 제조하기 위한 방법{Flat panel display device and the fabrication method thereof}
도 1은 종래 플라즈마 디스플레이 패널의 분리 사시도이다.
도 2는 도 1의 II-II선을 따라 취한 플라즈마 디스플레이 패널의 부분 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 평판 디스플레이 장치의 개략적인 단면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 평판 디스플레이 장치의 부분 단면도이다.
도 5는 크세논(Xe)의 에너지 준위(energy level)를 도시한 도면이다.
도 6a 내지 도 6d는 본 발명의 제1 실시예에 따른 평판 디스플레이 장치에서, 각 전극들에 인가될 수 있는 전압들을 보여주는 도면들이다.
도 7은 본 발명의 제1 실시예에 따른 평판 디스플레이 장치의 변형예를 도시한 개략적인 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 평판 디스플레이 장치의 개략적인 단면도이다.
도 9a 및 도 9b는 본 발명의 제2 실시예에 따른 평판 디스플레이 장치에서, 각 전극들에 인가될 수 있는 전압들을 보여주는 도면들이다.
도 10은 본 발명의 제3 실시예에 따른 평판 디스플레이 장치의 개략적인 단면도이다.
도 11은 본 발명의 제4 실시예에 따른 평판 디스플레이 장치의 개략적인 단면도이다.
도 12a 내지 도 12d는 본 발명에 관한 평판 디스플레이 장치를 제조하기 위한 방법을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
110,210,310,410: 제1 기판
113,213,413: 격벽
114,214,314,414: 셀
120,220,320,420: 제2 기판
131,231,331,431: 제1 전극
132,132',232,332,432: 제2 전극
133,133',233,333,433: 제3 전극
234,334,434: 제4전극
140: 전자가속층
241,341,441: 제1 전자가속층
242,342,442: 제2 전자가속층
본 발명은 평판 디스플레이 장치와, 이를 제조하기 위한 방법에 관한 것으로, 상세하게는 형광체층 표면에 전자가 차징(charging)되는 것을 방지하고, 가시광의 투과율을 향상시킬 수 있는 평판 디스플레이 장치와, 이를 제조하기 위한 방법에 관한 것이다.
평판 디스플레이 장치의 일종인 플라즈마 디스플레이 패널(PDP; Plasma Display Panel)은 전기적 방전을 이용하여 화상을 형성하는 장치로서, 휘도나 시야각 등의 표시 성능이 우수하여 그 사용이 날로 증대되고 있다. 이러한 플라즈마 디스플레이 패널은 전극들에 인가되는 직류 또는 교류 전압에 의하여 상기 전극들 사이에서 가스 방전이 일어나게 되고, 이 방전 과정에서 발생되는 자외선에 의하여 형광체가 여기되어 가시광을 발산하게 된다.
상기 플라즈마 디스플레이 패널은 전극들의 배치 구조에 따라 대향 방전(facing discharge) 구조의 플라즈마 디스플레이 패널과 면 방전(surface discharge) 구조의 플라즈마 디스플레이 패널로 분류될 수 있다. 대향 방전 구조의 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 각각 상부기판과 하부기판에 배치되어 방전이 기판에 수직인 방향으로 일어난다. 그리고, 면 방전 구조의 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 동일한 기판 상에 배치되어 방전이 기판에 나란한 방향으로 일어난다.
도 1에는 종래 교류형 면방전 구조의 플라즈마 디스플레이 패널이 도시되어 있다. 그리고, 도 2에는 도 1에 도시된 플라즈마 디스플레이 패널을 부분적으로 절단한 단면이 도시되어 있다.
도 1, 도 2를 참조하면, 하부기판(10)과 상부기판(20)이 일정한 간격을 두고 서로 대향되게 배치되어 그 사이에 플라즈마 방전이 일어나는 방전공간을 형성한다. 상기 하부기판(10)의 상면에는 다수의 어드레스전극(11)이 형성되어 있으며, 이 어드레스전극들(11)은 제1 유전체층(12)에 의해 매립된다. 상기 제1 유전체층(12)의 상면에는 방전공간을 구획하여 다수의 방전셀(14)을 형성하고, 이 방전셀들(14) 간의 전기적, 광학적 크로스토크(cross talk)를 방지하는 다수의 격벽(13)이 형성되어 있다. 상기 방전셀들(14)의 내벽에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(15)이 도포되어 있다. 그리고, 상기 방전셀들(14) 내부에는 일반적으로 크세논(Xe)을 포함하는 방전가스가 채워진다.
상기 상부기판(20)은 가시광이 투과될 수 있는 투명기판으로서 격벽들(13)이 형성된 하부기판(10)에 결합된다. 상기 상부기판(20)의 하면에는 방전셀(14)마다 한 쌍의 유지전극(21a,21b)이 상기 어드레스전극들(11)과 직교하는 방향으로 형성되어 있다. 여기서, 상기 유지전극들(21a,21b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 그리고, 상기 유지전극들(21a,21b)의 라인 저항을 줄이기 위하여, 상기 유지전극들(21a,21b)의 하면에는 금속으로 이루어진 버스전극들(22a,22b)이 상기 유지전극들(21a,21b)보다 좁은 폭을 가지고 형성되어 있다. 상기 유지전극들(21a,21b) 및 버스전극들(22a,22b)은 투명한 제2 유전체층(23)에 의해 매립된다. 그리고, 상기 제2 유전 체층(23)의 하면에는 산화마그네슘(MgO)로 이루어진 보호막(24)이 형성되어 있다. 상기 보호막(24)은 플라즈마 입자의 스퍼터링에 의한 제2 유전체층(23)의 손상을 방지하고, 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 한다.
상기와 같은 구조를 가지는 플라즈마 디스플레이 패널의 구동은 크게 어드레스방전을 위한 구동과 유지방전을 위한 구동으로 나뉜다. 어드레스방전은 어드레스전극(11)과 한 쌍의 유지전극(21a,21b) 중 어느 하나의 전극 사이에서 일어나게 되며, 이때 벽전하(wall charge)가 형성된다. 다음으로, 유지방전은 한 쌍의 유지전극(21a,21b) 사이의 전위차에 의해서 일어나게 되며, 이러한 유지방전시 방전가스로부터 발생되는 자외선에 의해 형광체층(15)이 여기되어 가시광이 발산된다. 그리고, 이렇게 발산된 가시광은 상부기판을 통해 출사되어 사용자가 인식할 수 있는 화상을 형성하게 된다.
그러나, 상기와 같은 종래 플라즈마 디스플레이 패널 및 평판 램프에서는 방전가스가 이온화(ionization)되어 플라즈마 방전이 일어나는 과정에서 여기 상태(excited state)의 크세논(Xe*)이 안정화되면서 자외선이 발생하게 된다. 따라서, 종래 플라즈마 디스플레이 패널 및 평판 램프에서는 방전가스를 이온화시킬 수 있을 정도로 높은 에너지가 필요하게 되므로, 구동전압은 크고, 발광효율은 낮다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 형광체 층 표면에 전자가 차징(charging)되는 것을 방지하고, 가시광의 투과율을 향상시킬 수 있는 평판 디스플레이 장치와, 이를 제조하기 위한 방법을 제공하는데 그 목적이 있다.
본 발명은 일정한 간격을 두고 서로 대향되게 배치되는 제1 기판 및 제2 기판; 상기 제1 기판과 제2 기판 사이에 마련되는 것으로, 상기 제1 기판과 제2 기판 사이의 공간을 구획하여 다수의 셀을 형성하는 다수의 격벽; 상기 셀들의 내부에 채워지는 여기가스; 상기 제1 기판의 내면에 형성되는 다수의 제1 전극; 상기 제2 기판의 내면에 상기 제1 전극들과 교차하는 방향으로 형성되는 다수의 제2 전극; 상기 제1 전극들 상에 형성되는 다수의 제3 전극; 상기 제1 전극과 제3 전극 사이에 형성되는 것으로, 상기 제1 전극과 제3 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제1 전자빔을 상기 셀 내부로 방출시키는 제1 전자가속층; 및 상기 셀들의 내벽에 형성되고, 상기 셀들의 내벽의 적어도 일부가 노출되도록 일부가 개구되어 있는 형광체층;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
다른 측면에 관한 본 발명은, 일정한 간격을 두고 서로 대향되게 배치되는 제1 기판 및 제2 기판; 상기 제1 기판과 제2 기판 사이에 마련되는 것으로, 상기 제1 기판과 제2 기판 사이의 공간을 구획하여 다수의 셀을 형성하는 다수의 격벽; 상기 셀들의 내부에 채워지는 여기가스; 상기 제1 기판의 내면에 상기 셀마다 쌍으로 형성되는 제1 전극 및 제2 전극; 상기 제1 전극 및 제2 전극 상에 각각 형성되 는 제3 전극 및 제4 전극; 상기 제1 전극과 제3 전극 사이에 형성되는 것으로, 상기 제1 전극과 제3 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제1 전자빔을 상기 셀 내부로 방출시키는 제1 전자가속층; 상기 제2 전극과 제4 전극 사이에 형성되는 것으로, 상기 제2 전극과 제4 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제2 전자빔을 상기 셀 내부로 방출시키는 제2 전자가속층; 및 상기 셀들의 내벽에 다수 개로 분할되어 형성되는 형광체층;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭한다.
도 3은 본 발명의 제1 실시예에 따른 직류형 대향 방전 구조의 평판 디스플레이 장치를 개략적으로 도시한 일부 단면도이고, 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 평판 디스플레이 장치의 부분 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 관한 평판 디스플레이 장치는 제1 기판(110)과, 제2 기판(120)과, 격벽(113)과, 셀(114)과, 형광체층(115)과, 제1 전극(131)과, 제2 전극(132)과, 제3 전극(133)과, 전자가속층(140)을 포함한다.
하부기판인 제1 기판(110)과 상부기판인 제2 기판(120)은 일정한 간격을 두고 서로 대향되게 배치되어 있다. 여기서, 상기 제1 기판(110) 및 제2 기판(120)은 투명한 유리기판으로 이루어질 수 있다. 그리고, 상기 제1 기판(110)과 제2 기판(120) 사이에는 제1 기판(110)과 제2 기판(120) 사이의 공간을 구획하여 다수의 셀(cell,114)을 형성하고, 상기 셀들(114) 간의 전기적, 광학적 크로스토크를 방지하는 다수의 격벽(barrier rib,113)이 마련되어 있다. 상기 셀들(114)의 내벽에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(115)이 도포되어 있으며, 상기 셀들(114) 내부에는 일반적으로 크세논(Xe)을 포함하는 여기가스(excitation gas)가 채워진다. 이하 본 발명에서 지칭하는 여기가스는 전자빔 등의 외부 에너지에 의해 여기되어 자외선을 발생시킬 수 있는 가스를 말한다. 한편, 본 발명의 여기가스는 방전가스로 작용하는 것도 가능하다.
상기 제1 기판(110)의 상면에는 제1 전극(131)이 셀(114)마다 형성되어 있으며, 상기 제2 기판(120)의 하면에는 제2 전극(132)이 상기 제1 전극(131)과 교차하는 방향으로 셀(114)마다 형성되어 있다. 여기서, 상기 제1 전극(131) 및 제2 전극(132)은 각각 캐소드 전극(cathode electrode) 및 애노드 전극(anode electrode)이 된다. 상기 제2 전극(132)은 가시광이 투과될 수 있도록 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 물질로 이루어질 수 있다. 그리고, 상기 제2 전극(132) 상에는 유전체층(미도시)이 더 형성될 수도 있다.
상기 형광체층(115)은 상기 제2 전극(132)을 매립하도록 형성되어 있으며, 상기 전자가속층(140)으로부터 방출된 전자에 의하여 여기된 기체를 이용하여 발생된 자외선이 흡수됨으로써 여기되는 전자가 다시 안정 상태로 될 때 가시광을 방출할 수 있는 빛발광 매커니즘(photoluminescence mechanism)에 의한 PL 형광체층(photo luminescence phosphor layer)으로 이루어져 있다.
즉, 상기 형광체층(115)용 소재로는 Xe 가스에서 발생되는 147nm의 진공 자 외선에 의하여 여기될 수 있도록, 147nm에서 발광 효율이 좋은 소재를 사용하게 된다. 상기 형광체층(115)은 디스플레이 장치가 컬러 화상을 구현할 수 있도록 적색 발광층과, 녹색 발광층과, 청색 발광층이 각 밀폐된 내부 공간마다 형성되어서, 각각의 서브 픽셀(sub-pixel)을 이루고 있다.
이때, 적색 발광층은 (Y,Gd)BO3;Eu+3으로 이루어지고, 녹색 발광층은 Zn2SiO4:Mn2+으로 이루어지고, 청색 발광층은 BaMgAl10O17:Eu2 +으로 이루어질 수 있다. 또한, 청색 발광층은 CaMgSi2O8:Eu2 +나, BaMgAl10O17:Eu2 +와 CaMgSi2O8:Eu2 +의 혼합물을 사용할 수 있는 등 어느 하나에 한정되는 것은 아니다.
또는, 상기 형광체층(115)으로 PL 형광체층 뿐만 아니라, 자외선 영역의 에너지를 받아서 들뜬 원자가 안정화되면서 가시광을 발생시키는 CL 형광체층(cathode luminescence phosphor layer)이나, QD 형광체층(quantum dot phosphor layer)을 사용할 수도 있다.
CL 형광체층으로는 황화물계 형광체를 사용할 수 있으며, QD 형광체층은 원자들 간의 간섭이 없기 때문에 외부에서 에너지를 받으면 원자 에너지 레벨에서 들뜬 원자가 안정화되면서 광을 발광하게 된다. 따라서, 낮은 전압으로도 여기가 가능하기 때문에 효율을 향상시킬 수 있으며, 인쇄 공정이 가능하여서 대형화에도 유리하다고 할 수 있다.
이처럼, 상기 형광체층(115)으로는 PL 형광체층이나, CL 형광체층이나, QD 형광체층을 이용할 수 있으며, 이중 적어도 2 이상을 혼합하여 사용할 수 있다.
상기 제1 전극(131)의 상면에는 전자가속층(electron accelerating layer,140)이 형성되어 있으며, 상기 전자가속층(140)의 상면에는 그리드 전극(grid electrode)인 제3 전극(133)이 형성되어 있다. 상기 전자가속층(140)은 전자를 가속시켜 전자빔을 발생시킬 수 있는 물질은 어느 것이라도 적용가능하며, 바람직하게는 산화된 다공성 실리콘(oxidized porous silicon)으로 이루어진다. 이때, 산화된 다공성 실리콘으로는 산화된 다공성 폴리실리콘(poly silicon) 또는 산화된 다공성 비정질 실리콘(amorphous silicon)이 예시된다.
상기 전자가속층(140)은 제1 전극(131)과 제3 전극(133)에 각각 소정의 전압이 인가되면, 상기 제1 전극(131)으로부터 유입된 전자들을 가속시켜 제3 전극(133)을 통하여 상기 셀(114) 내부로 전자빔(E-beam) 방출시킨다. 상기 셀 (114)내부로 방출된 전자빔은 여기가스를 여기시키게 되고, 여기된 여기가스는 안정화되면서 자외선을 발생시키게 된다. 그리고, 상기 자외선은 형광체층(115)을 여기시켜 가시광을 발생시키게 되고, 이렇게 발생된 가시광은 제2 기판(120)쪽으로 출사되어 화상을 형성하게 된다.
상기 전자빔은 여기가스를 여기(excitation)시키는데 필요한 에너지보다 크고, 여기가스를 이온화(ionization)시키는데 필요한 에너지보다는 작은 에너지를 갖는 것이 바람직하다. 따라서, 상기 제1 전극(131) 및 제3 전극(133)에는 상기 전자빔이 여기가스를 여기시킬 수 있는 최적화된 전자에너지(optimized electron energy)를 가질 수 있는 전압이 인가된다.
일반적으로, 전자 방출 소자(EED) 또는 기체 여기 발광 소자(EDD)와 같이 전자가속층을 사용하는 평판 디스플레이 소자에서는, 캐소드(Cathode) 전극에서 애노드(Anode) 전극의 방향으로 전자가 방출 및 가속되어 진행된다. 이 중, 전자 방출 소자(EED)는 CL 형광체층(cathode luminescence phosphor layer)을 사용하기 때문에 가속된 전자들은 충분한 에너지를 가지고 전면 기판의 형광체층을 여기시켜 가시광을 방출할 수 있다. 반면, 기체 여기 발광 소자(EDD)의 경우, 전자에 의해 여기된 기체에서 발생하는 UV(ultraviolet)가 전면 기판의 PL 형광체층(photo luminescence phosphor layer)을 여기시켜 가시광을 방출한다. 이러한 기체 여기 발광 소자의 전면 기판에 형성된 PL 형광체층은 가시광의 투과율을 고려하여 투과형으로 형성된다.
그런데, 이러한 형광체층의 두께가 얇아지게 되면 가시광의 투과율은 개선될 수 있으나 형광체층에서 발생하는 가시광의 광량이 감소되므로 휘도의 저하를 초래할 수 있다. 반대로, 휘도의 향상을 위하여 형광체층을 두껍게 형성할 경우, 애노드 전극으로 가속되는 전자가 형광체층 표면에 차징(charging)되는 현상이 발생하므로 이 또한 휘도의 저하를 초래할 수 있다.
이와 같은 문제점을 해결하기 위하여, 본 발명에 관한 평판 디스플레이 장치에서는 메쉬(mesh) 형태의 형광체층 구조를 제공하는 것을 일 특징으로 한다.
상세히, 본 발명에 관한 평판 디스플레이 장치는 형광체층(115)이 일체로 형성되지 않고, 다수 개로 분할되어 형성된다. 그리고, 상기 분할된 각각의 형광체층(115a)(115b)(115c) 사이로는 제2 전극(132)이 외부로 노출되어 있다. 이와 같이 형광체층(115)을 다수 개로 분할하여 형성하면, 도 3에 도시된 바와 같이, 형광체층(115) 표면에 차징(charging)되어 있는 전자들이 다수 개의 형광체층(115a)(115b)(115c) 사이를 통하여 제2 전극(132)으로 빠져나가게 된다. 따라서, 형광체층(115) 표면에 전자가 차징(charging)되는 문제를 해결할 수 있다. 또한, 다수 개의 형광체층(115a)(115b)(115c) 사이로 소정의 공간부가 형성되어 가시광이 제2 기판(120)을 통과할 수 있는 개구부가 확장되고, 따라서 휘도 및 발광 효율이 향상될 수 있다.
여기서, 다수 개의 형광체층(115a)(115b)(115c) 각각은 대략 네 변의 길이가 동일한 정사각형 형상으로 형성될 수 있다. 또한, 상기 정사각형 형상의 형광체층(115a)(115b)(115c)의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성될 수 있다. 왜냐하면, 일반적인 서브 픽셀(sub-pixel) 하나의 크기는 대략 200㎛ * 700㎛ 정도이기 때문에, 형광체층(115a)(115b)(115c)의 한 변의 길이는 서브 픽셀(sub-pixel) 하나의 크기보다 작게 형성되어야 한다. 이때, 개구부의 면적을 확대하기 위하여는 형광체층(115a)(115b)(115c)의 한 변의 길이를 짧게 하는 것이 유리하다. 반면, 형광체층(115a)(115b)(115c)의 한 변의 길이를 짧게 할수록 제조 비용이 증가하고, 제조 공정이 복잡해진다. 따라서, 형광체층(115a)(115b)(115c)의 한 변의 길이는 상기 요소를 모두 고려한 최적화된 실험 데이터에 의하여 결정될 수 있다.
도 3 및 도 4에는 형광체층(115a)(115b)(115c)이 대략 정사각형으로 형성되고, 정사각형의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성되는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(115a)(115b)(115c) 각각은 서브 픽셀(sub-pixel) 하나의 크기, 전자 투과도, 발광 효율, 휘도, 제조 비용 및 제조상의 난이도 등의 요소를 고려하여 다양한 크기 및 형상으로 형성될 수 있다 할 것이다.
또한, 도 3 및 도 4에는 형광체층(115)이 제2 전극(132) 측에만 형성되어 있는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(115)은 격벽(113) 및 제1 기판(110)의 일 측에 형성되는 것도 가능하다 할 것이다.
이와 같은 구성에 의하여, 형광체층 표면에 전자가 차징(charging)되는 현상이 감소하고, 소자의 내부에서 발생된 가시광의 투과율이 개선되어, 휘도 및 발광 효율이 향상되는 효과를 얻을 수 있다.
도 5에는 자외선 발생원(generating source)인 크세논(Xe)의 에너지 준위(energy level)가 개략적으로 도시되어 있다. 도 5를 참조하면, 크세논(Xe)을 이온화시키기 위해서는 12.13eV의 에너지가 필요하며, 크세논(Xe)을 여기시키기 위해서는 8.28eV 이상의 에너지가 필요함을 알 수 있다. 구체적으로는, 크세논(Xe)을 1S5, 1S4, 1S2 상태로 각각 여기시키기 위해서는 8.28eV, 8.45eV, 9.57eV의 에너지가 필요하게 된다. 이렇게 여기된 크세논(Xe*)은 안정화되면서 대략 147nm의 자외선이 발생하게 된다. 그리고, 여기 상태(excited state) 크세논(Xe*)과 기저 상태(ground state) 크세논(Xe)이 충돌하게 되면 엑시머(eximer) 크세논(Xe2 *)이 생성되는데, 이러한 엑시머 크세논(Xe2 *)이 안정화되면 대략 173nm의 자외선이 발생하게 된다.
이에 따라, 본 발명에서는 전자가속층(140)에 의하여 셀(114) 내부로 방출되는 전자빔이 크세논(Xe)를 여기시키기 위하여 대략 8.28eV ~ 12.13eV의 에너지를 가질 수 있다. 이 경우, 상기 전자빔은 바람직하게는 8.28eV ~ 9.57eV의 에너지 또는 8.28eV ~ 8.45eV의 에너지를 가질 수 있다. 또한, 상기 전자빔은 8.45eV ~ 9.57eV의 에너지를 가질 수도 있다.
도 6a 내지 도 6d에는 도 3에 도시된 평판 디스플레이 장치에서 각 전극들에 인가될 수 있는 전압 유형들을 예를 들어 도시한 것이다.
도 6a를 참조하면, 제1 전극(131), 제2 전극(132) 및 제3 전극(133)에 각각 펄스 형태의 전압이 인가되는데, 이때, 상기 제1 전극(131), 제2 전극(132) 및 제3 전극(133)에 인가되는 전압을 V1, V2 및 V3라 하면, V1＜V3＜V2를 만족시키도록 각 전극들에 소정의 전압이 인가된다. 상기와 같은 전압들이 인가되면, 제1 전극(131)과 제3 전극(133)에 인가된 전압에 의하여 전자가속층(140)을 통하여 셀(114) 내부로 전자빔이 방출되며, 이렇게 방출된 전자빔은 제3 전극(133)과 제2 전극(132)에 인가된 전압에 의하여 제2 전극(132) 쪽으로 가속되고, 이 과정에서 여기가스가 여기된다. 이때, 제2 전극(132)의 전압을 조절하여 여기가스가 방전상태로 조절되는 것도 가능하다. 한편, 상기 제2 전극(132)은 도 6b에 도시된 바와 같이 접지되어 있을 수도 있다. 이 경우에는, 상기 제2 전극(132)에 도달하는 전자들이 외부로 빠져나갈 수 있게 된다.
도 6c를 참조하면, 제1 전극(131), 제2 전극(132) 및 제3 전극(133)에 인가되는 전압을 V1, V2 및 V3라 하면, V1＜V3=V2를 만족시키도록 각 전극들에 소정의 전압이 인가된다. 상기와 같은 전압들이 인가되면, 제1 전극(131)과 제3 전극(133)에 인가된 전압에 의하여 전자가속층(140)을 통하여 셀(114) 내부로 전자빔이 방출되며, 이렇게 방출된 전자빔에 의하여 여기가스가 여기된다. 한편, 상기 제2 전극(132) 및 제3 전극(133)은 도 6d에 도시된 바와 같이 접지되어 있을 수도 있다. 이 경우에는, 상기 제2 전극(132)에 도달하는 전자들이 외부로 빠져나갈 수 있게 된다.
도 7은 본 발명의 제1 실시예에 따른 평판 디스플레이 장치의 변형예를 도시한 도면이다. 이하에서는 전술한 실시예와 다른 점만을 설명하기로 한다. 도 7을 참조하면, 제2 전극(132')은 셀(114)에서 발생된 가시광이 투과될 수 있도록 메쉬(mesh) 구조로 형성되어 있다. 그리고, 제3 전극(133')은 전자가속층(140)에 의하여 가속된 전자들이 셀(114) 내부로 용이하게 방출될 수 있도록 메쉬 구조로 형성되어 있다.
이상에서는 제1 기판(110)이 하부기판이 되고, 제2 기판(120)이 상부기판이 되는 경우가 설명되었지만, 본 실시예는 전자가속층(140)이 형성된 제1 기판(110)이 상부기판이 되고, 제2 기판(120)이 하부기판이 되는 경우에도 적용될 수 있다.
도 8은 본 발명의 제2 실시예에 따른 교류형 대향 방전 구조의 평판 디스플레이 장치를 개략적으로 도시한 일부 단면도이다.
도 8을 참조하면, 제1 기판(210)과 제2 기판(220)이 일정한 간격을 두고 서로 대향되게 배치되어 있다. 그리고, 상기 제1 기판(210)과 제2 기판(220) 사이에는 제1 기판(210)과 제2 기판(220) 사이의 공간을 구획하여 다수의 셀(214)을 형성하는 다수의 격벽(213)이 마련되어 있다. 상기 셀들(214)의 내벽에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(215)이 도포되어 있으며, 상기 셀들(214) 내부에는 크세논(Xe)을 포함하는 여기가스가 채워진다.
상기 제1 기판(210)의 상면에는 제1 전극(231)이 셀(214)마다 형성되어 있으며, 상기 제2 기판(220)의 하면에는 제2 전극(232)이 상기 제1 전극(231)과 교차하는 방향으로 셀(214)마다 형성되어 있다. 상기 제1 및 제2 전극(231,232) 상에는 각각 제1 및 제2 전자가속층(241,242)이 형성되어 있으며, 상기 제1 및 제2 전자가속층(241,242) 상에는 제3 및 제4 전극(233,234)이 형성되어 있다. 상기 제1 및 제2 전자가속층(241,242)은 전자를 가속시켜 전자빔을 발생시킬 수 있는 물질은 어느 것이라도 적용가능하며, 바람직하게는 산화된 다공성 실리콘(oxidized porous silicon)으로 이루어진다. 이때, 산화된 다공성 실리콘으로는 산화된 다공성 폴리실리콘(poly silicon) 또는 산화된 다공성 비정질 실리콘(amorphous silicon)이 예시된다.
상기 제1 전자가속층(241)은 제1 전극(231)과 제3 전극(233)에 각각 소정의 전압이 인가되면, 상기 제1 전극(231)으로부터 유입된 전자들을 가속시켜 제3 전 극(233)을 통하여 상기 셀(214) 내부로 제1 전자빔(E1-beam) 방출시킨다. 그리고, 사익 제2 전자가속층(242)은 제2 전극(231)과 제4 전극(234)에 각각 소정의 전압이 인가되면, 상기 제2 전극(232)으로부터 유입된 전자들을 가속시켜 제4 전극(234)을 통하여 상기 셀(214) 내부로 제2 전자빔(E2-beam) 방출시킨다. 여기서, 상기 제1 및 제2 전자빔은 상기 제1 전극(231) 및 제2 전극(232) 사이에 교류전압이 인가됨에 따라 셀(214) 내부로 교대로 방출된다. 상기 제1 및 제2 전자빔 각각은 여기가스를 여기시키고, 이렇게 여기된 여기가스는 안정화되면서 형광체층(215)을 여기시키는 자외선을 발생시키게 된다. 따라서, 상기 제1 및 제2 전자빔은 전술한 바와 같이 여기가스를 여기시키는데 필요한 에너지보다 크고, 여기가스를 이온화시키는데 필요한 에너지보다는 작은 에너지를 갖는 것이 바람직하다. 구체적으로, 상기 제1 및 제2 전자빔은 크세논(Xe)을 여기시키는데 필요한 대략 8.28eV ~ 12.13eV의 에너지를 가질 수 있다.
상기 제2 및 제4 전극(232,234)은 가시광이 투과될 수 있도록 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 물질로 이루어질 수 있다. 그리고, 상기 제3 및 제4 전극(233,234)은 제1 및 제2 전자가속층(241,242)에 의하여 가속된 전자들이 셀(214) 내부로 용이하게 방출될 수 있도록 메쉬 구조로 형성될 수 있다. 한편, 상기 제1 기판(210)과 제2 기판(220) 중 어느 하나의 기판에는 다수의 어드레스전극(미도시)이 더 형성될 수 있다.
여기서, 본 발명에 관한 평판 디스플레이 장치는 메쉬(mesh) 형태의 형광체 층 구조를 제공하는 것을 일 특징으로 한다.
상세히, 본 발명에 관한 평판 디스플레이 장치는 형광체층(215)이 일체로 형성되지 않고, 다수 개로 분할되어 형성된다. 그리고, 상기 분할된 각각의 형광체층(215a)(215b)(215c) 사이로는 제4 전극(234)이 외부로 노출되어 있다. 이와 같이 형광체층(215)을 다수 개로 분할하여 형성하면, 형광체층(215) 표면에 차징(charging)되어 있는 전자들이 다수 개의 형광체층(215a)(215b)(215c) 사이를 통하여 제4 전극(234) 및 제2 전극(232)으로 빠져나가게 된다. 따라서, 형광체층(215) 표면에 전자가 차징(charging)되는 문제를 해결할 수 있다. 또한, 다수 개의 형광체층(215a)(215b)(215c) 사이로 소정의 공간부가 형성되어 가시광이 제2 기판(220)을 통과할 수 있는 개구부가 확장되고, 따라서 휘도 및 발광 효율이 향상될 수 있다.
여기서, 다수 개의 형광체층(215a)(215b)(215c) 각각은 대략 네 변의 길이가 동일한 정사각형 형상으로 형성될 수 있다. 또한, 상기 정사각형 형상의 형광체층(215a)(215b)(215c)의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성될 수 있다. 왜냐하면, 일반적인 서브 픽셀(sub-pixel) 하나의 크기는 대략 200㎛ * 700㎛ 정도이기 때문에, 형광체층(215a)(215b)(215c)의 한 변의 길이는 서브 픽셀(sub-pixel) 하나의 크기보다 작게 형성되어야 한다. 이때, 개구부의 면적을 확대하기 위하여는 형광체층(215a)(215b)(215c)의 한 변의 길이를 짧게 하는 것이 유리하다. 반면, 형광체층(215a)(215b)(215c)의 한 변의 길이를 짧게 할수록 제조 비용이 증가하고, 제조 공정이 복잡해진다. 따라서, 형광체층(215a)(215b)(215c)의 한 변의 길이는 상기 요소를 모두 고려한 최적화된 실험 데이터에 의하여 결정될 수 있다.
도 8에는 형광체층(215a)(215b)(215c)이 대략 정사각형으로 형성되고, 정사각형의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성되는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(215a)(215b)(215c) 각각은 서브 픽셀(sub-pixel) 하나의 크기, 전자 투과도, 발광 효율, 휘도, 제조 비용 및 제조상의 난이도 등의 요소를 고려하여 다양한 크기 및 형상으로 형성될 수 있다 할 것이다.
또한, 도 8에는 형광체층(215)이 제4 전극(234) 측에만 형성되어 있는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(215)은 격벽(213) 및 제1 기판(210)의 일 측에 형성되는 것도 가능하다 할 것이다.
이와 같은 구성에 의하여, 형광체층 표면에 전자가 차징(charging)되는 현상이 감소하고, 소자의 내부에서 발생된 가시광의 투과율이 개선되어, 휘도 및 발광 효율이 향상되는 효과를 얻을 수 있다.
도 9a 및 도 9b에는 도 8에 도시된 평판 디스플레이 장치에서 각 전극들에 인가될 수 있는 전압 유형들을 예를 들어 도시한 것이다.
도 9a를 참조하면, 제1 전극(231), 제2 전극(232), 제3 전극(233) 및 제4 전극(234)에 각각 펄스 형태의 전압이 인가되는데, 이때, 상기 제1 전극(231), 제2 전극(232), 제3 전극(233) 및 제4 전극(234)에 인가되는 전압을 V1, V2, V3 및 V4라 하면, V1＜V3 및 V2＜V4를 만족시키도록 각 전극들에 소정의 전압이 인가된다. 상기와 같은 전압들이 인가되면, 제1 및 제3 전극(231,233)에 인가된 전압에 의하여 제1 전자가속층(241)을 통하여 셀(214) 내부로 제1 전자빔이 방출되고, 제2 및 제4 전극(232,234)에 인가된 전압에 의하여 제2 전자가속층(242)을 통하여 셀(214) 내부로 제2 전자빔이 방출된다. 여기서, 상기 제1 전극(231)과 제2 전극(232) 사이에는 교류전압이 인가되므로, 상기 제1 및 제2 전자빔으로 서로 교대로 셀(214) 내부로 방출되어 여기가스를 여기시키게 된다. 한편, 상기 제3 및 제4 전극(233,234)은 도 9b에 도시된 바와 같이 접지되어 있을 수도 있다.
도 10은 본 발명의 제3 실시예에 따른 교류형 대향 방전 구조의 평판 디스플레이 장치를 개략적으로 도시한 일부 단면도이다.
도 10을 참조하면, 제1 기판(310)과 제2 기판(320)이 일정한 간격을 두고 서로 대향되게 배치되어 그 사이에 다수의 셀(314)을 형성한다. 그리고, 상기 셀들(314)의 내벽에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(315)이 도포되어 있으며, 상기 셀들(314) 내부에는 크세논(Xe)을 포함하는 여기가스가 채워진다. 그리고, 도 10에는 도시되지 않았으나, 제1 기판(310)의 상면에는 다수의 어드레스전극이 형성될 수 있고, 이러한 어드레스전극은 유전체층에 의하여 매립될 수 있다.
상기 제1 기판(310)과 제2 기판(320) 사이에는 상기 셀(314)마다 제1 및 제2 전극(331,332)이 쌍으로 형성되어 있다. 여기서, 상기 제1 및 제2 전극(331,332)은 상기 셀(314)의 양측에 배치된다. 그리고, 상기 제1 및 제2 전극(331,332)의 내측면에는 각각 제1 및 제2 전자가속층(341,342)이 형성되어 있으며, 상기 제1 및 제2 전자가속층(341,342) 상에는 각각 제3 및 제4 전극(333,334)이 형성되어 있다. 상기 제1 및 제2 전자가속층(341,342)은 전자를 가속시켜 전자빔을 발생시킬 수 있는 물질은 어느 것이라도 적용가능하며, 바람직하게는 산화된 다공성 실리콘(oxidized porous silicon)으로 이루어진다. 이때, 산화된 다공성 실리콘으로는 산화된 다공성 폴리실리콘(poly silicon) 또는 산화된 다공성 비정질 실리콘(amorphous silicon)이 예시된다.
상기 제1 전자가속층(341)은 제1 전극(331)과 제3 전극(333)에 각각 소정의 전압이 인가되면 상기 셀(314) 내부로 제1 전자빔(E1-beam) 방출시킨다. 그리고, 상기 제2 전자가속층(342)은 제2 전극(331)과 제4 전극(334)에 각각 소정의 전압이 인가되면 상기 셀(314) 내부로 제2 전자빔(E2-beam) 방출시킨다. 여기서, 상기 제1 및 제2 전자빔은 상기 제1 전극(331) 및 제2 전극(332) 사이에 교류전압이 인가됨에 따라 셀(314) 내부로 교대로 방출된다. 상기 제1 및 제2 전자빔 각각은 여기가스를 여기시키고, 이렇게 여기된 여기가스는 안정화되면서 형광체층(315)을 여기시키는 자외선을 발생시키게 된다. 따라서, 상기 제1 및 제2 전자빔은 전술한 바와 같이 여기가스를 여기시키는데 필요한 에너지보다 크고, 여기가스를 이온화시키는데 필요한 에너지보다는 작은 에너지를 갖는 것이 바람직하다. 구체적으로, 상기 제1 및 제2 전자빔은 크세논(Xe)을 여기시키는데 필요한 대략 8.28eV ~ 12.13eV의 에너지를 가질 수 있다.
상기 제3 및 제4 전극(333,334)은 제1 및 제2 전자가속층(341,342)에 의하여 가속된 전자들이 셀(314) 내부로 용이하게 방출될 수 있도록 메쉬 구조로 형성될 수 있다. 상기 제1 및 제2 전자가속층들(341,342)은 상기 제1 기판(310)과 제2 기판(320) 사이의 공간을 구획하여 상기 셀들(314)을 형성할 수 있다. 한편, 상기 제1 기판(310)과 제2 기판(320) 사이에는 제1 기판(310)과 제2 기판(320) 사이의 공간을 구획하여 셀들(314)을 형성하는 다수의 격벽(미도시)이 더 마련될 수도 있다.
상기와 같은 구조의 평판 디스플레이 장치에서, 각 전극들에는 도 9a 및 도 9b에 도시된 유형의 전압들이 인가될 수 있으며, 이에 대한 상세한 설명은 전술하였으므로 생략하기로 한다.
여기서, 본 발명에 관한 평판 디스플레이 장치는 메쉬(mesh) 형태의 형광체층 구조를 제공하는 것을 일 특징으로 한다.
상세히, 본 발명에 관한 평판 디스플레이 장치는 형광체층(315)이 일체로 형성되지 않고, 다수 개로 분할되어 형성된다. 그리고, 상기 분할된 각각의 형광체층(315a)(315b)(315c) 사이로는 제1 기판(310) 및 제2 기판(320)이 외부로 노출되어 있다. 이와 같이 형광체층(315)을 다수 개로 분할하여 형성하면, 형광체층(315) 표면에 차징(charging)되어 있는 전자들이 다수 개의 형광체층(315a)(315b)(315c) 사이를 통하여 제1 기판(310) 및 제2 기판(320)으로 빠져나가게 된다. 따라서, 형광체층(315) 표면에 전자가 차징(charging)되는 문제를 해결할 수 있다. 또한, 다수 개의 형광체층(315a)(315b)(315c) 사이로 소정의 공간부가 형성되어 가시광이 제1 기판(310) 및 제2 기판(320)을 통과할 수 있는 개구부가 확장되고, 따라서 휘도 및 발광 효율이 향상될 수 있다.
여기서, 다수 개의 형광체층(315a)(315b)(315c) 각각은 대략 네 변의 길이가 동일한 정사각형 형상으로 형성될 수 있다. 또한, 상기 정사각형 형상의 형광체층(315a)(315b)(315c)의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성될 수 있다. 왜냐하면, 일반적인 서브 픽셀(sub-pixel) 하나의 크기는 대략 200㎛ * 700㎛ 정도이기 때문에, 형광체층(315a)(315b)(315c)의 한 변의 길이는 서브 픽셀(sub-pixel) 하나의 크기보다 작게 형성되어야 한다. 이때, 개구부의 면적을 확대하기 위하여는 형광체층(315a)(315b)(315c)의 한 변의 길이를 짧게 하는 것이 유리하다. 반면, 형광체층(315a)(315b)(315c)의 한 변의 길이를 짧게 할수록 제조 비용이 증가하고, 제조 공정이 복잡해진다. 따라서, 형광체층(315a)(315b)(315c)의 한 변의 길이는 상기 요소를 모두 고려한 최적화된 실험 데이터에 의하여 결정될 수 있다.
도 10에는 형광체층(315a)(315b)(315c)이 대략 정사각형으로 형성되고, 정사각형의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성되는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(315a)(315b)(315c) 각각은 서브 픽셀(sub-pixel) 하나의 크기, 전자 투과도, 발광 효율, 휘도, 제조 비용 및 제조상의 난이도 등의 요소를 고려하여 다양한 크기 및 형상으로 형성될 수 있다 할 것이다.
이와 같은 구성에 의하여, 형광체층 표면에 전자가 차징(charging)되는 현상 이 감소하고, 소자의 내부에서 발생된 가시광의 투과율이 개선되어, 휘도 및 발광 효율이 향상되는 효과를 얻을 수 있다.
도 11은 본 발명의 제4 실시예에 따른 교류형 면 방전 구조의 평판 디스플레이 장치를 개략적으로 도시한 일부 단면도이다.
도 11을 참조하면, 하부기판인 제1 기판(410)과 상부기판인 제2 기판(420)이 일정한 간격을 두고 서로 대향되게 배치되어 그 사이에 적어도 하나의 셀(414)을 형성한다. 상기 제1 기판(410)과 제2 기판(420) 사이에는 제1 기판(410)과 제2 기판(420) 사이의 공간을 구획하여 상기 셀(414)을 형성하는 격벽(413)이 마련될 수 있다. 그리고, 상기 셀(414)의 내벽에는 형광체층(415)이 도포되어 있으며, 상기 셀(414) 내부에는 크세논(Xe)을 포함하는 여기가스가 채워진다.
상기 제1 기판(420)의 상면에는 상기 셀(414)마다 제1 및 제2 전극(431,432)이 쌍으로 형성되어 있다. 그리고, 상기 제1 및 제2 전극(431,432)의 상면에는 각각 제1 및 제2 전자가속층(441,442)이 형성되어 있으며, 상기 제1 및 제2 전자가속층(441,442)의 상면에는 각각 제3 및 제4 전극(433,434)이 형성되어 있다. 상기 제1 및 제2 전자가속층(441,442)은 전자를 가속시켜 전자빔을 발생시킬 수 있는 물질은 어느 것이라도 적용가능하며, 바람직하게는 산화된 다공성 실리콘(oxidized porous silicon)으로 이루어진다. 이때, 산화된 다공성 실리콘으로는 산화된 다공성 폴리실리콘(poly silicon) 또는 산화된 다공성 비정질 실리콘(amorphous silicon)이 예시된다.
상기 제1 전자가속층(441)은 제1 전극(431)과 제3 전극(433)에 각각 소정의 전압이 인가되면 상기 셀(414) 내부로 제1 전자빔(E1-beam) 방출시킨다. 그리고, 상기 제2 전자가속층(442)은 제2 전극(432)과 제4 전극(434)에 각각 소정의 전압이 인가되면 상기 셀(414) 내부로 제2 전자빔(E2-beam) 방출시킨다. 여기서, 상기 제1 및 제2 전자빔은 상기 제1 전극(431) 및 제2 전극(432) 사이에 교류전압이 인가됨에 따라 셀(414) 내부로 교대로 방출된다. 상기 제1 및 제2 전자빔 각각은 여기가스를 여기시키고, 이렇게 여기된 여기가스는 안정화되면서 형광체층(415)을 여기시키는 자외선을 발생시키게 된다. 따라서, 상기 제1 및 제2 전자빔은 전술한 바와 같이 여기가스를 여기시키는데 필요한 에너지보다 크고, 여기가스를 이온화시키는데 필요한 에너지보다는 작은 에너지를 갖는 것이 바람직하다. 구체적으로, 상기 제1 및 제2 전자빔은 크세논(Xe)을 여기시키는데 필요한 대략 8.28eV ~ 12.13eV의 에너지를 가질 수 있다. 한편, 상기 제3 및 제4 전극(433,434)은 제1 및 제2 전자가속층(441,442)에 의하여 가속된 전자들이 셀(414) 내부로 용이하게 방출될 수 있도록 메쉬 구조로 형성될 수도 있다. 한편, 상기 제1 기판(410)과 제2 기판(420) 중 어느 하나의 기판에는 다수의 어드레스전극(미도시)이 더 형성될 수 있다.
상기와 같은 구조의 평판 디스플레이 장치에서, 각 전극들에는 도 9a 및 도 9b에 도시된 유형의 전압들이 인가될 수 있으며, 이에 대한 상세한 설명은 전술하였으므로 생략하기로 한다. 이상에서는 제1 기판(410)이 하부기판이 되고, 제2 기판(420)이 상부기판이 되는 경우가 설명되었지만, 본 실시예는 제1 기판(410)이 상부기판이 되고, 제2 기판(420)이 하부기판이 되는 경우에도 적용될 수 있다.
여기서, 본 발명에 관한 평판 디스플레이 장치는 메쉬(mesh) 형태의 형광체층 구조를 제공하는 것을 일 특징으로 한다.
상세히, 본 발명에 관한 평판 디스플레이 장치는 형광체층(415)이 일체로 형성되지 않고, 다수 개로 분할되어 형성된다. 그리고, 상기 분할된 각각의 형광체층(415a)(415b)(415c) 사이로는 제2 기판(420)이 외부로 노출되어 있다. 이와 같이 형광체층(415)을 다수 개로 분할하여 형성하면, 형광체층(415) 표면에 차징(charging)되어 있는 전자들이 다수 개의 형광체층(415a)(415b)(415c) 사이를 통하여 제2 기판(420)으로 빠져나가게 된다. 따라서, 형광체층(415) 표면에 전자가 차징(charging)되는 문제를 해결할 수 있다. 또한, 다수 개의 형광체층(415a)(415b)(415c) 사이로 소정의 공간부가 형성되어 가시광이 제2 기판(420)을 통과할 수 있는 개구부가 확장되고, 따라서 휘도 및 발광 효율이 향상될 수 있다.
여기서, 다수 개의 형광체층(415a)(415b)(415c) 각각은 대략 네 변의 길이가 동일한 정사각형 형상으로 형성될 수 있다. 또한, 상기 정사각형 형상의 형광체층(415a)(415b)(415c)의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성될 수 있다. 왜냐하면, 일반적인 서브 픽셀(sub-pixel) 하나의 크기는 대략 200㎛ * 700㎛ 정도이기 때문에, 형광체층(415a)(415b)(415c)의 한 변의 길이는 서브 픽셀(sub-pixel) 하나의 크기보다 작게 형성되어야 한다. 이때, 개구부의 면적을 확대하기 위하여는 형광체층(415a)(415b)(415c)의 한 변의 길이를 짧게 하는 것이 유리하다. 반면, 형광체층(415a)(415b)(415c)의 한 변의 길이를 짧게 할수록 제조 비용이 증가하고, 제조 공정이 복잡해진다. 따라서, 형광체층(415a)(415b)(415c)의 한 변의 길이는 상기 요소를 모두 고려한 최적화된 실험 데이터에 의하여 결정될 수 있다.
도 11에는 형광체층(415a)(415b)(415c)이 대략 정사각형으로 형성되고, 정사각형의 한 변의 길이는 대략 20㎛ 내지 100㎛ 사이에서 형성되는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(415a)(415b)(415c) 각각은 서브 픽셀(sub-pixel) 하나의 크기, 전자 투과도, 발광 효율, 휘도, 제조 비용 및 제조상의 난이도 등의 요소를 고려하여 다양한 크기 및 형상으로 형성될 수 있다 할 것이다.
또한, 도 11에는 형광체층(415)이 제2 기판(420) 측에만 형성되어 있는 것으로 도시되어 있으나, 본 발명의 사상은 이에 제한되지 아니한다. 즉, 형광체층(415)은 격벽(413) 및 제1 기판(410)의 일 측에 형성되는 것도 가능하다 할 것이다.
이와 같은 구성에 의하여, 형광체층 표면에 전자가 차징(charging)되는 현상이 감소하고, 소자의 내부에서 발생된 가시광의 투과율이 개선되어, 휘도 및 발광 효율이 향상되는 효과를 얻을 수 있다.
상술한 형광체층은 열 증착법이나, CVD법이나, 인쇄법, 스퍼터링법이나, 스핀 코팅법 등과 같은 통상적인 방법에 의하여 제조될 수 있지만, 상기 공정을 통하여 형광체층을 형성시킬 경우에는 기판상에 형광체층이 전면 형성되므로, 특정한 형상으로 패턴화시키기가 어렵다.
이하, 본 발명의 형광체층을 제조하기 위한 방법을 설명하면 다음과 같다.
도 12a 내지 도 12d는 본 발명에 관한 형광체층을 제조하기 위한 방법을 도시한 것이다.
먼저, 제2 기판(520) 상에 제2 전극(532)을 형성한다.(도 12a)
상기 제2 전극(532)을 형성하고 나면, 상기 제2 전극(532) 상에는 섀도우마스크(550)를 정렬하게 된다. 이때, 상기 섀도우마스크(550)는 추후 형성될 형광체층과 대응되는 특정한 패턴을 유지하고 있다. 상기 섀도우마스크(550)를 이용하여, 형광체층이 형성될 부분과, 형광체층이 형성되지 않는 부분을 구분하여 제2 전극(532)과 정렬하게 된다.(도 12b)
다음으로, 코팅 장치(560)를 이용하여 CVD 방식이나, PECVD 방식이나, 스퍼터링 방식이나, MBE 방식이나, MOCVD 방식 중에서 선택된 어느 하나의 방식에 의하여 상기 제2 전극(532)을 향하여 형광체층용 원소재를 분사하게 된다.
이에 따라, 상기 제2 전극(532) 상에는 형광체층용 원소재가 코팅된다. 이때, 상기 제2 전극(532) 상에 섀도우마스크(550)가 설치되어 있으므로, 형광체층용 원소재는 섀도우마스크(550)의 외표면에 형성되는 부분(550a)과, 상기 섀도우마스크(550)에 의하여 차단되지 않은 제2 전극(532)상에 형성되는 부분(550b)을 포함하게 된다.(도 12c)
이와 같은 과정을 통하여, 상기 제2 전극(532) 상에는 형광체층(515)이 형성된다. 이처럼, 형광체층(515)은 섀도우마스크(550)의 특정한 패턴에 따라서 다양한 설계가 가능하다. 또한, 섀도우마스크(550)를 차폐막으로 이용하여서, CVD 방식이 나, PECVD 방식이나, 스퍼터링 방식이나, MBE 방식이나, MOCVD 방식 중에서 선택된 어느 하나의 방식을 이용하게 되므로, 특정 패턴의 형광체층(515)의 형성이 가능하다.
이상에서 본 발명에 따른 바람직한 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 평판 디스플레이 장치와, 이를 제조하기 위한 방법에 의하여, 형광체층 표면에 전자가 차징(charging)되는 것을 방지하고, 가시광의 투과율을 향상시키는 효과를 얻을 수 있다.

Claims (17)

  1. 일정한 간격을 두고 서로 대향되게 배치되는 제1 기판 및 제2 기판;
    상기 제1 기판과 제2 기판 사이에 마련되는 것으로, 상기 제1 기판과 제2 기판 사이의 공간을 구획하여 다수의 셀을 형성하는 다수의 격벽;
    상기 셀들의 내부에 채워지는 여기가스;
    상기 제1 기판의 내면에 형성되는 다수의 제1 전극;
    상기 제2 기판의 내면에 상기 제1 전극들과 교차하는 방향으로 형성되는 다수의 제2 전극;
    상기 제1 전극들 상에 형성되는 다수의 제3 전극;
    상기 제1 전극과 제3 전극 사이에 형성되는 것으로, 상기 제1 전극과 제3 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제1 전자빔을 상기 셀 내부로 방출시키는 제1 전자가속층; 및
    상기 셀들의 내벽에 형성되고, 상기 셀들의 내벽의 적어도 일부가 노출되도록 일부가 개구되어 있는 형광체층;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제1 전자빔은 상기 여기가스를 여기시키는데 필요한 에너지보다 크고, 상기 여기가스를 이온화시키는데 필요한 에너지보다 작은 에너지를 가지는 것을 특 징으로 하는 평판 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극은 각각 캐소드 전극 및 애노드 전극인 것을 특징으로 하는 평판 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제1 전자가속층은 산화된 다공성 실리콘(oxidized porous silicon)으로 이루어지는 것을 특징으로 하는 평판 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 형광체층은 상기 제2 전극 상의 적어도 일부에 다수 개로 분할되어 형성되어 있는 평판 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 형광체층은 메쉬 구조로 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 형광체층은 상기 다수의 전극들의 일부가 노출되도록 일부가 개구되어 있는 평판 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 형광체층은 상기 제2 전극의 일부가 노출되도록 일부가 개구되어 있는 평판 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제2 전극들 상에 형성되는 다수의 제4 전극; 및
    상기 제2 전극과 제4 전극 사이에 형성되는 것으로, 상기 제2 전극과 제4 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제2 전자빔을 상기 셀 내부로 방출시키는 제2 전자가속층;을 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제1 기판의 상면에는 상기 제2 전극 및 제4 전극과 교차하는 방향의 다수의 어드레스 전극 및 상기 어드레스 전극들을 덮는 유전체층이 더 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 형광체층은 메쉬 구조로 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  12. 일정한 간격을 두고 서로 대향되게 배치되는 제1 기판 및 제2 기판;
    상기 제1 기판과 제2 기판 사이에 마련되는 것으로, 상기 제1 기판과 제2 기판 사이의 공간을 구획하여 다수의 셀을 형성하는 다수의 격벽;
    상기 셀들의 내부에 채워지는 여기가스;
    상기 제1 기판의 내면에 상기 셀마다 쌍으로 형성되는 제1 전극 및 제2 전극;
    상기 제1 전극 및 제2 전극 상에 각각 형성되는 제3 전극 및 제4 전극;
    상기 제1 전극과 제3 전극 사이에 형성되는 것으로, 상기 제1 전극과 제3 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제1 전자빔을 상기 셀 내부로 방출시키는 제1 전자가속층;
    상기 제2 전극과 제4 전극 사이에 형성되는 것으로, 상기 제2 전극과 제4 전극에 전압이 인가됨에 따라 상기 여기가스를 여기시키는 제2 전자빔을 상기 셀 내부로 방출시키는 제2 전자가속층; 및
    상기 셀들의 내벽에 다수 개로 분할되어 형성되는 형광체층;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 제1 기판의 상면에는 상기 제2 전극 및 제4 전극과 교차하는 방향의 다 수의 어드레스 전극 및 상기 어드레스 전극들을 덮는 유전체층이 더 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  14. 제 12 항에 있어서,
    상기 형광체층은 메쉬 구조로 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  15. 제 12 항에 있어서,
    상기 다수 개의 형광체층 각각은 정사각형으로 형성되는 것을 특징으로 하는 평판 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 정사각형 형상의 형광체층이 주기적으로 형성되어 있는 평판 디스플레이 장치.
  17. 제 12 항에 있어서,
    상기 다수 개의 형광체층 사이로 상기 셀들의 내벽의 적어도 일부가 노출되는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020070040038A 2007-04-24 2007-04-24 평판 디스플레이 장치와, 이를 제조하기 위한 방법 KR100884799B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070040038A KR100884799B1 (ko) 2007-04-24 2007-04-24 평판 디스플레이 장치와, 이를 제조하기 위한 방법
US12/081,892 US20080265766A1 (en) 2007-04-24 2008-04-23 Flat panel display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040038A KR100884799B1 (ko) 2007-04-24 2007-04-24 평판 디스플레이 장치와, 이를 제조하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20080095488A KR20080095488A (ko) 2008-10-29
KR100884799B1 true KR100884799B1 (ko) 2009-02-23

Family

ID=39886105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040038A KR100884799B1 (ko) 2007-04-24 2007-04-24 평판 디스플레이 장치와, 이를 제조하기 위한 방법

Country Status (2)

Country Link
US (1) US20080265766A1 (ko)
KR (1) KR100884799B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287835A (ja) * 1995-04-12 1996-11-01 Dainippon Printing Co Ltd プラズマディスプレイパネル
KR20060069786A (ko) * 2004-12-18 2006-06-22 삼성에스디아이 주식회사 표시 장치
KR20060124329A (ko) * 2005-05-31 2006-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20070041125A (ko) * 2005-10-14 2007-04-18 삼성에스디아이 주식회사 전자 방출 표시 디바이스

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278319A (ja) * 2005-03-25 2006-10-12 Ngk Insulators Ltd 光源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287835A (ja) * 1995-04-12 1996-11-01 Dainippon Printing Co Ltd プラズマディスプレイパネル
KR20060069786A (ko) * 2004-12-18 2006-06-22 삼성에스디아이 주식회사 표시 장치
KR20060124329A (ko) * 2005-05-31 2006-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20070041125A (ko) * 2005-10-14 2007-04-18 삼성에스디아이 주식회사 전자 방출 표시 디바이스

Also Published As

Publication number Publication date
KR20080095488A (ko) 2008-10-29
US20080265766A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
US7365491B2 (en) Plasma display panel having discharge electrodes buried in barrier ribs
US7750568B2 (en) Plasma display panel (PDP) having a reflection preventive layer
KR20060069786A (ko) 표시 장치
KR100496285B1 (ko) 플라즈마 표시패널
KR100719574B1 (ko) 평판 디스플레이 장치 및 전자 방출 소자
KR100804530B1 (ko) 플라즈마 디스플레이 패널, 및 상기 플라즈마 디스플레이패널의 격벽 형성방법
KR100696532B1 (ko) 플라즈마 디스플레이 패널 및 표시 장치
KR100884799B1 (ko) 평판 디스플레이 장치와, 이를 제조하기 위한 방법
US7557506B2 (en) Plasma display panel
KR100400667B1 (ko) 가스 방전 표시장치
KR100787443B1 (ko) 플라즈마 디스플레이 패널
JP2005322637A (ja) プラズマディスプレイパネル
KR100592299B1 (ko) 플라즈마 디스플레이 패널
KR100659104B1 (ko) 디스플레이 장치
US20070228493A1 (en) Plasma display panel
KR100312514B1 (ko) 플라즈마 표시장치
US20070228968A1 (en) Plasma display panel and flat panel display device including the same
KR100741095B1 (ko) 표시 장치
KR100768189B1 (ko) 표시 장치
KR20060101918A (ko) 플라즈마 디스플레이 패널
KR20050112307A (ko) 플라즈마 디스플레이 패널
KR20020075477A (ko) 가스 방전 표시장치
KR20050104186A (ko) 플라즈마 디스플레이 패널
KR20050114065A (ko) 플라즈마 디스플레이 패널과 이의 제조 방법
KR20050098597A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee