KR100881389B1 - Method for packaging semiconductor device - Google Patents

Method for packaging semiconductor device Download PDF

Info

Publication number
KR100881389B1
KR100881389B1 KR1020020084361A KR20020084361A KR100881389B1 KR 100881389 B1 KR100881389 B1 KR 100881389B1 KR 1020020084361 A KR1020020084361 A KR 1020020084361A KR 20020084361 A KR20020084361 A KR 20020084361A KR 100881389 B1 KR100881389 B1 KR 100881389B1
Authority
KR
South Korea
Prior art keywords
solder mask
layer
metal layer
photoresist
solder
Prior art date
Application number
KR1020020084361A
Other languages
Korean (ko)
Other versions
KR20040057597A (en
Inventor
전인수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084361A priority Critical patent/KR100881389B1/en
Publication of KR20040057597A publication Critical patent/KR20040057597A/en
Application granted granted Critical
Publication of KR100881389B1 publication Critical patent/KR100881389B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

본 발명은 반도체소자의 패키지 구현방법에 관한 것으로, 반도체 칩상에 픽스층과 포토레지스트를 순차적으로 형성한 후 상기 포토레지스트를 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 양측에 측면 솔더마스크를 형성하는 단계; 상기 측면 솔더마스크사이의 픽스층상에 런너금속층을 매립하는 단계; 상기 측면 솔더마스크와 상기 런너금속층을 포함한 결과물의 상부에 제 2 솔더마스크를 형성하는 단계; 상기 제 2 솔더마스크를 선택적으로 제거하여 상기 포토레지스트 패턴사이의 제 2 솔더마스크만을 잔류시키는 단계; 상기 포토레지스트 패턴을 제거한 후 상기 런너금속층 상부부분의 제 2 잔류 솔더마스크만을 제거하여 배리어형태의 솔더마스크를 형성하는 단계; 및 상기 배리어형태의 솔더마스크의 상부에 솔더볼을 탑재하는 단계를 포함하여 구성된다.
The present invention relates to a method for implementing a package of a semiconductor device, comprising: sequentially forming a fix layer and a photoresist on a semiconductor chip, and then exposing and developing the photoresist to form a photoresist pattern; Forming side solder masks on both sides of the photoresist pattern; Embedding a runner metal layer on the fix layer between the side solder masks; Forming a second solder mask on top of the resultant product including the side solder mask and the runner metal layer; Selectively removing the second solder mask to leave only the second solder mask between the photoresist patterns; Removing the photoresist pattern and removing only the second residual solder mask on the upper portion of the runner metal layer to form a barrier solder mask; And mounting a solder ball on the barrier-type solder mask.

Description

반도체소자의 패키지 구현방법{Method for packaging semiconductor device} Package implementation method of semiconductor device {Method for packaging semiconductor device}             

도 1a 내지 도 1e는 종래기술에 따른 반도체소자의 패키지 구현방법을 도시한 공정별 단면도.1A to 1E are cross-sectional views illustrating a method of implementing a package of a semiconductor device according to the prior art.

도 2a 내지 도 2n은 본 발명에 따른 반도체소자의 패키지 구현방법을 도시한 공정별 단면도. 2A through 2N are cross-sectional views illustrating a method of implementing a package of a semiconductor device according to the present invention.

(도면의 주요부분에 대한 부호설명)(Code description of main parts of drawing)

100 : 반도체칩 120 : 픽스층100 semiconductor chip 120 fix layer

130 : 네거티브 포토레지스트 130a : 포토레지스트 패턴130: negative photoresist 130a: photoresist pattern

150 : 제 1 솔더마스크(BCB층) 150a : 측면 솔더마스크150: first solder mask (BCB layer) 150a: side solder mask

160 : 구리 런너금속층 170 : 제 2 솔더마스크160: copper runner metal layer 170: second solder mask

170a : 잔류 솔더마스크 170b : 배리어 솔더마스크170a: residual solder mask 170b: barrier solder mask

190 : 솔더볼190 solder ball

본 발명은 반도체소자의 패키지 구현방법에 관한 것으로, 보다 상세하게는 종래의 경우 보다 두껍게 반도체칩상에 픽스층을 형성함으로써 SBL층 형성과정을 생략하고, 솔더마스크를 이용하여 구리 런너금속층을 절연시키는 반도체소자의 패키지 구현방법에 관한 것이다. The present invention relates to a method for implementing a package of a semiconductor device, and more particularly, a semiconductor in which the copper runner metal layer is insulated by using a solder mask by eliminating the SBL layer formation process by forming a fix layer on a semiconductor chip thicker than in the conventional case. It relates to a package implementation method of the device.

일반적으로 반도체패키지의 한 종류인 오메가 칩 스케일 패키지 (Chip Scale Package : 이하, "CSP"이라 함)는 반도체 칩, 스트레스 버퍼층(Stress Buffer Layer : 이하, "SBL"이라 함), 런너 금속층(Cu), 솔더 마스크인 BCB(BenzoCycloButene)층 및 솔더볼로 구성되며, 그 제작공정은 도 1a 내지 도 1e를 참조하여 설명한다.Generally, one type of semiconductor package, an omega chip scale package (hereinafter referred to as "CSP"), is a semiconductor chip, a stress buffer layer (hereinafter referred to as "SBL"), and a runner metal layer (Cu). , BCB (BenzoCycloButene) layer of the solder mask and a solder ball, the manufacturing process will be described with reference to Figures 1a to 1e.

먼저, 도 1a에 도시된 바와 같이, 픽스(Pix)층이 형성되지 않은 반도체 칩(10)상에 SBL층(12)과 네거티브 포토레지스트(13)를 순차적으로 적층한 후 상기 포토레지스트(13)를 노광한다.First, as shown in FIG. 1A, an SBL layer 12 and a negative photoresist 13 are sequentially stacked on a semiconductor chip 10 on which a fix layer is not formed, and then the photoresist 13 is formed. Expose

그 다음, 도 1b에 도시된 바와 같이, 상기 노광된 포토레지스트(13)를 현상하여 구리 런너금속층을 위한 포토레지스트 패턴(13a)을 형성한다.Next, as shown in FIG. 1B, the exposed photoresist 13 is developed to form a photoresist pattern 13a for the copper runner metal layer.

이어서, 도 1c에 도시된 바와 같이, 상기 포토레지스트 패턴과 패턴(13a)사이에 구리를 이용하여 플레이팅하여 상기 포토레지스트 패턴(13a) 사이에 구리 런너금속층(15)을 형성한 후 상기 포토레지스트 패턴(13a)을 제거한다. Subsequently, as shown in FIG. 1C, the copper runner metal layer 15 is formed between the photoresist pattern and the pattern 13a by using copper to form a copper runner metal layer 15 between the photoresist pattern and the pattern 13a. The pattern 13a is removed.

그 다음, 도 1d에 도시된 바와 같이, 상기 구리 런너금속층(15)상에 스핀코팅 기법을 이용하여 솔더마스크 BCB층(17)을 도포한다.Next, as shown in FIG. 1D, a solder mask BCB layer 17 is applied on the copper runner metal layer 15 using a spin coating technique.

이어서, 도 1e에 도시된 바와 같이, 상기 솔더마스크 BCB층(17)에 노광 및 현상한 후 솔더볼(19)을 접착하면 오메가 CSP가 완성된다.
Subsequently, as shown in FIG. 1E, the omega CSP is completed by adhering the solder balls 19 after exposing and developing the solder mask BCB layer 17.

그러나 이러한 종래의 패키지 구현방법을 통해 완성된 오메가 CSP의 적층구조에서 SBL층은 T/C하에서 솔더볼의 수명증가를 위한 목적으로 적층하지만, SBL층과 BCB층과의 열팽창정도의 차이로 인해 BCB층이 균열되고 BCB층 표면의 주름불량을 발생시키는 문제점이 있다.However, although the SBL layer is laminated for the purpose of increasing the life of the solder ball under T / C in the laminated structure of the omega CSP completed by the conventional package implementation method, the BCB layer is due to the difference in thermal expansion between the SBL layer and the BCB layer. There is a problem of cracking and generating wrinkles on the surface of the BCB layer.

따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, BCB층 자체가 갖는 근원적인 균열문제와 주름불량문제를 제거하여 보다 생산성 높고 신뢰성을 향상시킬 수 있는 반도체소자의 패키지 구현방법을 제공함에 그 목적이 있다.
Therefore, the present invention has been made to solve the above problems of the prior art, the method of implementing a package of a semiconductor device that can improve the productivity and reliability by eliminating the underlying crack problem and wrinkle defect problem of the BCB layer itself The purpose is to provide.

상기 목적을 달성하기 위한 본 발명은, 반도체 칩상에 픽스층과 포토레지스트를 순차적으로 형성한 후 상기 포토레지스트를 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 양측에 측면 솔더마스크를 형성하는 단계; 상기 측면 솔더마스크사이의 픽스층상에 런너금속층을 매립하는 단계; 상기 측면 솔더마스크와 상기 런너금속층을 포함한 결과물의 상부에 제 2 솔더마스크를 형성하는 단계; 상기 제 2 솔더마스크를 선택적으로 제거하여 상기 포토레지스트 패턴사이의 제 2 솔더마스크만을 잔류시키는 단계; 상기 포토레지스트 패턴을 제거한 후 상기 런너금속층 상부부분의 제 2 잔류 솔더마스크만을 제거하여 배리어 형태의 솔더마스크를 형성하는 단계; 및 상기 배리어형태의 솔더마스크의 상부에 솔더볼을 탑재하는 단계를 포함하여 구성됨을 특징으로 한다.According to an aspect of the present invention, a photoresist pattern is formed by sequentially forming a fix layer and a photoresist on a semiconductor chip, and then exposing and developing the photoresist; Forming side solder masks on both sides of the photoresist pattern; Embedding a runner metal layer on the fix layer between the side solder masks; Forming a second solder mask on top of the resultant product including the side solder mask and the runner metal layer; Selectively removing the second solder mask to leave only the second solder mask between the photoresist patterns; Removing the photoresist pattern and removing only the second residual solder mask on the upper portion of the runner metal layer to form a barrier solder mask; And mounting a solder ball on top of the barrier mask solder mask.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2h는 본 발명에 따른 반도체소자의 패키지 구현방법을 도시한 공정별 단면도이다.2A to 2H are cross-sectional views illustrating a method of implementing a package of a semiconductor device according to the present invention.

먼저, 도 2a에 도시된 바와 같이, 반도체 칩(100)상에 픽스층(120)을 형성한다.First, as shown in FIG. 2A, the fix layer 120 is formed on the semiconductor chip 100.

여기서, 상기 픽스층(120)은 종래의 경우 보다 높게 10∼13㎛정도의 두께로 형성하며, 종래의 SBL층 형성과정이 생략된다.Here, the fix layer 120 is formed to a thickness of about 10 ~ 13㎛ higher than the conventional case, the conventional SBL layer forming process is omitted.

그 다음, 도 2b에 도시된 바와 같이, 상기 픽스층(120)상에 네거티브 포토레지스트(130)를 도포한다.Next, as shown in FIG. 2B, a negative photoresist 130 is coated on the fix layer 120.

이때, 상기 네거티브 포토레지스트(130)는 역사다리꼴 형상으로 패터닝할 수 있는 포토레지스트이다.In this case, the negative photoresist 130 is a photoresist that can be patterned into an inverted trapezoid shape.

이어서, 도 2c 및 도 2d에 도시된 바와 같이, 상기 포토레지스트(130)를 노광 및 현상하여 역사다리꼴 형상의 포토레지스트 패턴(130a)을 형성한다.Subsequently, as shown in FIGS. 2C and 2D, the photoresist 130 is exposed and developed to form an inverted trapezoidal photoresist pattern 130a.

그 다음, 도 2e에 도시된 바와 같이, 상기 역사다리꼴 형상의 포토레지스트 패턴(130a)을 포함한 상기 픽스층(120)의 상부에 스핀코팅기법에 의해 1차적으로 솔더 마스크인 제 1 BCB층(150)을 형성한다. Next, as shown in FIG. 2E, the first BCB layer 150, which is primarily a solder mask, is spin-coated on top of the fix layer 120 including the inverted trapezoidal photoresist pattern 130a. ).                     

그 다음, 도 2f 및 도 2g에 도시된 바와 같이, 상기 제 1 BCB층(150)이 상기 포토레지스트 패턴의 양측에만 잔류하도록 상기 제 1 BCB층(150)을 선택적으로 노광 및 현상하여 측면 BCB층(150a)을 형성한다.2F and 2G, the side BCB layer is selectively exposed and developed by selectively exposing and developing the first BCB layer 150 so that the first BCB layer 150 remains only on both sides of the photoresist pattern. 150a is formed.

이어서, 도 2h에 도시된 바와 같이, 상기 측면 BCB층(150a)사이의 픽스층(120)상에 구리 플레이팅을 실시하여 상기 측면 BCB층(150a) 보다 얇은 두께로 구리 런너금속층(160)을 매립한다.Subsequently, as shown in FIG. 2H, copper plating is performed on the fix layer 120 between the side BCB layers 150a to form the copper runner metal layer 160 to a thickness thinner than that of the side BCB layers 150a. Landfill

그 다음, 도 2i에 도시된 바와 같이, 상기 측면 BCB층(150a)과 상기 구리 런너금속층(160)을 포함한 결과물의 상부에 스핀코팅기법에 의해 제 2 BCB층(170)을 형성한다.Next, as shown in FIG. 2I, a second BCB layer 170 is formed on the resultant including the side BCB layer 150a and the copper runner metal layer 160 by spin coating.

이어서, 도 2j 및 도 2k에 도시된 바와 같이, 상기 제 2 BCB층(170)에 대해 선택적 노광 및 현상을 실시하여 상기 제 2 BCB층(170)을 선택적으로 제거한 후 상기 포토레지스트 패턴(130a)사이의 BCB층(170a)만을 잔류시킨다.Subsequently, as shown in FIGS. 2J and 2K, the second BCB layer 170 is selectively exposed and developed to selectively remove the second BCB layer 170 and then the photoresist pattern 130a. Only the BCB layer 170a in between is left.

그 다음, 도 2l에 도시된 바와 같이, 상기 포토레지스트 패턴(130a)을 제거하면 상기 잔류 BCB층(170a)으로 피복된 구리 런너금속층(160)을 얻게 된다.Next, as shown in FIG. 2L, when the photoresist pattern 130a is removed, the copper runner metal layer 160 coated with the residual BCB layer 170a is obtained.

여기서, 상기 구리 런너금속층(160)은 상기 잔류 BCB층(170a)으로 피복함으로써 절연되는 효과가 있으며 또한 상기 잔류 BCB층(170a) 자체가 갖는 근원적인 결함인 균열문제와 주름불량문제를 제거하게 된다.Here, the copper runner metal layer 160 is insulated by covering the residual BCB layer 170a and also eliminates crack and wrinkle defects, which are fundamental defects of the residual BCB layer 170a itself. .

상기 구리 런너금속층(160)을 피복하는 잔류 BCB층(170a)만을 남기고 나머지 BCB층(170)을 제거하여 상기 픽스층(120)과 열팽창의 불일치를 근원적으로 제거함으로써 상기 잔류 BCB층(170a)의 균열문제와 주름불량문제를 제거하게 된다. By removing the remaining BCB layer 170 leaving only the remaining BCB layer 170a covering the copper runner metal layer 160, the mismatch between the fix layer 120 and thermal expansion is fundamentally removed. It will eliminate the problem of cracking and wrinkles.                     

이어서, 도 2m에 도시된 바와 같이, 상기 구리 런너금속층(160)의 상부부분의 제 2 BCB층(170a)만을 제거하는 패드오픈을 실시하여 배리어형태의 BCB층(170b)을 형성한다.Subsequently, as shown in FIG. 2M, a pad open is performed to remove only the second BCB layer 170a of the upper portion of the copper runner metal layer 160 to form a barrier type BCB layer 170b.

그 다음, 도 2n에 도시된 바와 같이, 상기 패드오픈된 BCB층(170b)의 상부에 솔더볼(190)을 탑재하여 최종적인 오메가 CSP를 완성한다.
Next, as shown in FIG. 2N, a solder ball 190 is mounted on the pad-opened BCB layer 170b to complete the final omega CSP.

상술한 바와 같이, 본 발명은 BCB층 자체가 갖는 근원적인 결함인 균열문제와 주름불량문제를 제거하여 보다 높은 생산성과 신뢰성을 얻을 수 있다는 효과가 있다.As described above, the present invention has the effect that it is possible to obtain higher productivity and reliability by eliminating the problem of cracks and wrinkles, which are the fundamental defects of the BCB layer itself.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.

Claims (8)

반도체 칩상에 픽스층과 포토레지스트를 순차적으로 형성한 후 상기 포토레지스트를 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계;Sequentially forming a fix layer and a photoresist on a semiconductor chip, and then exposing and developing the photoresist to form a photoresist pattern; 상기 포토레지스트 패턴의 양측에 측면 솔더마스크를 형성하는 단계;Forming side solder masks on both sides of the photoresist pattern; 상기 측면 솔더마스크사이의 픽스층상에 런너금속층을 매립하는 단계;Embedding a runner metal layer on the fix layer between the side solder masks; 상기 측면 솔더마스크와 상기 런너금속층을 포함한 결과물의 상부에 제 2 솔더마스크를 형성하는 단계;Forming a second solder mask on top of the resultant product including the side solder mask and the runner metal layer; 상기 제 2 솔더마스크를 선택적으로 제거하여 상기 포토레지스트 패턴사이의 제 2 솔더마스크만을 잔류시키는 단계;Selectively removing the second solder mask to leave only the second solder mask between the photoresist patterns; 상기 포토레지스트 패턴을 제거한 후 상기 런너금속층 상부부분의 제 2 잔류 솔더마스크만을 제거하여 배리어형태의 솔더마스크를 형성하는 단계; 및Removing the photoresist pattern and removing only the second residual solder mask on the upper portion of the runner metal layer to form a barrier solder mask; And 상기 배리어형태의 솔더마스크의 상부에 솔더볼을 탑재하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체소자의 패키지 구현방법.And mounting a solder ball on an upper portion of the barrier solder mask. 제 1 항에 있어서, 상기 런너금속층은 측면솔더마스크 보다 얇은 두께로 매립하는 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the runner metal layer is buried in a thickness thinner than a side solder mask. 제 1 항에 있어서, 상기 제 1 및 제 2 솔더마스크는 스핀코팅기법으로 형성하는 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the first and second solder masks are formed by a spin coating method. 제 1 항에 있어서, 상기 런너 금속층은 구리인 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the runner metal layer is copper. 제 1 항에 있어서, 상기 제 2 솔더마스크는 상기 측면 솔더마스크를 포함한 채 형성하는 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the second solder mask is formed while including the side solder mask. 제 1 항에 있어서, 상기 픽스층은 10∼13㎛의 두께로 형성하는 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the fix layer is formed to a thickness of about 10 μm to about 13 μm. 제 1 항에 있어서, 상기 포토레지스트 패턴은 역사다리꼴 형상인 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the photoresist pattern has an inverted trapezoidal shape. 제 1 항에 있어서, 상기 포토레지스트 패턴의 제거로 인해 상기 런너금속층은 상기 제 2 잔류 솔더마스크로 피복된 구조를 갖는 것을 특징으로 하는 반도체소자의 패키지 구현방법.The method of claim 1, wherein the runner metal layer has a structure covered by the second residual solder mask due to the removal of the photoresist pattern.
KR1020020084361A 2002-12-26 2002-12-26 Method for packaging semiconductor device KR100881389B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084361A KR100881389B1 (en) 2002-12-26 2002-12-26 Method for packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084361A KR100881389B1 (en) 2002-12-26 2002-12-26 Method for packaging semiconductor device

Publications (2)

Publication Number Publication Date
KR20040057597A KR20040057597A (en) 2004-07-02
KR100881389B1 true KR100881389B1 (en) 2009-02-05

Family

ID=37350161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084361A KR100881389B1 (en) 2002-12-26 2002-12-26 Method for packaging semiconductor device

Country Status (1)

Country Link
KR (1) KR100881389B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150557A (en) 1998-11-13 2000-05-30 Hitachi Ltd Semiconductor device and manufacture thereof
KR20020049721A (en) * 2000-12-20 2002-06-26 윤종용 Carrier film with projected ball pads and Chip Scale Package using the same
KR20020079136A (en) * 2001-04-13 2002-10-19 삼성전자 주식회사 Wafer level chip scale package and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150557A (en) 1998-11-13 2000-05-30 Hitachi Ltd Semiconductor device and manufacture thereof
KR20020049721A (en) * 2000-12-20 2002-06-26 윤종용 Carrier film with projected ball pads and Chip Scale Package using the same
KR20020079136A (en) * 2001-04-13 2002-10-19 삼성전자 주식회사 Wafer level chip scale package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20040057597A (en) 2004-07-02

Similar Documents

Publication Publication Date Title
CN103258770B (en) The method manufacturing semiconductor device and the method manufacturing electronic installation
TWI419242B (en) Bump structure having a reinforcement member and manufacturing method therefore
US20080169559A1 (en) Bump structure with annular support and manufacturing method thereof
US7839006B2 (en) Semiconductor device and method for manufacturing the same
CN115295713B (en) Graphical component, structure, columnar array, manufacturing method and application of graphical component and columnar array
KR20060046308A (en) A method of fabricating a built-in chip type substrate
KR100881389B1 (en) Method for packaging semiconductor device
JP3641111B2 (en) Manufacturing method of semiconductor device
US10784228B2 (en) Method of manufacturing semiconductor package using side molding
US7517786B2 (en) Methods of forming wire bonds for semiconductor constructions
JP4401527B2 (en) Manufacturing method of semiconductor chip
US20090166848A1 (en) Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
KR100831267B1 (en) Method for forming semiconductor device
KR20040057596A (en) Method for packaging semiconductor device
US7015130B2 (en) Method for making UBM pads and bumps on wafer
TWI355222B (en) Surface plating process for circuit substrate
KR20090067997A (en) Method for forming resist pattern of semiconductor device
KR20040057598A (en) Method for packaging semiconductor device
JP4161754B2 (en) Manufacturing method of semiconductor device
TWI678743B (en) Semiconductor circuit structure and manufacturing method thereof
CN116364682A (en) Semiconductor structure and preparation method thereof
KR20020094472A (en) Method for fabricating Solder Bump for semiconductor packaging
KR100499399B1 (en) Manufacturing Method of Stacked Via Contact
KR20020030150A (en) Method for fabricating wafer level package
JP2005302816A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee