KR100879561B1

KR100879561B1 - 입력 전압 변화에 강건한 ｍｏｂｉｌｅ 회로

Info

Publication number: KR100879561B1
Application number: KR1020070018098A
Authority: KR
Inventors: 윤명훈; 이상훈
Original assignee: 삼성전자주식회사
Priority date: 2007-02-22
Filing date: 2007-02-22
Publication date: 2009-01-22
Also published as: KR20080078257A; US20080204080A1

Abstract

본 발명은 MOBILE(Monostable Bistable Transition Logic Element) 회로에 관한 것으로서, 특히 RTD(Resonant Tunneling Diode)로 구현되는 MOBILE 회로에 있어서, 상기 RTD의 낮은 PVCR(Peak-to-Valley Current Ratio) 특성으로 인한 오동작을 방지할 수 있는 반전 F/F 회로 타입의 MOBILE 회로에 관한 것이다.

본 발명의 일 실시예에 따른 MOBILE 회로는, 입력 데이터를 수신하고, 상기 MOBILE 회로로부터 피드백되는 출력 데이터의 논리 레벨에 따라 상기 입력 데이터의 논리 레벨을 변환하여 출력하는 입력 데이터 변환 회로, 및 상기 입력 데이터 변환 회로로부터 출력되는 데이터의 논리 레벨을 반전시켜 상기 출력 데이터를 출력하는 반전 F/F 회로를 구비한다.

이로 인해, 낮은 PVCR 특성을 갖는 실리콘 반도체 기반의 RTD로 구현되는 MOBILE 회로에서, 입력 데이터의 논리 레벨이 Low에서 High로 변화하는 경우에도 출력 데이터의 논리 레벨을 High로 유지할 수 있으므로 반전 F/F 회로 기능을 갖는 MOBILE 회로의 성능을 향상시킬 수 있다.

PVCR, MOBILE, RTD, NDR

Description

입력 전압 변화에 강건한 ＭＯＢＩＬＥ 회로{MOBILE circuit which is robust on variation of input voltage}

도 1은 종래의 RTD로 구현되는 로직 소자를 나타내는 도면이다.

도 2는 RTD의 개략적인 I-V 특성을 나타내는 그래프이다.

도 3은 RTD로 구현된 종래의 MOBILE 회로를 나타내는 도면이다.

도 4는 도 3에 도시된 MOBILE 회로의 제1 동작을 나타내는 도면이다.

도 5는 도 3에 도시된 MOBILE 회로의 제2 동작을 나타내는 도면이다.

도 6은 PVCR의 차이에 따른 입력 데이터의 마진을 나타내는 그래프이다.

도 7은 PVCR이 작은 경우에 발생하는 오동작을 나타내는 그래프이다.

도 8은 본 발명의 일 실시예에 따른 MOBILE 회로를 나타내는 도면이다.

도 9는 본 발명의 다른 실시예에 따른 MOBILE 회로를 나타내는 도면이다.

도 10은 출력 데이터의 파형을 시뮬레이션한 결과를 나타내는 그래프이다.

본 발명은 MOBILE(Monostable Bistable Transition Logic Element) 회로에 관한 것으로서, 특히 RTD(Resonant Tunneling Diode)로 구현되는 MOBILE 회로에 있 어서, 상기 RTD의 낮은 PVCR(Peak-to-Valley Current Ratio) 특성으로 인한 오동작을 방지할 수 있는 반전 F/F 회로 타입의 MOBILE 회로에 관한 것이다.

20세기 후반부터 싹트기 시작한 반도체 산업은 꾸준하게 성장하게 왔으며, 상기 반도체 산업의 핵심 기술은 크게 반도체 소자의 소형화 및 집적화 기술로 분류된다. 반도체 소자의 소형화에 의하여 단위 칩 안에 더 많은 소자를 집적할 수 있고(고집적화), 전자의 이동 시간을 줄임으로써 동작 속도를 향상시킬 수 있으며(고속화), 전자의 양을 줄여 소비전력을 감소시킬 수 있기 때문이다(저전력화).

실제로, 지난 30년 동안, 반도체 소자는, 그 크기에 있어서 50배 축소, 그 집적도에 있어서 10,000배 증가, 그 동작 속도에 있어서 1,000배 증가하였다. 이러한 경향은 계속될 것으로 전망되며, 미국의 반도체 산업 협회는, 2009년에는 금속 배선의 최소 선폭이 50nm 수준까지 축소될 것으로 예상하고 있다.

그러나, 최소 선폭 10nm 이하에서는, 전자가 양자 역학적 동작 원리에 의해 크게 지배받기 때문에, 전자를 단순히 독립적인 전기 입자로 취급하였던 고전적 원리를 그대로 적용할 수 없다. 이러한 문제점을 해결하여, 최근에 활발히 연구되고 있는 소자가 양자 효과를 능동적으로 이용한 양자 소자이다.

상기 양자 소자에는, 단전자 소자(Single Electron Device), 양자 셀룰러 오토마타 소자(Quantum Cellular Automatic Device), RTD 소자(Resonant Tunneling Diode Device), 양자 간섭 소자(Quantum Interference Device) 등이 있다. 그 중, 상기 RTD 소자는 현재까지 개발된 양자 소자들 중에서 기술이 가장 잘 확립되어 있는 소자이다.

상기 RTD 소자는, 일정 에너지를 가진 전자가 양자 우물(Quantum well)이라고 불리는 영역을 마치 장벽이 존재하지 않는 것처럼 통과하는 현상인 공명 터널 효과(Resonant Tunnel Effect)를 이용한 것으로서, 상온에서도 양자 효과에 의한 NDR(Negative Differential Resistance) 특성을 갖는다.

상기 NDR 특성을 이용하면, 기존의 CMOS(Complementary Metal Oxide Semiconductor)만으로 구성되던 회로의 소자 수를 크게 줄일 수 있으며, 그에 따른 저전력화/고집적화를 구현할 수 있다. 예를 들면, 종래에 18개의 소자로 구성되던 CMOS 비교기를 6개의 소자만으로 구현할 수 있다. 또한, 공명 현상을 이용하여 회로의 동작 속도도 크게 향상시킬 수 있다.

상기 RTD 소자는, 플립플롭(Flip-Flop), 주파수 분주기(Frequency Devider), DAC(Digital Analogue Converter), 및 가산기(Adder) 등과 같은 디지털 회로, 전압 제어 발진기(Voltage Control Oscillator)와 같은 아날로그 회로, 및 초고속 저전력 SRAM(Static Random Access Memory)과 같은 메모리에 사용될 수 있다.

상기 RTD 소자를 이용한 대표적인 디지털 회로에는, MOBILE(Monostable Bistable Transition Logic Element) 회로가 있다. 상기 MOBILE 회로에 관해서는, 두 개의 N-타입 부성 저항 장치를 이용한 반도체 로직 회로에 관한 미국 특허 5.313.117호 및 MOBILE 용 다이오드와 FET의 단일 집적에 관한 논문(IEEE Electron Device Letters,Vol.16,pp.70-73,Feb,1995)에 상세히 나타나 있다.

한편, 상기 RTD 소자는, 실리콘 반도체 기반의 RTD 소자와 화합물 반도체(예를 들어, GaAs 또는 InP) 기반의 RTD 소자로 나뉜다. 실리콘 기반의 RTD 소자는 저 가이고 기존 CMOS 공정과 호환성이 있지만, 고주파에서 사용하지 못한다는 문제점이 있고, 화합물 반도체 기반의 RTD 소자는 고주파에서 사용할 수 있지만, 고가이고 기존 CMOS 공정과 호환성이 없다는 문제점이 있다. 따라서, 상기 실리콘 기반의 RTD 소자가 널리 사용될 필요성이 있다.

그러나, 상기 실리콘 반도체 기반의 RTD는 피크 전류(Peak Current)와 밸리 전류(Valley Current)의 비율을 나타내는 PVCR(Peak-to-Valley Current Ratio)이 낮아 광범위한 분야에 사용하는데 문제점이 있다. 특히, 상기 MOBILE 회로를 상기 실리콘 반도체 기반의 RTD로 구현하는 경우, 낮은 PVCR 특성으로 인해, 입력 전압의 마진(Margin)이 작은 경우 안정 점(Stable Point)의 수가 감소함으로써, 상기 MOBILE 회로가 오동작하는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, RTD(Resonant Tunneling Diode)의 PVCR(Peak-to-Valley Current Ratio) 특성을 감안하여, 입력 데이터의 변화에 무관하게 안정적인 출력을 얻을 수 있는 MOBILE(Monostable Bistable Transition Logic Element) 회로를 제공하는 데 있다.

상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 MOBILE 회로는, RTD(Resonant Tunneling Diode)로 구현되는 MOBILE(Monostable Bistable Transition Logic Element) 회로에 있어서, 입력 데이터를 수신하고, 상기 MOBILE 회로로부터 피드백되는 출력 데이터의 논리 레벨에 따라 상기 입력 데이터의 논리 레벨을 변환하여 출력하는 입력 데이터 변환 회로, 및 상기 입력 데이터 변환 회로로부터 출력되는 데이터의 논리 레벨을 반전시켜 상기 출력 데이터를 출력하는 반전 F/F 회로를 구비한다.

상기 입력 데이터 변환 회로는, 상기 출력 데이터의 논리 레벨이 High인 경우에 동작하는 것이 바람직하다. 특히, 상기 입력 데이터의 논리 레벨이 Low에서 High로 천이하는 경우에 동작하는 것이 더욱 바람직하다. 상기 조건을 만족하는 경우, 상기 입력 데이터 변환 회로는, 상기 입력 데이터의 논리 레벨을 High에서 Low로 변환하여 출력한다. 또한, 상기 입력 데이터 변환 회로는, 상기 반전 F/F 회로로 입력되는 클록 신호의 논리 레벨이 High인 경우에 동작할 수 있다.

상기 입력 데이터 변환 회로는, 상기 반전 F/F 회로의 출력 데이터를 입력받는 제1 트랜지스터, 및 상기 제1 트랜지스터와 연결되고, 상기 입력 데이터를 입력받는 제1 공명 투과 다이오드를 구비하는 것이 바람직하다.

상기 제1 트랜지스터는, 제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 접지 전압에 연결되며, 제3 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것이 바람직하다. 상기 제1 공명 터널링 다이오드는, 제1 전극이 상기 입력 데이터 변환 회로의 입력 노드에 연결되고, 제2 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것이 바람직하다.

상기 반전 F/F 회로는, 상기 입력 데이터 변환 회로로부터 출력되는 데이터를 제어 신호로 입력받는 제2 트랜지스터, 상기 제2 트랜지스터에 병렬로 연결되는 제2 공명 터널링 다이오드, 및 상기 제2 공명 터널링 다이오드와 직렬로 연결되는 제3 공명 터널링 다이오드를 구비하는 것이 바람직하다.

상기 제2 트랜지스터는, 제1 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되고, 제2 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제3 전극이 접지 전압에 연결되는 것이 바람직하다. 상기 제2 공명 터널링 다이오드는, 제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 상기 접지 전압에 연결되는 것이 바람직하다. 상기 제3 공명 터널링 다이오드는, 제1 전극이 클록 신호 입력단에 연결되고, 제2 전극이 상기 반전 F/F 회로의 출력 노드에 연결되는 것이 바람직하다.

상기 RTD는, 실리콘 반도체 기반의 RTD인 것이 바람직하다. 또한 상기 반전 F/F 회로는, Inverted Return-to-Zero D Flip-Flop인 것이 바람직하다.

상기 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 MOBILE 회로는, RTD(Resonant Tunneling Diode)로 구현되는 MOBILE(Monostable Bistable Transition Logic Element) 회로에 있어서, 입력 데이터를 입력받고, 상기 MOBILE 회로의 출력 데이터의 논리 레벨이 High인 경우, 상기 입력 데이터의 논리 레벨과 무관하게 논리 레벨이 Low인 데이터를 출력하는 입력 데이터 변환 회로, 및 상기 입력 데이터 변환 회로로부터 출력되는 데이터의 논리 레벨을 반전시켜 상기 출력 데이터를 출력하는 반전 F/F 회로를 구비한다.

상기 입력 데이터 변환 회로는, 상기 반전 F/F 회로로 입력되는 클록 신호의 논리 레벨이 High인 구간에 동작하는 것이 바람직하다.

상기 입력 데이터 변환 회로는, 상기 반전 F/F 회로의 출력 데이터를 입력받 는 제1 공명 터널링 다이오드, 상기 제1 공명 터널링 다이오드로의 출력 데이터를 입력받는 제1 트랜지스터, 및 상기 제1 트랜지스터와 연결되고, 상기 입력 데이터를 입력받는 제2 공명 투과 다이오드를 구비하는 것이 바람직하다.

상기 제1 공명 터널링 다이오드는, 제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 상기 제1 트랜지스터의 제1 전극에 연결되는 것이 바람직하다. 상기 제1 트랜지스터는, 제1 전극이 상기 제1 공명 터널링 다이오드의 상기 제2 전극에 연결되고, 제2 전극이 접지 전압에 연결되며, 제3 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것이 바람직하다. 상기 제2 공명 터널링 다이오드는, 제1 전극이 상기 입력 데이터 변환 회로의 입력 노드에 연결되고, 제2 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것이 바람직하다.

한편, 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는, 본 발명의 바람직한 실시예를 나타내는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

왼쪽 도면은 RTD로 구현되는 인버터(Inverter)를 나타내고, 오른쪽 도면은 RTD로 구현되는 SRAM(Static Random Access Memory)를 나타낸다.

종래의 인버터는 P-type MOSFET과 N-type MOSFET로 구현하였다. 이에 반해, 상기 인버터를 RTD(110)와 N-type MOSFET(120)으로 구현하면, 풀-업 속도 및 전력 소모가 감소하는 장점이 있다. 또한, 종래의 SRAM은 4개 또는 6개의 트랜지스터로 구현하였다. 이에 반해, 상기 SRAM을 2개의 RTD(140,150)와 2개의 N-type MOSFET(130,160)으로 구성하면, 회로 면적 및 전력 소모가 감소하는 장점이 있다.

도 2는 RTD의 개략적인 I-V 특성을 나타내는 그래프이다.

RTD(Resonant Tunneling Diode)의 I-V 곡선은 크게 3개의 영역으로 분류된다. 제1 영역(Region Ⅰ)은 전압이 증가함에 따라 전류가 증가하는 영역이며, 제2 영역(Region Ⅱ)은 전압이 증가함에 따라 전류가 감소하는 영역이며, 제3 영역(Region Ⅲ)은 전압이 증가함에 따라 전류가 다시 증가하는 영역이다.

상기 제2 영역(Region Ⅱ)이 NDR(Negative Differential Resistance) 특성이 나타내는 영역이다. 이러한 NDR 특성을 이용하면 동작 속도를 증가시킬 수 있고, 기존의 회로에 비해 적은 소자로 로직 소자를 구현할 수 있다. 한편, 피크 전류(Peak Current)와 밸리 전류(Valley Current)의 비를 PVCR(Peak-to-Valley Current Ratio)이라 하며, 상기 PVCR은 RTD의 특성을 판단하는 데 중요 지표로 사용된다.

도 3은 RTD로 구현된 종래의 MOBILE 회로를 나타내는 도면이다.

종래의 MOBILE 회로는 제어 트랜지스터(310), Load RTD(320), 및 Drive RTD(330)로 구성된다. 상기 MOBILE 회로는 반전 F/F 회로의 기능을 수행한다.

제어 트랜지스터(310)는 Drive RTD(330)와 병렬로 연결되며, N-type MOSFET으로 구성될 수 있다. Load RTD(320)의 제1 전극은 클록 신호 입력 단자와 연결되며, Load RTD(320)의 제2 전극은 Drive RTD(330)의 제1 전극과 연결된다. Drive RTD(330)의 제1 전극은 Load RTD(320)의 제2 전극과 연결되며, Drive RTD(330)의 제2 전극은 접지 전원과 연결된다.

제어 트랜지스터(310)의 게이트에는 입력 데이터(Vin)가 인가되며, 상기 MOBILE 회로는 입력 데이터(Vin)의 논리 레벨을 반전하여 출력 데이터(Vout)로 출력한다. Load RTD(320)에는 클록 신호가 인가되며, 인가되는 클록 신호의 논리 레벨에 따라 상기 MOBILE 회로의 동작 여부가 결정된다. 출력 노드(N1)는 제어 트랜지스터(310), Load RTD(320), 및 Drive RTD(330)가 공통으로 연결되는 지점이다. 상기 MOBILE 회로의 구체적인 동작은 도 4 및 도 5에서 설명하기로 한다.

첫 번째 도면은, 입력 데이터와 클록 신호와의 관계를 나타내는 도면이고, 두 번째 도면은, 입력 데이터의 논리 레벨이 High일 때 로드 라인(Load line)을 나타내는 그래프이고, 세 번째 도면은, 입력 데이터의 논리 레벨이 Low일 때 로드 라인을 나타내는 그래프이다.

도 4에 도시하지는 않았지만, 클록 신호의 논리 레벨이 Low인 경우, 스테이블 포인트(Stable Point)가 하나 형성되고, 입력 데이터의 논리 레벨과 상관없이 출력 데이터의 논리 레벨은 항상 Low이다.

첫 번째 도면을 참조하면, 클록 신호의 논리 레벨이 Low에서 High로 천이할 때, 입력 데이터의 논리 레벨은 High이고, 클록 신호의 논리 레벨이 High를 유지할 때, 입력 데이터의 논리 레벨은 High에서 Low로 천이한다.

두 번째 도면을 참조하면, 클록 신호의 논리 레벨이 High이고 입력 데이터의 논리 레벨이 High인 경우, 스테이블 포인트(Stable Point)가 두 개 형성된다. 어느 스테이블 포인트가 선택될지는, 클록 신호의 논리 레벨이 Low에서 High로 변할 때의 입력 데이터의 논리 레벨에 따라 정해진다.

구체적으로 설명하면, 입력 데이터의 논리 레벨이 High이기 때문에, 트랜지스터로 흐르는 전류(Itr)와 Drive RTD로 흐르는 전류(Idrive)의 합산 전류(Isum)의 피크 값이 Load RTD로 흐르는 전류(Iload)의 피크 값보다 큰 경우, 첫 번째 스테이블 포인트가 선택되어 출력 데이터의 논리 레벨은 Low가 된다.

세 번째 도면을 참조하면, 클록 신호의 논리 레벨이 High이고 입력 데이터의 논리 레벨이 Low인 경우, 스테이블 포인트가 두 개 형성된다. 그 경우, 출력 데이터의 논리 레벨은 Low를 유지한다. 즉, 클록 신호의 논리 레벨이 High인 구간에는, 입력 데이터의 논리 레벨이 변하더라도, 출력 데이터의 논리 레벨은 변하지 않는다.

첫 번째 도면은, 입력 데이터와 클록 신호와의 관계를 나타내는 도면이고, 두 번째 도면은, 입력 데이터의 논리 레벨이 Low일 때 로드 라인(Load line)을 나타내는 그래프이고, 세 번째 도면은, 입력 데이터의 논리 레벨이 High일 때 로드 라인을 나타내는 그래프이다.

첫 번째 도면을 참조하면, 클록 신호의 논리 레벨이 Low에서 High로 천이할 때, 입력 데이터의 논리 레벨은 Low이고, 클록 신호의 논리 레벨이 High를 유지할 때, 입력 데이터의 논리 레벨은 Low에서 High로 천이한다.

두 번째 도면을 참조하면, 클록 신호의 논리 레벨이 High이고 입력 데이터의 논리 레벨이 Low인 경우, 스테이블 포인트(Stable Point)가 두 개 형성된다. 어느 스테이블 포인트가 선택될지는 클록 신호의 논리 레벨이 Low에서 High로 변할 때의 입력 데이터의 논리 레벨에 따라 정해진다.

구체적으로 설명하면, 입력 데이터의 논리 레벨이 Low이기 때문에, 트랜지스터로 흐르는 전류(Itr)와 Drive RTD로 흐르는 전류(Idrive)의 합산 전류(Isum)의 피크 값이 Load RTD로 흐르는 전류(Iload)의 피크 값보다 작은 경우, 두 번째 스테이블 포인트가 선택되어 출력 데이터의 논리 레벨은 High가 된다.

세 번째 도면을 참조하면, 클록 신호의 논리 레벨이 High이고 입력 데이터의 논리 레벨이 High인 경우, 스테이블 포인트가 두 개 형성된다. 그 경우, 출력 데이터의 논리 레벨은 High를 유지한다. 즉, 클록 신호의 논리 레벨이 High인 구간에는, 입력 데이터의 논리 레벨이 변하더라도, 출력 데이터의 논리 레벨은 변하지 않는다.

요약하면, 출력 데이터의 논리 레벨의 변화는 클록 전압의 논리 레벨이 Low에서 High로 천이할 때 또는 High에서 Low로 천이할 때에만 이루어지고, 클록 전압의 논리 레벨이 변하지 않을 때에는, 입력 데이터의 논리 레벨이 변화해도 출력 데이터의 논리 레벨은 변하지 않는다.

상술한 바와 같이, PVCR(Peak-to-Valley Current Ratio)은 피크 전류(Peak Current)와 밸리 전류(Valley Current)의 비를 나타낸다. MOBILE 회로에서 입력 데이터의 논리 레벨이 High인 경우, 입력 데이터의 마진(Margin)은 Load RTD에 흐르는 전류(Iload)의 피크 값과 합산 전류(Isum)의 전류 값의 차이로 결정된다.

따라서, 높은 PVCR을 갖는 경우 입력 데이터의 마진이 증가하고, 낮은 PVCR을 갖는 경우 입력 데이터의 마진이 감소한다. 특히, 실리콘 반도체 기반의 RTD는 화합물 반도체 기반의 RTD에 비해 상기 PVCR이 낮다. 따라서, 실리콘 반도체 기반의 RTD로 구현되는 MOBILE 회로의 경우, 입력 데이터의 마진 부족으로 인한 회로의 오동작이 발생할 가능성이 커진다.

앞서 설명한 봐와 같이, 정상적인 상황에서는, 클록 신호의 논리 레벨이 High이고 입력 데이터의 논리 레벨이 Low인 경우, 출력 데이터의 논리 레벨은 High가 된다. 특히, 클록 신호의 논리 레벨이 High를 유지하고 있는 동안, 출력 데이터의 논리 레벨이 Low에서 High로 천이하는 경우에도, 출력 데이터의 논리 레벨은 High를 유지한다. 즉, 선택된 스테이블 포인트가 입력 데이터의 논리 레벨의 변화에 영향을 받지 않는다.

그러나 PVCR이 낮은 경우, 입력 데이터의 논리 레벨이 Low에서 High로 변하는 경우, 트랜지스터로 흐르는 전류(Itr)와 Drive RTD로 흐르는 전류(Idrive)의 합산 전류(Isum)가 Load RTD로 흐르는 전류(Iload)의 피크 값을 넘어서게 되면, 스테 이블 포인트가 하나로 줄어들게 되므로, 출력 데이터의 논리 레벨은 Low로 천이한다. 즉, 클록 신호의 논리 레벨이 High를 유지하고 있는 경우에도, 출력 데이터의 논리 레벨이 변화하는 오동작이 발생한다.

본 발명의 일 실시예에 따른 MOBILE 회로는, 입력 데이터 변환 회로(810)와 반전 F/F 회로(850)를 구비한다.

입력 데이터 변환 회로(810)는 Invert RTD(820)와 제1 트랜지스터(830)를 구비한다.

Invert RTD(820)의 제1 전극은 입력 데이터 변환 회로(810)의 입력 노드에 연결되고, Invert RTD(820)의 제2 전극은 입력 데이터 변환 회로(810)의 제1 출력 노드(N1)에 연결된다. 제1 출력 노드(N1)의 전압 레벨은 제1 트랜지스터(830)의 동작 여부에 따라 달라진다.

제1 트랜지스터(830)의 게이트는 반전 F/F 회로(850)의 제2 출력 노드(N2)와 연결되고, 제1 트랜지스터(830)의 드레인은 접지 전원과 연결되며, 제1 트랜지스터(830)의 제1 출력 노드(N1)와 연결된다. 제1 트랜지스터(830)는 그 게이트로 입력되는 제2 출력 노드(N2)의 전압에 따라 동작한다. 제1 트랜지스터(830)는 N-type MOSFET으로 구성되는 것이 바람직하다.

반전 F/F 회로(850)의 제2 출력 노드(N2)의 전압 레벨이 High인 경우, 제1 트랜지스터(830)는 턴온되므로, 제1 출력 노드(N1)의 전압은 그라운드를 통해 풀-다운(Pull-Down)된다. 반전 F/F 회로(850)의 제2 출력 노드(N2)의 전압 레벨이 Low 인 경우, 제1 트랜지스터(830)는 턴오프되므로, 제1 출력 노드(N1)의 전압은 그라운드를 통해 풀-다운(Pull-Down)되지 않는다.

따라서, 제1 트랜지스터(830)는, 제2 출력 노드(N2)의 전압 레벨이 High이고 제1 출력 노드(N1)의 전압 레벨이 High인 경우, 입력 데이터(Vin)의 논리 레벨을 반전하는 반전 기능을 수행한다. 또한, 제1 출력 노드(N1)의 전압 레벨 또는 제2 출력 노드(N2)의 전압 레벨이 Low인 경우, 제1 트랜지스터(830)는 입력 데이터(Vin)의 논리 레벨을 반전하는 반전 기능을 수행하지 않는다.

요약하면, 제1 트랜지스터(830)는, 클록 신호의 논리 레벨이 High인 구간에서, 제2 출력 노드(N2)의 전압 레벨이 High이고, 제1 출력 노드(N1)의 전압 레벨이 Low에서 High로 천이할 때, 제1 출력 노드(N1)의 전압을 풀-다운하는 역할을 수행한다. 따라서, 클록 신호의 논리 레벨이 High인 구간에서는, 제1 출력 노드(N1)의 전압 레벨은 Low로 일정하게 유지된다.

반전 F/F 회로(850)는 제2 트랜지스터(860), Load RTD(870), 및 Drvie RTD(880)를 구비한다. 상기 반전 F/F 회로(850)는 Inverted Return-to-Zero D Flip-Flop일 수 있다.

제2 트랜지스터(860)의 게이트는 입력 데이터 변환 회로(810)의 제1 출력 노드(N1)와 연결되고, 제2 트랜지스터(860)의 드레인은 제2 출력 노드(N2)와 연결되며, 제2 트랜지스터(860)의 소스는 접지 전원에 연결되다. 제2 트랜지스터(860)는 그 게이트로 입력되는 제1 출력 노드(N2)의 전압에 따라 동작한다. 제2 트랜지스터(860)는 N-type MOSFET으로 구성되는 것이 바람직하다.

Load RTD(870)의 제1 전극은 클록 신호 입력 단자에 연결되고, Load RTD(870)의 제2 전극은 반전 F/F 회로(850)의 제2 출력 노드(N2)에 연결된다. Drive RTD(880)의 제1 전극은 반전 F/F 회로(850)의 제2 출력 노드(N2)에 연결되고, Drive RTD(880)의 제2 전극은 접지 전원에 연결된다. 또한, Drive RTD(880)은 제2 트랜지스터(860)와 병렬로 연결된다.

입력 데이터 변환 회로(810)의 제1 출력 노드(N1)의 전압 레벨이 High인 경우, 제2 트랜지스터(860)는 턴온되므로, 제2 출력 노드(N2)의 전압은 제2 트랜지스터(860)를 통해 풀-다운(Pull-Down)된다. 입력 데이터 변환 회로(810)의 제1 출력 노드(N1)의 전압 레벨이 Low인 경우, 제1 트랜지스터(830)는 턴오프되므로, 제2 출력 노드(N2)의 전압은 제2 트랜지스터(860)를 통해 풀-다운되지 않고, 클록 신호의 전압 레벨로 풀-업(Pull-Up)된다.

본 발명의 다른 실시예에 따른 MOBILE 회로는, 입력 데이터 변환 회로(910)와 반전 F/F 회로(950)를 구비한다.

입력 데이터 변환 회로(910)는 Invert RTD(920), 제1 트랜지스터(930), 및 Decap RTD(940)를 구비한다. Invert RTD(920)은 도 8에 도시된 Invert RTD(820)와 동일한 구조 및 기능을 가지므로 구체적인 설명은 생략한다.

제1 트랜지스터(930)의 게이트는 Decap RTD(940)의 제2 전극과 연결되고, 제1 트랜지스터(930)의 드레인은 접지 전원과 연결되며, 제1 트랜지스터(930)의 소스는 입력 데이터 변환 회로(910)의 제1 출력 노드(N1)에 연결된다. 마찬가지로, 제1 트랜지스터(930)는 N-type MOSFET으로 구성되는 것이 바람직하다.

Decap RTD(940)의 제1 전극은 반전 F/F 회로(950)의 제2 출력 노드(N2)에 연결되고, Decap RTD(940)의 제2 전극은 제1 트랜지스터(930)의 게이트에 연결된다. 제1 트랜지스터(930)와 제2 출력 노드(N2) 사이에 기생 캡(Parasitic Cap)을 감소시키기 위한 Decap RTD(940)를 직렬로 연결함으로써, 제2 출력 노드(N2)의 부하를 줄일 수 있다.

반전 F/F 회로(950)는 제2 트랜지스터(960), Load RTD(970), 및 Drive RTD(980)을 구비한다. 제2 트랜지스터(960), Load RTD(970), 및 Drive RTD(980)의 공통 노드인 제2 출력 노드(N2)가 제1 트랜지스터(830)에 직렬 연결되지 않고 Decap RTD(940)를 통해 연결되는 점을 제외하고는, 도 8에 도시된 반전 F/F 회로(850)의 구성과 동일하므로 구체적인 설명은 생략한다.

도 10에는, 클록 신호(CLK), 입력 데이터(Vin), 및 출력 데이터(Vout)의 파형을 나타내는 그래프가 도시되어 있다. 클록 신호(CLK)의 논리 레벨이 High인 구간에서, 클록 신호(CLK)의 전압은 약 1V이다. 입력 데이터(Vin)의 논리 레벨이 High인 구간에서, 입력 데이터(Vin)의 전압은 약 0.9V이다.

클록 신호(CLK)의 논리 레벨이 Low에서 High로 천이할 때 입력 데이터(Vin)의 논리 레벨이 High인 경우, 클록 신호(CLK)의 논리 레벨이 High로 유지하는 동안 입력 데이터(Vin)의 논리 레벨이 High에서 Low로 천이하더라도 출력 데이터(Vout)의 논리 레벨은 Low를 계속 유지한다.

또한, 클록 신호(CLK)의 논리 레벨이 Low에서 High로 천이할 때 입력 데이터(Vin)의 논리 레벨이 Low인 경우, 클록 신호(CLK)의 논리 레벨이 High로 유지하는 동안, 입력 데이터(Vin)의 논리 레벨이 Low에서 High로 천이하더라도 출력 데이터(Vout)의 논리 레벨은 Low를 계속 유지한다.

이로 인해, 클록 신호(CLK)의 논리 레벨이 Low에서 High로 천이할 때의 입력 데이터(Vin)의 논리 레벨에 따라 출력 데이터(Vout)의 논리 레벨이 정해지므로, 입력 데이터의 전압 레벨이 변화하더라도 MOBILE 회로는 안정적인 출력 데이터(Vout)를 얻을 수 있다.

이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적으로 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

그러므로 본 기술 분야에서 통상의 지식을 가지는 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상기 구성으로 인해, 본 발명에 따른 MOBILE 회로는, 낮은 PVCR 특성을 갖는 실리콘 반도체 기반의 RTD로 구현되는 MOBILE 회로에서, 입력 데이터의 논리 레벨이 Low에서 High로 변화하는 경우에도 출력 데이터의 논리 레벨을 High로 유지할 수 있으므로 반전 F/F 회로 타입의 MOBILE 회로의 오동작을 방지할 수 있다.

또한, MOBILE 회로로부터 피드백되는 출력 데이터를 하나의 트랜지스터와 하나의 RTD 소자만으로 구현할 수 있으므로 회로의 복잡도를 감소시킬 수 있고, 출력 데이터의 논리 레벨이 High인 경우에만 동작하므로 전력 소모를 최소화시킬 수 있다.

Claims

RTD(Resonant Tunneling Diode)로 구현되는 MOBILE(Monostable Bistable Transition Logic Element) 회로에 있어서,

입력 데이터를 수신하고, 상기 MOBILE 회로로부터 피드백되는 출력 데이터의 논리 레벨에 따라 상기 입력 데이터의 논리 레벨을 변환하여 출력하는 입력 데이터 변환 회로; 및

상기 입력 데이터 변환 회로로부터 출력되는 데이터의 논리 레벨을 반전시켜 상기 출력 데이터를 출력하는 반전 F/F 회로를 구비하는 것을 특징으로 하는 MOBILE 회로.
제1항에 있어서, 상기 입력 데이터 변환 회로는,

상기 출력 데이터의 논리 레벨이 High인 경우에 동작하는 것을 특징으로 하는 MOBILE 회로.
제2항에 있어서, 상기 입력 데이터 변환 회로는,

상기 입력 데이터의 논리 레벨이 Low에서 High로 천이하는 경우에 동작하는 것을 특징으로 하는 MOBILE 회로.
제3항에 있어서, 상기 입력 데이터 변환 회로는,

상기 입력 데이터의 논리 레벨을 High에서 Low로 변환하여 출력하는 것을 특징으로 하는 MOBILE 회로.
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 입력 데이터 변환 회로는,

상기 반전 F/F 회로로 입력되는 클록 신호의 논리 레벨이 High인 경우에 동작하는 것을 특징으로 하는 MOBILE 회로.
제1항에 있어서, 상기 입력 데이터 변환 회로는,

상기 반전 F/F 회로의 출력 데이터를 입력받는 제1 트랜지스터; 및

상기 제1 트랜지스터와 연결되고, 상기 입력 데이터를 입력받는 제1 공명 터널링 다이오드를 구비하는 것을 특징으로 하는 MOBILE 회로.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제6항에 있어서, 상기 제1 트랜지스터는,

제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 접지 전압에 연결되며, 제3 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것을 특징으로 하는 MOBILE 회로.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.

제7항에 있어서, 상기 제1 공명 터널링 다이오드는,

제1 전극이 상기 입력 데이터 변환 회로의 입력 노드에 연결되고, 제2 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것을 특징으로 하는 MOBILE 회로.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.

제8항에 있어서, 상기 반전 F/F 회로는,

상기 입력 데이터 변환 회로로부터 출력되는 데이터를 제어 신호로 입력받는 제2 트랜지스터;

상기 제2 트랜지스터에 병렬로 연결되는 제2 공명 터널링 다이오드; 및

상기 제2 공명 터널링 다이오드와 직렬로 연결되는 제3 공명 터널링 다이오드를 구비하는 것을 특징으로 하는 MOBILE 회로.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.

제8항에 있어서, 상기 제2 트랜지스터는,

제1 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되고, 제2 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제3 전극이 접지 전압에 연결되고, 상기 제2 공명 터널링 다이오드는,

제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 상기 접지 전압에 연결되며, 상기 제3 공명 터널링 다이오드는,

제1 전극이 클록 신호 입력단에 연결되고, 제2 전극이 상기 반전 F/F 회로의 출력 노드에 연결되는 것을 특징으로 하는 MOBILE 회로.
제1항에 있어서, 상기 RTD는,

실리콘 반도체 기반의 RTD인 것을 특징으로 하는 MOBILE 회로.
청구항 12은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서, 상기 반전 F/F 회로는,

Inverted Return-to-Zero D Flip-Flop인 것을 특징으로 하는 MOBILE 회로.
RTD(Resonant Tunneling Diode)로 구현되는 MOBILE(Monostable Bistable Transition Logic Element) 회로에 있어서,

입력 데이터를 입력받고, 상기 MOBILE 회로의 출력 데이터의 논리 레벨이 High인 경우, 상기 입력 데이터의 논리 레벨과 무관하게 논리 레벨이 Low인 데이터를 출력하는 입력 데이터 변환 회로; 및

상기 입력 데이터 변환 회로로부터 출력되는 데이터의 논리 레벨을 반전시켜 상기 출력 데이터를 출력하는 반전 F/F 회로를 구비하는 것을 특징으로 하는 MOBILE 회로.
제13항에 있어서, 상기 입력 데이터 변환 회로는,

상기 반전 F/F 회로로 입력되는 클록 신호의 논리 레벨이 High인 구간에 동작하는 것을 특징으로 하는 MOBILE 회로.
제13항에 있어서, 상기 입력 데이터 변환 회로는,

상기 반전 F/F 회로의 출력 데이터를 입력받는 제1 공명 터널링 다이오드;

상기 제1 공명 터널링 다이오드로의 출력 데이터를 입력받는 제1 트랜지스터; 및

상기 제1 트랜지스터와 연결되고, 상기 입력 데이터를 입력받는 제2 공명 터널링 다이오드를 구비하는 것을 특징으로 하는 MOBILE 회로.
청구항 16은(는) 설정등록료 납부시 포기되었습니다.

제15항에 있어서, 상기 제1 공명 터널링 다이오드는,

제1 전극이 상기 반전 F/F 회로의 출력 노드에 연결되고, 제2 전극이 상기 제1 트랜지스터의 제1 전극에 연결되는 것을 특징으로 하는 MOBILE 회로.
청구항 17은(는) 설정등록료 납부시 포기되었습니다.

제16항에 있어서, 상기 제1 트랜지스터는,

제1 전극이 상기 제1 공명 터널링 다이오드의 상기 제2 전극에 연결되고, 제2 전극이 접지 전압에 연결되며, 제3 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것을 특징으로 하는 MOBILE 회로.
청구항 18은(는) 설정등록료 납부시 포기되었습니다.

제17항에 있어서, 상기 제2 공명 터널링 다이오드는,

제1 전극이 상기 입력 데이터 변환 회로의 입력 노드에 연결되고, 제2 전극이 상기 입력 데이터 변환 회로의 출력 노드에 연결되는 것을 특징으로 하는 MOBILE 회로.
청구항 19은(는) 설정등록료 납부시 포기되었습니다.

제13항에 있어서, 상기 RTD는,

실리콘 반도체 기반의 RTD인 것을 특징으로 하는 MOBILE 회로.
청구항 20은(는) 설정등록료 납부시 포기되었습니다.

제13항에 있어서, 상기 반전 F/F 회로는,

Inverted Return-to-Zero D Flip-Flop인 것을 특징으로 하는 MOBILE 회로.