KR100878539B1 - 기판 에칭 방법 - Google Patents

기판 에칭 방법 Download PDF

Info

Publication number
KR100878539B1
KR100878539B1 KR1020070013130A KR20070013130A KR100878539B1 KR 100878539 B1 KR100878539 B1 KR 100878539B1 KR 1020070013130 A KR1020070013130 A KR 1020070013130A KR 20070013130 A KR20070013130 A KR 20070013130A KR 100878539 B1 KR100878539 B1 KR 100878539B1
Authority
KR
South Korea
Prior art keywords
etching
time
substrate
etching process
etchant
Prior art date
Application number
KR1020070013130A
Other languages
English (en)
Other versions
KR20080074299A (ko
Inventor
이형태
김태훈
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020070013130A priority Critical patent/KR100878539B1/ko
Publication of KR20080074299A publication Critical patent/KR20080074299A/ko
Application granted granted Critical
Publication of KR100878539B1 publication Critical patent/KR100878539B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)

Abstract

본 발명은 기판 에칭 방법에 관한 것으로, 기판에 대해 제1 시간 동안 제1 에칭 공정을 진행하고, 상기 기판에 대해 상기 제1 시간의 제1 백분율에 상당하는 제2 시간 동안 제2 에칭 공정을 진행하고, 상기 기판에 대해 상기 제2 시간의 제2 백분율에 상당하는 제3 시간 동안 제3 에칭 공정을 진행한다. 본 발명에 의하면, 에천트의 변화된 상태에 따라 에칭 공정을 진행할 수 있어 에칭 균일성을 확보할 수 있고, 더 나아가 에칭 공정의 불량을 줄일 수 있어 제조수율이 향상되는 효과가 있다.
반도체, 기판 에칭, 타임 에칭, EPD 에칭, 오버 에칭

Description

기판 에칭 방법{SUBSTRATE ETCHING METHOD}
도 1은 본 발명의 실시예에 따른 기판 에칭 방법을 나타내는 흐름도.
도 2a는 본 발명의 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정이 진행되는 기판 에칭 장치를 도시한 구성도.
도 2b는 본 발명의 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정에 따른 에칭 시간을 나타내는 표.
도 3a는 본 발명의 다른 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정이 진행되는 기판 에칭 장치를 도시한 구성도.
도 3b는 본 발명의 다른 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정에 따른 에칭 시간을 나타내는 표.
본 발명은 반도체 제조 방법에 관한 것으로, 보다 구체적으로는 기판을 습식 방식으로 에칭하는 방법에 관한 것이다.
일반적으로 반도체 메모리 소자의 기판으로 쓰이는 실리콘 웨이퍼 또는 액정 디스플레이 장치의 기판으로 쓰이는 유리 기판과 같은 기판을 가공하는데 있어서는 에칭 공정이 거의 필수적으로 채택된다. 건식 방식으로 에칭 공정을 진행하기 위해선 에칭 가스가 필요하며, 습식 방식으로 기판에 대한 에칭 공정을 진행하기 위해선 에천트가 필요하다.
특히, 에천트를 사용하는 습식 에칭 공정에선 공정 시간이 지남에 따라 기화 현상과 같은 에천트의 품질이 변화하게 되는 일이 발생한다. 에천트의 품질 변화는 에칭 공정의 조건이 변화하게 되어 이에 대해 적극적으로 대처하지 아니하면 에칭 공정의 불량이 발생하게 된다. 그리고, 에천트의 품질 변화는 에칭 공정의 관리 측면에서 복잡성을 유도하는 주요 요인 중의 하나가 된다.
본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 에칭 공정의 불량을 없애거나 최소화 할 수 있는 기판 에칭 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 기판 에칭 방법은 에천트의 상태에 따라 에칭 공정의 조건을 달리하여 에칭 공정의 균일성을 확보하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 기판 에칭 방법은, 기판에 대해 제1 시간 동안 제1 에칭 공정을 진행하는 단계와; 상기 기판에 대해 상기 제1 시간의 제1 백분율에 상당하는 제2 시간 동안 제2 에칭 공정을 진행하는 단계와; 상기 기판에 대해 상기 제2 시간의 제2 백분율에 상당하는 제3 시간 동안 제 3 에칭 공정을 진행하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 제2 백분율은 상기 기판의 처리매수가 달라짐에 따라 변동된다. 상기 제2 백분율은 상기 기판의 처리매수가 누적될수록 증가된다.
본 발명의 실시예에 있어서, 상기 제1 에칭 공정은 상기 기판에 대해 일정 시간 동안 에칭하는 제1 공정과, 상기 기판에 대해 종말점 검출 방식으로 에칭하는 제2 공정을 포함한다. 상기 제1 시간은 상기 제1 공정에 소요되는 시간과 상기 제2 공정에 소요되는 시간과의 합이다.
본 발명의 실시예에 있어서, 상기 제3 에칭은 하나의 에칭 배쓰에서 진행하거나, 또는 다수개의 에칭 배쓰에서 진행한다. 상기 다수개의 에칭 배쓰에서 진행하는 제3 에칭은 상기 다수개의 에칭 배쓰 각각에서의 에칭 시간이 균일하다.
본 발명의 실시예에 있어서, 상기 제1 에칭 공정은 에칭 시간에 의존하는 타임 에칭 공정이고, 상기 제2 에칭 공정은 종말점 검출 방식으로 진행하는 종말점 검출(EPD) 에칭 공정이고, 상기 제3 에칭 공정은 오버 에칭 공정이다.
본 발명의 실시예에 있어서, 상기 제1 내지 제3 에칭 공정은 에천트를 사용하는 습식 방식의 에칭 공정이다.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 기판 에칭 방법은, 기판에 대해 제1 시간 동안 제1 에칭하고, 상기 기판에 대해 제2 시간 동안 종말점 검출 방식으로 제2 에칭하고, 상기 기판에 대해 상기 제1 및 제2 시간의 합의 제1 백분율의 시간에 상당하는 제3 시간 동안 제3 에칭하고, 상기 기판에 대해 상 기 제3 시간의 제2 백분율에 상당하는 제4 시간 동안, 그리고 상기 기판의 처리매수가 누적될수록 상기 제2 백분율을 증가시켜 제4 에칭하는 것을 특징으로 한다.
본 변경 실시예에 있어서, 상기 제1 내지 제4 에칭은 습식 에칭이다. 상기 제3 에칭은 다수개의 에칭 배쓰에서 나누어서 진행한다. 상기 다수개의 에칭 배쓰에서 나누어서 진행하는 제3 에칭은 상기 다수개의 에칭 배쓰 각각에서의 에칭 시간이 균일한다.
본 발명에 의하면, 기판에 대한 에칭 공정시 온도나 시간과 같은 에칭 조건에 따른 에천트의 농도나 점도 변화 추이에 따라 에칭 조건의 변화에 능동적으로 대처할 수 있다. 따라서, 에천트의 기화현상이 발생되어도 에천트의 변화된 상태에 따라 에칭 공정을 진행할 수 있어 에칭 균일성을 확보할 수 있고, 더 나아가 에칭 공정의 불량을 줄일 수 있게 된다.
이하, 본 발명에 따른 기판 에칭 방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
(실시예)
도 1은 본 발명의 실시예에 따른 기판 에칭 방법을 나타내는 흐름도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 기판 에칭 방법은 정해진 시간 동안 에칭을 진행하는 타임 에칭(Time Etching)을 진행하고(S100), 종말점 검출 방식으로 정해진 시간 동안 에칭을 진행하는 EPD 에칭(EPD Etching)을 진행한다(S200). 이후에, 필요에 따라 일정 시간 동안 오버 에칭(Over Etching)을 진행하여 기판 상에 증착된 박막을 의도된 두께까지 에칭한다(S300). 선택적으로, 오버 에칭 공정(S300)은 하나의 에칭 배쓰에서 진행할 수 있고, 또는 여러 개의 에칭 배쓰에서 진행하되 각각의 에칭 배쓰에서의 에칭 시간이 균일한 이른바 균분 에칭(Even Etching) 공정으로 진행할 수 있다. 균분 에칭시 각각의 에칭 배쓰에서의 에칭 시간을 균일하게 설정하는 것이 각각의 에칭 배쓰에서의 에천트의 품질을 균일하게 유지하는 측면에서 바람직하다 할 것이다.
여기서의 기판은 예를 들어 액정 디스플레이 장치 또는 플라즈마 디스플레이 장치의 유리 기판, 혹은 반도체 메모리 소자의 실리콘 웨이퍼와 같은 기판이다. 그리고, 여기서의 에칭 공정은 예를 들어 에천트를 사용하는 습식 방식의 에칭 공정이다.
다수매의 기판을 대상으로 상술한 에칭 공정들을 진행하다 보면 에천트가 기화하여 에천트의 농도나 점도와 같은 에천트의 품질이 초기값에 비해 낮아질 수 있다. 기화 현상에 따라 농도가 낮아진 에천트를 에칭 공정에 계속적으로 사용하다 보면 박막의 에칭 두께가 의도된 두께에 비해 덜 제거되는 수가 있을 수 있다. 따라서, 일정량의 다수매의 기판에 대한 에칭 공정을 진행한 후 또 다른 다수매의 기 판에 대한 에칭 공정을 진행하려고 하는 경우에는 오버 에칭 공정(S300) 이후에 일정 시간 동안 기판에 대한 부가 에칭(Additional Etching) 공정을 더 진행한다(S400). 이때, 기판의 처리매수가 누적될수록 에천트의 농도가 그만큼 낮아지므로 부가 에칭에 소요되는 시간인 오프셋 시간(Offset Time)을 늘려준다. 즉, 에천트의 품질(예; 농도, 점도 등) 낮아지면 에칭 공정 시간을 늘려주는 것이다.
예를 들어, 기판의 처리매수가 100매 단위로 누적되는 경우 오프셋 시간은 하기 표 1에서와 같이 설정할 수 있다. 오프셋 시간은 기판의 처리매수에 따라 변동되는데, 기판의 처리매수가 누적될수록 에천트의 품질이 낮아지므로 에천트의 오프셋 시간은 기판의 처리매수가 누적될수록 증가하도록 설정한다.
기판의 처리매수 오프셋 시간 (%)
1 ~ 100
101 ~ 200 10
201 ~ 300 20
301 ~ 400 25
401 ~ 500 30
501 ~ 600 35
601 ~ 700 40
701 ~ 800 45
801 ~ 900 50
901 ~ 1000 55
상기 표 1에서 알 수 있듯이, 기판의 처리매수가 100매를 초과하여 다음의 100매에 대하여 에칭 공정을 진행하려는 경우, 즉 100매의 기판에 대한 에칭 공정을 진행한 이후에 101매째부터 200매째까지의 기판에 대한 에칭 공정에 있어서는 오프셋 시간이 10%로 설정된다. 즉, 101매째부터 200매째까지 기판들의 부가 에칭 공정은 오버 에칭 공정에 소요된 시간의 10% 정도에 해당하는 시간 동안 진행된다. 마찬가지로, 201매째부터 300매째까지의 기판에 대한 에칭 공정에 있어서는 오프셋 시간이 20%로 설정된다. 즉, 201매째부터 300매째까지 기판들의 부가 에칭 공정은 오버 에칭 공정에 소요된 시간의 20% 정도에 해당하는 시간 동안 진행된다. 이하에서 오프셋 시간이 20%일 때와 30%일 때의 기판 에칭 방법을 설명한다.
도 2a는 본 발명의 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정이 진행되는 기판 에칭 장치이고, 도 2b는 본 발명의 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정에 따른 에칭 시간을 나타내는 표이다.
도 2a를 참조하면, 본 실시예의 기판 에칭 방법이 진행되는 기판 에칭 장치(10)는 기판(12)에 대한 타임 에칭 공정이 진행되는 제1 에칭 배쓰(100)와, EPD 에칭 공정이 진행되는 제2 에칭 배쓰(200)와, 오버 에칭 및 부가 에칭이 진행되는 제3 에칭 배쓰(300)를 포함하여 구성된다. 기판(12)이 제1 내지 제3 에칭 배쓰(100-300)에 순차로 투입되면서 타임 에칭, EPD 에칭, 오버 에칭 및 부가 에칭 공정 순으로 진행된다. 오버 에칭 공정은 타임 에칭 공정에 소요된 시간과 EPD 에칭 공정에 소요된 시간을 합한 시간 대비 기 설정된 비율에 상당하는 오프셋 시간 동안 진행하고, 부가 에칭 공정은 오버 에칭 공정에 소요된 시간 대비 기 설정된 비율에 상당하는 오프셋 시간 동안 진행한다. 구체적으로, 타임 에칭 공정은 제1 시간 동안 진행하고, EPD 에칭 공정은 제2 시간 동안 진행하며, 제1 시간과 제2 시간은 기판은 두께와 크기와 재질 및 에천트의 성분에 따라 설정된다. 오버 에칭 공정은 제3 시간 동안 진행하고, 부가 에칭 공정은 제4 시간 동안 진행한다. 제3 및 제4 시간은 현재 제3 에칭 배쓰(300)에 저장된 에천트에 의해 처리된 기판의 누적매수에 따라 증가된다. 구체적으로, 제3 시간은 제1 시간과 제2 시간을 합한 시간 대비 현재 에천트에서 처리된 기판의 누적매수에 대응하여 설정된 비율, 즉 오프셋 시간에 의해 설정되며, 제3 시간에 대응하는 오프셋 시간은 현재 에천트에서 처리된 기판의 누적매수가 기 설정된 단위 개수만큼 증가할 때마다 증가한다. 한편, 제4 시간은 제3 시간 대비 현재 에천트에서 처리된 기판의 누적매수에 대응하여 설정된 비율, 즉 오프셋 시간에 의해 설정되며, 제3 시간에 대응하는 오프셋 시간은 현재 에천트에서 처리된 기판의 누적매수가 단위 개수만큼 증가할 때마다 증가한다.
일례로서, 오버 에칭에 대응하는 오프셋 시간은 30% 정도로 설정하고, 부가 에칭의 오프셋 시간은 20%, 즉 상기 표 1에서 201매째부터 300매째까지의 기판에 대한 에칭 공정을 진행한다고 가정할 때 각 에칭 공정의 시간은 도 2b에 나타난 표와 같다.
도 2b를 도 2a와 같이 참조하면, 제1 에칭 배쓰(100)에서의 타임 에칭 공정은 약 20초(sec) 동안 진행하고, 제2 에칭 배쓰(200)에서의 EPD 에칭 공정은 약 16초 동안 진행한다. 제3 에칭 배쓰(300)에서의 오버 에칭 공정은 타임 에칭 공정에 소요되는 시간(20초)과 EPD 에칭 공정에 소요되는 시간(16초)을 합한 시간(36초)의 30%인 10.8초 동안 진행한다. 이어서, 부가 에칭 공정은 오버 에칭 공정에 소요된 시간(10.8초)의 20%인 2.16초 동안 진행한다. 이상의 일련의 에칭 공정은 48.96초 동안 진행한다. 상술한 바와 같이, 에천트의 기화현상으로 인한 보정으로서 약 2.16초 동안 보정처리함으로써 에천트의 품질 저하에 따른 에칭 처리의 부족을 보충하는 것이다.
도 3a는 본 발명의 다른 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정이 진행되는 기판 에칭 장치이고, 도 2b는 본 발명의 다른 실시예에 따른 기판 에칭 방법에 있어서 에칭 공정에 따른 에칭 시간을 나타내는 표이다.
도 3a를 참조하면, 앞서의 예와 같이 기판 에칭 장치(10)는 타임 에칭 공정이 진행되는 제1 에칭 배쓰(100)와, EPD 에칭 공정이 진행되는 제2 에칭 배쓰(200)와, 오버 에칭 및 부가 에칭이 진행되는 제3 에칭 배쓰(300)를 포함하여 구성된다. 기판(12)이 제1 내지 제3 에칭 배쓰(100-300)에 순차로 투입되면서 타임 에칭, EPD 에칭, 오버 에칭 및 부가 에칭 공정 순으로 진행된다. 앞서의 예에서처럼 오버 에칭은 타임 에칭 시간과 EPD 에칭 시간의 합의 일정한 백분율에 상당하는 시간 동안 진행하고, 부가 에칭은 오버 에칭 시간의 일정한 백분율에 상당하는 시간, 즉 오프셋 시간 동안 진행한다.
일례로서, 오버 에칭은 30% 정도로 설정하고, 부가 에칭의 오프셋 시간은 30%, 즉 상기 표 1에서 401매째부터 500매째까지의 기판에 대한 에칭 공정을 진행한다고 가정할 때 각 에칭 공정의 시간은 도 3b에 나타난 표와 같다.
도 3b를 도 3a와 같이 참조하면, 제1 에칭 배쓰(100)에서의 타임 에칭 공정은 약 20초(sec) 동안 진행하고, 제2 에칭 배쓰(200)에서의 EPD 에칭 공정은 약 16초 동안 진행한다. 제3 에칭 배쓰(300)에서의 오버 에칭 공정은 약 30%, 즉 타임 에칭 공정의 시간(20초)과 EPD 에칭 공정의 시간(16초)과의 합(36초)의 30%인 10.8초 동안 진행한다. 이어서, 부가 에칭 공정은 오버 에칭 공정의 시간(10.8초)의 30%인 3.24초 동안 진행한다. 이상의 일련의 에칭 공정은 50.04초 동안 진행한다. 이와 같이, 에천트의 기화현상으로 인한 보정으로서 약 3.24초 동안 보정처리함으로써 에천트의 품질 저하에 따른 에칭 처리의 부족을 보충하는 것이다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 기판에 대한 에칭 공정시 온도나 시간과 같은 에칭 조건에 따른 에천트의 품질 변화 추이에 따라 에칭 조건의 변화에 능동적으로 대처할 수 있다. 이에 따라, 에천트의 기화현상이 발생되어도 에천트의 변화된 상태에 따라 에칭 공정을 진행할 수 있어 에칭 균일성을 확보할 수 있고, 더 나아가 에칭 공정의 불량을 줄일 수 있어 제조수율이 향상되는 효과가 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 식각액을 이용하여 기판의 식각 공정을 진행하되,
    상기 식각 공정은,
    기 설정된 시간 동안 기판을 식각하는 타임 식각 방식을 통해 상기 기판을 식각하는 제1 식각 공정;
    종말점 검출 방식으로 상기 기판을 식각하는 제2 식각 공정; 및
    상기 식각액에 의해 처리된 기판의 누적 매수가 증가함에 따라 상기 기판의 식각 시간을 증가시키면서 상기 기판을 식각하는 제3 식각 공정을 포함하고,
    상기 기판은 상기 제1 내지 제3 식각 공정을 순차적으로 거치면서 식각되는 것을 특징으로 하는 기판 에칭 방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 기판의 식각 공정은 각각 식각액이 저장된 제1 내지 제3 에칭 배쓰를 통해 이루어지며,
    상기 제1 식각 공정은 상기 제1 에칭 배쓰에서 이루어지고, 상기 제2 식각 공정은 상기 제2 에칭 배쓰에서 이루어지며, 상기 제3 식각 공정은 상기 제3 에칭 배쓰에서 이루어지는 것을 특징으로 하는 기판 에칭 방법.
  6. 제5항에 있어서, 상기 제3 식각 공정에 소요되는 시간은, 상기 제3 에칭 배쓰에 저장된 식각액에 의해 처리된 기판의 누적 매수가 기 설정된 단위 개수만큼 증가할 때마다 증가되는 것을 특징으로 하는 기판 에칭 방법.
  7. 삭제
  8. 제5항 및 제6항 중 어느 한 항에 있어서, 상기 제3 식각 공정에 소요되는 시간은, 상기 기판의 상기 제1 식각 공정에 소요된 시간과 상기 제2 식각 공정에 소요된 시간을 이용하여 설정되는 것을 특징으로 하는 기판 에칭 방법.
  9. 제5항 및 제6항 중 어느 한 항에 있어서,
    상기 제3 식각 공정은,
    제1 식각 시간 동안 상기 기판을 식각하는 단계; 및
    제2 식각 시간 동안 상기 기판을 식각하는 단계를 포함하고,
    상기 제1 및 제2 식각 시간은 상기 제3 에칭 배쓰에 저장된 식각액에 의해 처리된 기판의 누적 매수가 증가함에 따라 증가하되, 상기 제1 식각 시간은 상기 기판의 상기 제1 식각 공정에 소요된 시간과 상기 제2 식각 공정에 소요된 시간을 이용하여 설정되고, 상기 제2 식각 시간은 상기 제1 식각 시간을 이용하여 설정되는 것을 특징으로 하는 기판 에칭 방법.
  10. 제9항에 있어서, 상기 제1 식각 시간은 상기 기판의 상기 제1 식각 공정에 소요된 시간과 상기 제2 식각 공정에 소요된 시간을 합한 결과값을 이용하여 산출되는 것을 특징으로 하는 기판 에칭 방법.
  11. 제5항에 있어서,
    상기 제3 식각 공정은,
    제1 식각 시간 동안 상기 기판을 식각하는 단계; 및
    제2 식각 시간 동안 상기 기판을 식각하는 단계를 포함하고,
    상기 제1 및 제2 식각 시간은 각각 대응하는 기준 시간 대비 일정 비율로 설정되며,
    상기 제1 식각 시간의 기준 시간은 상기 제1 식각 공정에 소요된 시간과 상기 제2 식각 공정에 소요된 시간을 합한 시간이고,
    상기 제1 식각 시간의 기준 시간은 상기 제1 식각 시간이며,
    상기 제1 및 제2 식각 시간은 상기 제3 에칭 배쓰에 저장된 식각액에 의해 처리된 기판의 누적 매수가 증가함에 따라 대응하는 기준 시간에 대한 비율이 증가하는 것을 특징으로 하는 기판 에칭 방법.
  12. 제11항에 있어서, 해당 기준 시간에 대한 상기 제1 및 제2 식각 시간의 비율은, 상기 제3 에칭 배쓰에 저장된 식각액에 의해 처리된 기판의 누적 매수가 기 설정된 단위 개수만큼 증가할 때마다 증가하는 것을 특징으로 하는 기판 에칭 방법.
  13. 삭제
KR1020070013130A 2007-02-08 2007-02-08 기판 에칭 방법 KR100878539B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013130A KR100878539B1 (ko) 2007-02-08 2007-02-08 기판 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013130A KR100878539B1 (ko) 2007-02-08 2007-02-08 기판 에칭 방법

Publications (2)

Publication Number Publication Date
KR20080074299A KR20080074299A (ko) 2008-08-13
KR100878539B1 true KR100878539B1 (ko) 2009-01-14

Family

ID=39883656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013130A KR100878539B1 (ko) 2007-02-08 2007-02-08 기판 에칭 방법

Country Status (1)

Country Link
KR (1) KR100878539B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277719B1 (ko) 2008-12-24 2013-06-24 제일모직주식회사 폴리카보네이트 수지 및 비닐계 공중합체의 블렌드 조성물 및 이를 이용한 성형품
US9553234B2 (en) 2014-07-11 2017-01-24 Samsung Electronics Co., Ltd. Method of manufacturing nanostructure semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092868A (ko) * 2000-03-27 2001-10-27 윤종용 반도체 장치의 실리콘 질화막 습식 식각 방법
KR20010094276A (ko) * 2000-04-06 2001-10-31 윤종용 반도체 웨이퍼의 에치량 보상을 위한 제어시스템
KR20040035986A (ko) * 2002-10-14 2004-04-30 삼성전자주식회사 식각공정의 임계치수 제어방법
JP2005128218A (ja) * 2003-10-23 2005-05-19 Semiconductor Leading Edge Technologies Inc エッチング方法、エッチング装置及び層形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092868A (ko) * 2000-03-27 2001-10-27 윤종용 반도체 장치의 실리콘 질화막 습식 식각 방법
KR20010094276A (ko) * 2000-04-06 2001-10-31 윤종용 반도체 웨이퍼의 에치량 보상을 위한 제어시스템
KR20040035986A (ko) * 2002-10-14 2004-04-30 삼성전자주식회사 식각공정의 임계치수 제어방법
JP2005128218A (ja) * 2003-10-23 2005-05-19 Semiconductor Leading Edge Technologies Inc エッチング方法、エッチング装置及び層形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277719B1 (ko) 2008-12-24 2013-06-24 제일모직주식회사 폴리카보네이트 수지 및 비닐계 공중합체의 블렌드 조성물 및 이를 이용한 성형품
US9553234B2 (en) 2014-07-11 2017-01-24 Samsung Electronics Co., Ltd. Method of manufacturing nanostructure semiconductor light emitting device

Also Published As

Publication number Publication date
KR20080074299A (ko) 2008-08-13

Similar Documents

Publication Publication Date Title
JP2000323468A (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
JP4437477B2 (ja) 基板処理装置及び基板処理方法
TW509963B (en) Method for manufacturing a semiconductor device and device for manufacturing a semiconductor
EP0454308A2 (en) Process for fabricating low defect polysilicon
US5968374A (en) Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
KR100878539B1 (ko) 기판 에칭 방법
TWI479111B (zh) 減壓乾燥方法及減壓乾燥裝置
JP3636504B2 (ja) ウエットプロセス装置及び方法
US7678532B2 (en) Method of processing a substrate
JP4780609B2 (ja) 基板処理方法
US6593161B2 (en) System and method for cleaning ozone oxidation
US7396708B2 (en) Etching method for metal layer of display panel
KR101151952B1 (ko) 인듐산화막의 식각용액 및 그 식각방법
KR100296553B1 (ko) 누적처리매수에따라식각시간을달리하는식각시스템및식각방법
JP3131102B2 (ja) 半導体製造装置の管理方法
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
KR100577606B1 (ko) 반도체 설비의 백업 방법
JPH1098085A (ja) プラズマ処理装置および薄膜トランジスタ製造方法
US20030127425A1 (en) System and method for etching resin with an ozone wet etching process
JPH11251208A (ja) 基板処理装置および基板処理方法
US6458707B1 (en) Tool for semiconductor manufacturing apparatus and method for using the same
KR100588217B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR101272780B1 (ko) 케미컬 제공 방법 및 장치 그리고 이를 포함하는 집적 회로소자 제조 장치
US20040106286A1 (en) Method of etching uniform silicon layer
KR19980055972A (ko) 반도체 소자의 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 10