KR100877112B1 - Method of fabricating flash memory device - Google Patents

Method of fabricating flash memory device Download PDF

Info

Publication number
KR100877112B1
KR100877112B1 KR1020070110492A KR20070110492A KR100877112B1 KR 100877112 B1 KR100877112 B1 KR 100877112B1 KR 1020070110492 A KR1020070110492 A KR 1020070110492A KR 20070110492 A KR20070110492 A KR 20070110492A KR 100877112 B1 KR100877112 B1 KR 100877112B1
Authority
KR
South Korea
Prior art keywords
film
trench
floating gate
etching
semiconductor substrate
Prior art date
Application number
KR1020070110492A
Other languages
Korean (ko)
Inventor
송석표
신동선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110492A priority Critical patent/KR100877112B1/en
Application granted granted Critical
Publication of KR100877112B1 publication Critical patent/KR100877112B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

A method of fabricating flash memory device is provided to improve the characteristics of the device by removing the thermal oxide film formed in the floating gate sidewall before burying the trench on the insulating layer. A method of fabricating flash memory device is comprised of steps: forming a tunnel insulating layer(102) and floating gate conductive film(104) on the semiconductor substrate; exposing semiconductor substrate of the element isolation region by patterning for floating gate anisotropic conductive film and turner insulating layer; forming the trench by etching the semiconductor board of the exposed domain; forming the oxide film on the inner wall of the trench by oxidizing the outcome of the semiconductor substrate in which the trench is formed; forming a sacrificing layer(110) on the oxide film and floating so that the trench is buried in the gate anisotropic conductive film; etching the oxide film formed on the side wall of the sacrificing layer and for floating gate conductive film; forming an isolation film by burying the trench as the insulating layer.

Description

플래시 메모리소자의 제조방법{Method of fabricating flash memory device}Manufacturing method of flash memory device {Method of fabricating flash memory device}

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 플로팅게이트(floating gate)를 갖는 플래시 메모리소자를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a flash memory device having a floating gate.

플래시 메모리소자는 전기적으로 데이터를 기록(program)/소거(erase)가 가능한 불휘발성 메모리소자이다. 플래시 소자의 단위 셀은 기본적으로 컨트롤 게이트와 플로팅 게이트를 포함하며, 플로팅 게이트의 전하 유무에 따라 정보의 기록 및 소거 기능을 수행한다.Flash memory devices are nonvolatile memory devices that can electrically program / erase data. The unit cell of the flash device basically includes a control gate and a floating gate, and performs a function of writing and erasing information depending on whether the floating gate is charged.

최근 반도체 메모리소자의 급속한 고집적화에 따라 플래시 메모리소자의 경우에도 선폭이 급속도로 줄어들고 있다. 플로팅 게이트를 갖는 플래시 메모리소자의 경우 플로팅 게이트와 반도체기판과의 오버레이(overlay)를 맞추기 힘들기 때문에, 통상적으로 마스크를 한 번 사용하여 식각하는 방식인 셀프얼라인 쉘로우 트렌치 소자분리(Self Align Shallow Trench Isolation; SA-STI) 방식이 일반화되어 있다. SA-STI 방식에 따르면, 반도체기판 상에 터널절연막과 플로팅 게이트용 도전막을 적층한 후 소자분리막이 형성될 영역의 반도체기판이 노출되도록 플로팅 게이트용 도전막과 터널절연막을 패터닝한 다음 노출된 영역의 반도체기판을 식각하여 트 렌치를 형성하는 것이다.Recently, due to the rapid high integration of semiconductor memory devices, line widths are rapidly decreasing in the case of flash memory devices. In the case of a flash memory device having a floating gate, it is difficult to match the overlay between the floating gate and the semiconductor substrate, and thus, a self-aligned shallow trench trench isolation method is typically performed by using a mask once. Isolation (SA-STI) scheme is common. According to the SA-STI method, after the tunnel insulating film and the floating gate conductive film are stacked on the semiconductor substrate, the conductive film for the floating gate and the tunnel insulating film are patterned to expose the semiconductor substrate in the region where the device isolation film is to be formed, and then the The semiconductor substrate is etched to form a wrench.

트렌치를 형성한 다음에는 절연막으로 트렌치를 매립하여 소자분리막을 형성하게 되는데, 절연막으로 매립하기 전에 트렌치 형성을 위한 식각공정에서 트렌치 내벽의 반도체기판에 발생한 손상을 보상하여 누설전류를 방지하기 위하여 트렌치의 내벽에 얇은 열산화막을 형성한다. 그런데 이 과정에서, 패터닝되어 있는 플로팅 게이트용 도전막의 측벽에도 열산화막이 형성된다. 플로팅 게이트 측벽의 열산화막으로 인해 플로팅 게이트가 두꺼워지면서 플로팅 게이트와 컨트롤 게이트 사이의 캐패시턴스가 감소하여 셀의 결합비(coupling ratio)가 감소하기 때문에 플로팅 게이트용 도전막의 측벽에 형성된 열산화막은 반드시 제거되어야 한다.After the trench is formed, a device isolation film is formed by filling the trench with an insulating film. In order to prevent leakage current by compensating for damage occurring on the semiconductor substrate of the trench inner wall in the etching process for forming the trench before filling the insulating film, A thin thermal oxide film is formed on the inner wall. In this process, however, a thermal oxide film is also formed on the sidewalls of the patterned floating gate conductive film. The thermal oxide film formed on the sidewall of the conductive film for the floating gate must be removed because the floating gate thickens due to the thermal oxide film on the sidewall of the floating gate, thereby reducing the capacitance between the floating gate and the control gate, thereby decreasing the coupling ratio of the cell. do.

트렌치 매립 절연막으로 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 사용하는 경우에는, 트렌치 매립 공정 후 수행되는 세정 공정에서 HDP 산화막의 식각속도가 느리기 때문에 HDP 산화막을 제거하는 동안 플로팅 게이트용 도전막 측벽의 열산화막을 충분히 제거할 수 있다. 그런데, 반도체소자가 미세화되면서 트렌치의 종횡비(aspect ratio) 또한 커짐에 따라, 트렌치를 매립하기 위한 절연막으로 매립 특성이 좋은 다공성 절연막을 사용하게 되는데, 다공성 절연막으로 트렌치를 매립하는 경우에는 플로팅 게이트용 도전막 측벽의 열산화막을 제거하는 동안 트렌치에 매립된 다공성 절연막의 식각이 빠르게 일어나기 때문에 유효 소자분리막 높이(EFH)가 너무 낮아져 소자의 특성에 좋지 않은 영향을 미치게 된다.When a high density plasma (HDP) oxide film is used as the trench buried insulating film, the etching rate of the HDP oxide film is slow in the cleaning process performed after the trench buried process. The thermal oxide film can be sufficiently removed. However, as the semiconductor device becomes finer and the aspect ratio of the trench increases, a porous insulating film having good embedding characteristics is used as an insulating film for filling trenches. During the removal of the thermal oxide film on the sidewall of the membrane, the etching of the porous insulating layer buried in the trench occurs rapidly, so that the effective device isolation height (EFH) becomes too low, which adversely affects the device characteristics.

본 발명이 이루고자 하는 기술적 과제는 트렌치를 절연막으로 매립하기 전에 플로팅 게이트 측벽에 형성된 열산화막을 제거함으로써 캐패시턴스의 감소를 방지할 수 있는 플래시 메모리소자의 제조방법을 제공하는 데 있다.An object of the present invention is to provide a method of manufacturing a flash memory device capable of preventing a reduction in capacitance by removing a thermal oxide film formed on a sidewall of a floating gate before filling a trench with an insulating film.

상기 기술적 과제를 이루기 위하여 본 발명에 따른 플래시 메모리소자의 제조방법은, 반도체기판 상에 터널절연막 및 플로팅 게이트용 도전막을 형성하는 단계와, 소자분리영역의 반도체기판이 노출되도록 상기 도전막 및 터널절연막을 패터닝하는 단계와, 노출된 영역의 상기 반도체기판을 식각하여 트렌치를 형성하는 단계와, 트렌치가 형성된 반도체기판의 결과물을 산화시켜 트렌치의 내벽, 터널절연막 및 플로팅 게이트용 도전막의 측벽에 산화막을 형성하는 단계와, 트렌치가 매립되도록 산화막과 플로팅 게이트용 도전막 상에 희생막을 형성하는 단계와, 희생막과 플로팅 게이트용 도전막의 측벽에 형성된 산화막을 식각하는 단계, 및 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a flash memory device according to the present invention includes forming a tunnel insulating film and a floating gate conductive film on a semiconductor substrate, and exposing the semiconductor substrate in an isolation region to expose the conductive film and the tunnel insulating film. Forming a trench by etching the semiconductor substrate in the exposed region; and oxidizing the resultant semiconductor substrate having the trench formed thereon, forming an oxide film on the inner wall of the trench, the tunnel insulation layer, and the sidewalls of the conductive film for the floating gate. Forming a sacrificial film on the oxide film and the floating gate conductive film so that the trench is buried, etching the oxide film formed on the sidewalls of the sacrificial film and the floating gate conductive film, and filling the trench with an insulating film It characterized in that it comprises a step of forming.

상기 반도체기판 상에 터널절연막 및 플로팅 게이트용 도전막을 형성한 후 패터닝하기 전에, 상기 플로팅 게이트용 도전막 상에 하드마스크를 형성하는 단계를 포함할 수 있다.The method may include forming a hard mask on the floating gate conductive layer before patterning the tunnel insulating layer and the floating gate conductive layer on the semiconductor substrate.

상기 트렌치의 내벽에 형성하는 산화막은 열산화방법으로 형성할 수 있다.The oxide film formed on the inner wall of the trench may be formed by a thermal oxidation method.

상기 희생막과 상기 도전막의 측벽에 형성된 산화막을 식각하는 단계는 등방성 식각방법으로 수행할 수 있다.Etching the oxide film formed on the sidewalls of the sacrificial film and the conductive film may be performed by an isotropic etching method.

상기 희생막과 상기 도전막의 측벽에 형성된 산화막을 식각하는 단계는, 상기 상기 도전막 측벽의 산화막이 노출되도록 상기 희생막의 일부를 식각하는 단계와, 상기 도전막 측벽의 산화막을 제거하는 단계, 및 상기 희생막의 나머지 부분을 제거하는 단계를 포함할 수 있다.Etching the oxide film formed on the sidewalls of the sacrificial film and the conductive film may include etching a portion of the sacrificial film to expose the oxide film on the sidewall of the conductive film, removing the oxide film on the sidewall of the conductive film, and Removing the remaining portion of the sacrificial layer.

상기 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계는, 반도체기판 상에 상기 트렌치를 매립하도록 절연막을 증착하는 단계와, 상기 절연막의 표면을 평탄화하는 단계, 및 소자분리막의 잔류 높이를 조절하기 위하여 상기 절연막을 식각하는 단계를 포함할 수 있다.Forming the device isolation film by filling the trench with an insulating film may include depositing an insulating film to fill the trench on a semiconductor substrate, planarize the surface of the insulating film, and adjust a residual height of the device isolation film. And etching the insulating film.

본 발명에 따르면, 트렌치 내벽에 열산화막을 형성한 후 절연막으로 매립하기 전에, 반도체기판의 전면에 상기 열산화막과 유사한 식각률을 갖는 희생막을 증착한 다음 희생막에 대해 등방성 식각을 실시함으로써 플로팅 게이트용 폴리실리콘막 측벽에 형성되어 있는 열산화막을 효과적으로 제거할 수 있다.According to the present invention, after forming a thermal oxide film on the inner wall of the trench and before filling it with an insulating film, a sacrificial film having an etch rate similar to that of the thermal oxide film is deposited on the entire surface of the semiconductor substrate and then isotropically etched to the sacrificial film. The thermal oxide film formed on the sidewalls of the polysilicon film can be effectively removed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1 내지 도 5는 본 발명의 일 실시예에 의한 플래시 메모리소자의 제조방법을 설명하기 위하여 도시한 도면들이다.1 to 5 are diagrams for explaining a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 1을 참조하면, 반도체기판(100) 상에 터널절연막(102), 플로팅 게이트용 도전막(104), 그리고 하드마스크(106)를 차례로 형성한다. 상기 터널절연막(102)은 플로팅 게이트로의 전하의 터널링을 위한 것으로, 예를 들어 산화막으로 형성한다. 플로팅 게이트용 도전막(104)은 예를 들어 불순물이 도핑된 폴리실리콘막으로 형성한다. 하드마스크(106)는 후속 게이트 패터닝 또는 트렌치 형성을 위한 식각공정에서 플로팅 게이트용 도전막(104)을 보호하기 위한 것으로, 예를 들어 실리콘질화막으로 형성한다.Referring to FIG. 1, a tunnel insulating film 102, a floating gate conductive film 104, and a hard mask 106 are sequentially formed on a semiconductor substrate 100. The tunnel insulating film 102 is for tunneling charges to the floating gate, and is formed of, for example, an oxide film. The floating gate conductive film 104 is formed of, for example, a polysilicon film doped with impurities. The hard mask 106 is to protect the floating gate conductive film 104 in an etching process for subsequent gate patterning or trench formation, and is formed of, for example, a silicon nitride film.

다음에, 사진식각 공정을 실시하여 상기 하드마스크(106), 플로팅 게이트용 도전막(104) 및 터널절연막(102)을 차례로 패터닝함으로써 소자분리영역의 반도체기판(100)이 노출되도록 한다. 다음에, 노출된 영역의 반도체기판(100)을 일정 깊이 이방성 식각하여 트렌치를 형성한다.Next, a photolithography process is performed to pattern the hard mask 106, the floating gate conductive film 104, and the tunnel insulating film 102 in order to expose the semiconductor substrate 100 in the device isolation region. Next, the trench is formed by anisotropically etching the semiconductor substrate 100 in the exposed region.

도 2를 참조하면, 상기 트렌치 형성을 위한 식각 공정에서 발생한 트렌치 측벽의 손상을 보상하고 누설전류를 방지하기 위하여, 트렌치의 내벽에 얇은 열산화막(108)을 형성한다. 다음, 상기 트렌치를 절연막으로 매립하기 전에, 플로팅 게이트용 도전막(106)이 덮이도록 반도체기판의 결과물 상에 희생막(110)을 형성한다. Referring to FIG. 2, a thin thermal oxide layer 108 is formed on the inner wall of the trench to compensate for damage to the trench sidewalls and prevent leakage current in the etching process for forming the trench. Next, before filling the trench with an insulating film, a sacrificial film 110 is formed on the resultant of the semiconductor substrate so that the conductive film 106 for the floating gate is covered.

상기 희생막(110)은 플로팅 게이트용 도전막(106) 측벽의 열산화막을 제거하는 세정 공정에서 상기 열산화막과 동일한 혹은 비슷한 식각율을 갖는 물질로 형성하는 것이 바람직하다. 이러한 희생막(110)의 예로서는 스핀 온 글래스(Spin On Glass; SOG) 공정 또는 과산화수소-실란 공정으로 형성된 절연막 또는 CVD 방식의 유동성 절연막을 단독 혹은 조합하여 형성할 수 있다.The sacrificial layer 110 may be formed of a material having the same or similar etching rate as that of the thermal oxide layer in a cleaning process of removing the thermal oxide layer on the sidewall of the conductive layer 106 for floating gate. As an example of the sacrificial layer 110, an insulating film formed by a spin on glass (SOG) process or a hydrogen peroxide-silane process or a CVD fluidic insulating film may be formed alone or in combination.

도 3을 참조하면, 반도체기판의 전면에 형성되어 있는 희생막에 대한 식각을 실시한다. 상기 희생막에 대한 식각은 등방성 식각공정을 사용하며, 희생막의 일부 혹은 전부를 제거한다. 상기 희생막을 식각하는 과정에서 하드마스크(106) 및 플로팅 게이트용 도전막(104) 측벽의 열산화막은 거의 제거가 되지만 트렌치 측벽의 열산화막은 노출시간이 짧기 때문에 거의 식각되지 않는다. 또는 열산화막과 희생막의 식각 선택비가 큰 식각조건, 예를 들어 희생막에 대한 식각율이 큰 식각제를 사용하여 원하는 높이로 희생막을 먼저 식각한 후 열산화막을 제거할 수도 있다. 이때, 플로팅 게이트용 도전막(104) 측벽의 열산화막을 제거한 후에는 희생막을 제거하기 위한 식각공정을 수행한다.Referring to FIG. 3, the sacrificial film formed on the entire surface of the semiconductor substrate is etched. The etching of the sacrificial layer uses an isotropic etching process, and removes part or all of the sacrificial layer. While the sacrificial layer is etched, the thermal oxide film on the sidewalls of the hard mask 106 and the floating gate conductive film 104 is almost removed, but the thermal oxide film on the trench sidewall is hardly etched because the exposure time is short. Alternatively, the sacrificial layer may be first etched to a desired height by using an etching condition having a high etching selectivity between the thermal oxide layer and the sacrificial layer, for example, an etchant having a large etching rate with respect to the sacrificial layer, and then the thermal oxide layer may be removed. In this case, after removing the thermal oxide film on the sidewall of the conductive film 104 for floating gate, an etching process for removing the sacrificial film is performed.

플로팅 게이트용 도전막(104)의 측벽에 도시된 것과 같이 열산화막(108)이 일부 잔류하더라도 후속 단계에서 트렌치 매립 절연막의 높이를 낮추기 위한 식각단계에서 제거될 수 있다.As shown in the sidewall of the floating gate conductive film 104, even if the thermal oxide film 108 remains partially, it may be removed in an etching step for lowering the height of the trench filling insulating film in a subsequent step.

도 4를 참조하면, 측벽 산화막의 일부 또는 전부가 제거된 결과물 상에 절연막(112)을 일정 두께 증착하여 트렌치를 매립한다. 상기 절연막(112)은 예를 들어 스핀 온 글래스(SOG) 막과 같은 산화막이 될 수 있으며, 스핀 코팅 방식, 원자층 증착(ALD) 공정, O3-TEOS 공정 또는 과산화수소-실란 공정 중의 어느 하나 또는 조합하여 형성할 수 있으며, CVD 방식의 유동성 절연막 또는 고밀도플라즈마(HDP) 절연막 등을 단독 또는 조합하여 형성할 수 있다. 특히, 반도체 소자의 특성 열화를 방지하기 위하여 트렌치 내벽에 형성되어 있는 열산화막과 유사한 조성의 절연막을 사용할 수 있다.Referring to FIG. 4, the trench is filled by depositing a thickness of the insulating layer 112 on the resultant portion of which is partially or entirely removed. The insulating layer 112 may be, for example, an oxide film such as a spin on glass (SOG) film, and any one of a spin coating method, an atomic layer deposition (ALD) process, an O 3 -TEOS process, or a hydrogen peroxide-silane process, or It can be formed in combination, and it can be formed by the CVD fluidic insulating film, a high density plasma (HDP) insulating film, etc. individually or in combination. In particular, an insulating film having a composition similar to that of a thermal oxide film formed on the inner wall of the trench may be used to prevent deterioration of characteristics of the semiconductor device.

절연막(112)을 증착한 후에는 절연막의 표면을 평탄화하기 위하여 상기 절연막에 대해 화학적기계적연마(CMP) 공정을 실시한다. 이때, 플로팅 게이트용 도전막(104) 위에 형성되어 있는 하드마스크(도 3의 106)를 CMP 타겟으로 하여 하드마스크의 표면이 드러날 때까지 CMP를 수행한다. 다음에, 노출된 하드마스크를 제거한다.After depositing the insulating film 112, a chemical mechanical polishing (CMP) process is performed on the insulating film to planarize the surface of the insulating film. At this time, CMP is performed using the hard mask (106 in FIG. 3) formed on the conductive film 104 for floating gate as a CMP target until the surface of the hard mask is exposed. Next, the exposed hard mask is removed.

도 5를 참조하면, 트렌치에 매립된 절연막(112)에 대해 원하는 소자분리막의 높이가 되도록 식각을 실시한다. 소자분리막의 유효 높이(EFH)는 소자의 특성에 중요한 영향을 미치므로 적절한 EFH를 구현하기 위하여 절연막(112)의 식각량을 적절히 조절한다. 트렌치 매립 절연막에 대한 식각을 완료하면 도시된 것과 같은 소자분리막이 완성된다.Referring to FIG. 5, the insulating layer 112 embedded in the trench is etched to have a desired height of the isolation layer. Since the effective height (EFH) of the device isolation film has an important effect on the characteristics of the device, the etching amount of the insulating film 112 is appropriately adjusted to realize proper EFH. When the etching of the trench filling insulating film is completed, the device isolation film as shown in the drawing is completed.

트렌치 매립 절연막(112)에 대한 식각 과정에서, 플로팅 게이트용 도전막(104)의 측벽에 잔류하던 열산화막이 모두 제거된다.In the etching process of the trench filling insulating layer 112, all of the thermal oxide layer remaining on the sidewall of the conductive layer 104 for the floating gate is removed.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1 내지 도 5는 본 발명의 실시예에 의한 플래시 메모리소자의 제조방법을 설명하기 위하여 도시한 도면들이다.1 to 5 are diagrams for explaining a method of manufacturing a flash memory device according to an embodiment of the present invention.

Claims (6)

반도체기판 상에 터널절연막 및 플로팅 게이트용 도전막을 형성하는 단계;Forming a tunnel insulating film and a conductive film for a floating gate on the semiconductor substrate; 소자분리영역의 반도체기판이 노출되도록 상기 플로팅 게이트용 도전막 및 터널절연막을 패터닝하는 단계;Patterning the conductive film and the tunnel insulating film for the floating gate to expose a semiconductor substrate in an isolation region; 노출된 영역의 상기 반도체기판을 식각하여 트렌치를 형성하는 단계;Etching the semiconductor substrate in the exposed region to form a trench; 상기 트렌치가 형성된 반도체기판의 결과물을 산화시켜 상기 트렌치의 내벽, 터널절연막 및 상기 플로팅 게이트용 도전막의 측벽에 산화막을 형성하는 단계;Oxidizing a resultant of the trench-formed semiconductor substrate to form an oxide film on sidewalls of the inner wall of the trench, the tunnel insulation film and the conductive film for the floating gate; 상기 트렌치가 매립되도록 상기 산화막 및 플로팅 게이트용 도전막 상에 희생막을 형성하는 단계;Forming a sacrificial film on the oxide film and the conductive film for the floating gate to fill the trench; 상기 희생막과 상기 플로팅 게이트용 도전막의 측벽에 형성된 산화막을 식각하는 단계; 및Etching an oxide film formed on sidewalls of the sacrificial film and the conductive film for floating gate; And 상기 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And filling the trench with an insulating film to form an isolation layer. 제1항에 있어서,The method of claim 1, 상기 반도체기판 상에 터널절연막 및 플로팅 게이트용 도전막을 형성한 후 패터닝하기 전에,After patterning the tunnel insulating film and the floating gate conductive film on the semiconductor substrate, 상기 플로팅 게이트용 도전막 상에 하드마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And forming a hard mask on the conductive film for the floating gate. 제1항에 있어서,The method of claim 1, 상기 산화막은 열산화방법으로 형성하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And the oxide film is formed by a thermal oxidation method. 제1항에 있어서,The method of claim 1, 상기 희생막과 상기 도전막의 측벽에 형성된 상기 산화막을 식각하는 단계는 등방성 식각 방법으로 수행하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And etching the oxide film formed on the sidewalls of the sacrificial film and the conductive film by an isotropic etching method. 제1항에 있어서,The method of claim 1, 상기 희생막과 상기 도전막의 측벽에 형성된 상기 산화막을 식각하는 단계는,Etching the oxide film formed on the sidewalls of the sacrificial film and the conductive film, 상기 도전막 측벽의 상기 산화막이 노출되도록 상기 희생막의 일부를 식각하는 단계와,Etching a portion of the sacrificial layer to expose the oxide layer on the sidewall of the conductive layer; 상기 도전막 측벽의 상기 산화막을 제거하는 단계, 및Removing the oxide film on the conductive film sidewalls, and 상기 희생막의 나머지 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And removing the remaining portion of the sacrificial layer. 제1항에 있어서,The method of claim 1, 상기 트렌치를 절연막으로 매립하여 소자분리막을 형성하는 단계는,Filling the trench with an insulating film to form an isolation layer; 반도체기판 상에 상기 트렌치를 매립하도록 절연막을 증착하는 단계와,Depositing an insulating film to fill the trench on a semiconductor substrate; 상기 절연막의 표면을 평탄화하는 단계, 및Planarizing the surface of the insulating film, and 소자분리막의 잔류 높이를 조절하기 위하여 상기 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 제조방법.And etching the insulating film to adjust the remaining height of the device isolation film.
KR1020070110492A 2007-10-31 2007-10-31 Method of fabricating flash memory device KR100877112B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110492A KR100877112B1 (en) 2007-10-31 2007-10-31 Method of fabricating flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110492A KR100877112B1 (en) 2007-10-31 2007-10-31 Method of fabricating flash memory device

Publications (1)

Publication Number Publication Date
KR100877112B1 true KR100877112B1 (en) 2009-01-07

Family

ID=40482184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110492A KR100877112B1 (en) 2007-10-31 2007-10-31 Method of fabricating flash memory device

Country Status (1)

Country Link
KR (1) KR100877112B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021932A (en) * 2011-09-21 2013-04-03 南亚科技股份有限公司 Self-aligned method for forming contact of device with reduced step height

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002079A (en) * 2000-06-29 2002-01-09 박종섭 Method of manufacturing a semiconductor device
JP2003332413A (en) 2002-05-10 2003-11-21 Sony Corp Semiconductor element isolation layer and method for forming insulated gate transistor
KR20050002101A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming a device separation film in semiconductor device
KR20070113861A (en) * 2006-05-26 2007-11-29 주식회사 하이닉스반도체 Method for fabricating isolation layer in flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002079A (en) * 2000-06-29 2002-01-09 박종섭 Method of manufacturing a semiconductor device
JP2003332413A (en) 2002-05-10 2003-11-21 Sony Corp Semiconductor element isolation layer and method for forming insulated gate transistor
KR20050002101A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming a device separation film in semiconductor device
KR20070113861A (en) * 2006-05-26 2007-11-29 주식회사 하이닉스반도체 Method for fabricating isolation layer in flash memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021932A (en) * 2011-09-21 2013-04-03 南亚科技股份有限公司 Self-aligned method for forming contact of device with reduced step height

Similar Documents

Publication Publication Date Title
JP4886219B2 (en) Semiconductor device and manufacturing method thereof
JP2006319295A (en) Manufacturing method of semiconductor element
CN106206598A (en) Gate-division type flash memory device making method
US20070128797A1 (en) Flash memory device and method for fabricating the same
KR100575339B1 (en) Method of manufacturing a flash memory device
JP5013708B2 (en) Manufacturing method of semiconductor device
CN101989566A (en) Manufacture method of semiconductor device and flash memory device
US20060244095A1 (en) Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device
US7122427B2 (en) Method of fabricating non-volatile memory device
JP2006253643A (en) Method of forming gate electrode pattern of semiconductor element
KR100645195B1 (en) Method for fabricating flash memory device
KR100877112B1 (en) Method of fabricating flash memory device
TWI500117B (en) Method of manufacturing non-volatile memory
US6893918B1 (en) Method of fabricating a flash memory
TWI395290B (en) Flash memory and method of fabricating the same
KR100832024B1 (en) Method for planarization of dielectric layer in semiconductor device
KR100804155B1 (en) Method for manufacturing of semiconductor device
KR100799056B1 (en) Method for fabricating a semiconductor device
KR20080001279A (en) Method for forming isolation layer in semiconductor device
KR100667649B1 (en) Method of manufacturing a non-volatile memory device
KR100695430B1 (en) Method for forming floating gate in nonvolatile memory device
KR100909798B1 (en) Manufacturing method of nonvolatile memory device
KR20080060347A (en) Method for manufacturing non-volatile memory device
KR20090068000A (en) Method for fabricating flash memory device using high-k dielectric as inter-poly dielectric
KR20080061022A (en) Method of manufacturing flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee