KR100875659B1 - Contact formation method of semiconductor device - Google Patents

Contact formation method of semiconductor device Download PDF

Info

Publication number
KR100875659B1
KR100875659B1 KR1020020086289A KR20020086289A KR100875659B1 KR 100875659 B1 KR100875659 B1 KR 100875659B1 KR 1020020086289 A KR1020020086289 A KR 1020020086289A KR 20020086289 A KR20020086289 A KR 20020086289A KR 100875659 B1 KR100875659 B1 KR 100875659B1
Authority
KR
South Korea
Prior art keywords
film
forming
hard mask
etching
conductive layer
Prior art date
Application number
KR1020020086289A
Other languages
Korean (ko)
Other versions
KR20040059786A (en
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086289A priority Critical patent/KR100875659B1/en
Publication of KR20040059786A publication Critical patent/KR20040059786A/en
Application granted granted Critical
Publication of KR100875659B1 publication Critical patent/KR100875659B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 자기정렬콘택(SAC) 공정에 의한 콘택홀 형성시 하드 마스크 손실을 방지하여 SAC 패일을 효과적으로 방지할 수 있는 반도체 소자의 콘택 형성방법을 제공한다.The present invention provides a method for forming a contact of a semiconductor device capable of effectively preventing SAC fail by preventing hard mask loss when forming a contact hole by a self-aligned contact (SAC) process.

본 발명은 상부에 제 1 도전막이 형성된 반도체 기판 상에 폴리실리콘막/질화막의 이중막으로 이루어진 하드 마스크를 형성하는 단계; 하드 마스크를 이용하여 제 1 도전막을 식각하여 제 1 도전막 패턴을 형성하는 단계; 제 1 도전막 패턴 및 하드 마스크를 덮도록 스페이서를 형성하는 단계; 기판 전면 상에 층간절연막을 형성하는 단계; 기판의 일부가 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계; 콘택홀에 매립되도록 기판 전면 상에 제 2 도전막을 형성하는 단계; 및 제 2 도전막이 서로 분리되도록 제 2 도전막을 전면식각하는 단계를 포함하는 반도체 소자의 콘택 형성방법에 의해 달성될 수 있다.
The present invention provides a method for manufacturing a semiconductor device, comprising: forming a hard mask including a double layer of a polysilicon film / nitride film on a semiconductor substrate having a first conductive film formed thereon; Etching the first conductive layer using a hard mask to form a first conductive layer pattern; Forming a spacer to cover the first conductive layer pattern and the hard mask; Forming an interlayer insulating film on the entire surface of the substrate; Etching the interlayer insulating film to expose a portion of the substrate to form a contact hole; Forming a second conductive film on the entire surface of the substrate to be filled in the contact hole; And etching the entire surface of the second conductive film so that the second conductive film is separated from each other.

Description

반도체 소자의 콘택 형성방법{METHOD OF FORMING CONTACT FOR SEMICONDUCTOR DEVICE} METHOOD OF FORMING CONTACT FOR SEMICONDUCTOR DEVICE             

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 콘택 형성방법을 설명하기 위한 단면도.1A to 1F are cross-sectional views illustrating a method for forming a contact in a semiconductor device according to an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 11 : 제 1 도전막10 semiconductor substrate 11 first conductive film

11A : 비트라인 12 : 제 1 질화막11A: bit line 12: first nitride film

13 : 폴리실리콘막 14 : 제 2 질화막13: polysilicon film 14: second nitride film

15 : 포토레지스트 패턴 16 : 스페이서15 photoresist pattern 16 spacer

17 : 층간절연막 18 : 콘택홀17: interlayer insulating film 18: contact hole

19 : 제 2 도전막 19A : 스토리지노드 콘택
19: second conductive film 19A: storage node contact

본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 자기정렬콘택 공정을 적용한 반도체 소자의 콘택 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a contact of a semiconductor device, and more particularly to a method of forming a contact of a semiconductor device to which a self-aligned contact process is applied.

반도체 소자의 고집적화에 따른 패턴의 미세화로 인하여 비트라인 또는 캐패시터의 소토리지 노드 전극 등의 콘택을 질화막과 산화막의 식각선택비를 이용하는 자기정렬콘택(self-aligned contact; SAC) 공정을 적용하여 형성하는 것이 필수적이다. 또한, 최근에는 디자인룰 마진을 고려하여 콘택홀을 홀형(hole type) 보다는 막대형(bar type)으로 형성하고 있다.Due to the miniaturization of the pattern due to the high integration of the semiconductor device, a contact such as a storage node electrode of a bit line or a capacitor is formed by applying a self-aligned contact (SAC) process using an etching selectivity of a nitride film and an oxide film. It is essential. In recent years, contact holes are formed in a bar type rather than a hole type in consideration of design rule margins.

그러나, 예컨대 스토리지노드 콘택 형성시, SAC 공정에 의해 막대형 콘택홀을 형성하는 경우 마스크 오버레이 마진(mask overlay margin) 확보는 용이하지만, 예컨대 스토리지노드(storage node)용 콘택홀 식각시 비트라인 하드 마스크(hard mask)의 손실이 커서 SAC 패일(fail)이 유발된다. 또한, 이를 해결하기 위하여 하드 마스크의 두께를 증가시키게 되면, 하드 마스크 형성을 위한 식각 공정시 포토레지스트 패턴과의 선택비 확보가 어려울 뿐만 아니라 어스펙트비(aspect ratio) 증가로 인하여 후속 층간절연막 형성시 보이드(void)를 유발하여, 결국 소자의 특성 및 신뢰성을 저하시키게 된다. 또한, 이러한 현상은 랜딩플러그콘택(Landing Plug Contact; LPC) 형성시에도 동일하게 발생하게 된다.
However, when forming a bar contact hole by a SAC process, for example, when forming a storage node contact, it is easy to secure a mask overlay margin, but for example, a bit line hard mask when etching a contact hole for a storage node. (hard mask) loss is large, causing a SAC fail. In addition, if the thickness of the hard mask is increased in order to solve this problem, it is difficult to secure the selectivity with the photoresist pattern during the etching process for forming the hard mask, and to form the subsequent interlayer insulating film due to the increase in the aspect ratio. It causes voids, which in turn degrades the device's characteristics and reliability. In addition, this phenomenon occurs in the same manner when forming a landing plug contact (LPC).

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, SAC 공정에 의한 콘택홀 형성시 하드 마스크 손실을 방지하여 SAC 패일을 효과적으로 방지할 수 있는 반도체 소자의 콘택 형성방법을 제공하는데 그 목적이 있 다.
The present invention has been proposed to solve the above problems of the prior art, and provides a method for forming a contact of a semiconductor device that can effectively prevent the SAC failure by preventing hard mask loss when forming a contact hole by the SAC process. There is a purpose.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 상부에 제 1 도전막이 형성된 반도체 기판 상에 폴리실리콘막/질화막의 이중막으로 이루어진 하드 마스크를 형성하는 단계; 하드 마스크를 이용하여 제 1 도전막을 식각하여 제 1 도전막 패턴을 형성하는 단계; 제 1 도전막 패턴 및 하드 마스크를 덮도록 스페이서를 형성하는 단계; 기판 전면 상에 층간절연막을 형성하는 단계; 기판의 일부가 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계; 콘택홀에 매립되도록 기판 전면 상에 제 2 도전막을 형성하는 단계; 및 제 2 도전막이 서로 분리되도록 제 2 도전막을 전면식각하는 단계를 포함하는 반도체 소자의 콘택 형성방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, an object of the present invention is the step of forming a hard mask consisting of a double layer of a polysilicon film / nitride film on a semiconductor substrate having a first conductive film formed thereon ; Etching the first conductive layer using a hard mask to form a first conductive layer pattern; Forming a spacer to cover the first conductive layer pattern and the hard mask; Forming an interlayer insulating film on the entire surface of the substrate; Etching the interlayer insulating film to expose a portion of the substrate to form a contact hole; Forming a second conductive film on the entire surface of the substrate to be filled in the contact hole; And etching the entire surface of the second conductive film so that the second conductive film is separated from each other.

여기서, 하드 마스크를 형성하는 단계는 질화막, 폴리실리콘막 및 희생보호막을 순차적으로 형성하는 단계와, 희생보호막, 폴리실리콘막 및 질화막을 식각하는 단계로 이루어지고, 희생보호막은 식각시 거의 제거된다.Here, the forming of the hard mask may include sequentially forming the nitride film, the polysilicon film, and the sacrificial protective film, and etching the sacrificial protective film, the polysilicon film, and the nitride film, and the sacrificial protective film is almost removed during etching.

또한, 폴리실리콘막은 금속실리사이드막 또는 금속막으로 대체할 수 있고, 희생보호막은 질화막 또는 산화막으로 이루어지며, 콘택홀 형성단계는 자기정렬콘택 공정으로 수행한다. In addition, the polysilicon film may be replaced with a metal silicide film or a metal film, the sacrificial protective film may be formed of a nitride film or an oxide film, and the contact hole forming step may be performed by a self-aligned contact process.

또한, 제 2 도전막의 전면식각시 폴리실리콘막도 동시에 제거하고, 제 1 도전막 패턴은 비트라인 또는 게이트이다. In addition, the polysilicon film is simultaneously removed during the entire surface etching of the second conductive film, and the first conductive film pattern is a bit line or a gate.                     

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 콘택 형성방법을 설명하기 위한 단면도이다.1A to 1F are cross-sectional views illustrating a method of forming a storage node contact of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 트랜지스터 공정 및 비트라인 콘택 등의 소정의 공정이 완료된 반도체 기판(10) 상에 비트라인용 제 1 도전막(11)을 증착하고, 도전막(11) 상부에 하드마스크용 물질막으로서 제 1 질화막(12), 폴리실리콘막(13) 및 제 2 질화막(14)을 순차적으로 증착한다. 여기서, 폴리실리콘막(13)은 텅스텐실리사이드막(WSix)막과 같은 금속실리사이드막이나 금속막 등으로 대체할 수 있고, 제 2 질화막(14)은 산화막으로 대체할 수 있다. 그 다음, 제 2 질화막(14) 상부에 포토레지스트막을 도포하고, 노광 및 현상하여 포토레지스트 패턴(15)을 형성한다.Referring to FIG. 1A, a first conductive film 11 for bit lines is deposited on a semiconductor substrate 10 on which a predetermined process such as a transistor process and a bit line contact are completed, and a hard mask is disposed on the conductive film 11. As the material film, the first nitride film 12, the polysilicon film 13, and the second nitride film 14 are sequentially deposited. Here, the polysilicon film 13 may be replaced with a metal silicide film or a metal film such as a tungsten silicide film (WSix) film, and the second nitride film 14 may be replaced with an oxide film. Next, a photoresist film is applied on the second nitride film 14, exposed and developed to form a photoresist pattern 15.

도 1b를 참조하면, 포토레지스트 패턴(15)을 식각 마스크로하여 제 2 질화막(14), 폴리실리콘막(13), 제 1 질화막(12)을 식각하여 하드 마스크(100)를 형성하고, 하드 마스크(100)를 식각 마스크로하여 제 1 도전막(11)을 식각하여 비트라인(11A)을 형성한다. 여기서, 제 2 질화막(14)은 하드 마스크(100) 형성을 위한 식각시 점차적으로 손실되어 거의 제거되기 때문에, 하드 마스크(100)가 폴리실리콘막(13)/제 1 질화막(12)의 이중막으로 이루어지게 된다. 또한, 식각시 제 2 질화막(14)이 남더라도 소량으로 존재하기 때문에 공정에 영향을 미치지 않게 된다. 즉, 제 2 질화막(14)은 식각시 하드 마스크(100)의 폴리실리콘막(13)이 손실되는 것을 방지하는 희생보호막으로서 작용한다. 그 후, 공지된 방법으로 포토레지스트 패턴(15)의 잔류물을 제거한다.Referring to FIG. 1B, the second nitride film 14, the polysilicon film 13, and the first nitride film 12 are etched using the photoresist pattern 15 as an etch mask to form a hard mask 100. The first conductive layer 11 is etched using the mask 100 as an etch mask to form the bit line 11A. Here, since the second nitride film 14 is gradually lost and almost removed during etching for forming the hard mask 100, the hard mask 100 is a double film of the polysilicon film 13 / first nitride film 12. Will be made. In addition, since the second nitride film 14 remains in a small amount during etching, the process does not affect the process. That is, the second nitride film 14 serves as a sacrificial protective film that prevents the polysilicon film 13 of the hard mask 100 from being lost during etching. Thereafter, the residue of the photoresist pattern 15 is removed by a known method.

도 1c를 참조하면, 비트라인(11A) 및 하드 마스크(100)를 덮도록 질화막 등의 절연막으로 비트라인 스페이서(16)를 형성하고, 스페이서(16) 사이의 공간이 매립되도록 기판 전면 상에 층간절연막(17)을 형성한다. 그 다음, 도 1d에 도시된 바와 같이, SAC 공정에 의해 기판(10)의 일부가 노출되도록 층간절연막(17)을 식각하여 스토리지노드용 콘택홀(18)을 형성한다. 이때, 하드 마스크(100)의 폴리실리콘막(13)만 일부 손실되고, 하부의 제 1 질화막(12)은 폴리실리콘막(13)에 의해 손실이 방지된다.Referring to FIG. 1C, the bit line spacer 16 is formed of an insulating film such as a nitride film to cover the bit line 11A and the hard mask 100, and the interlayer is formed on the entire surface of the substrate so that the space between the spacers 16 is filled. The insulating film 17 is formed. Next, as shown in FIG. 1D, the interlayer insulating layer 17 is etched to expose a portion of the substrate 10 by a SAC process to form a contact hole 18 for a storage node. At this time, only part of the polysilicon film 13 of the hard mask 100 is lost, and the lower first nitride film 12 is prevented from being lost by the polysilicon film 13.

도 1e를 참조하면, 콘택홀(18)에 매립되도록 기판 전면 상에 제 2 도전막(19)을 형성한다. 여기서, 제 2 도전막(19)은 폴리실리콘막으로 형성한다. 그 다음, 도 1f에 도시된 바와 같이, 제 2 도전막(19)이 서로 분리되도록 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 제 2 도전막(19)을 전면식각하여 기판(10)과 콘택하는 스토리지노드 콘택(19A)을 형성한다. 이때, 하드 마스크(100)의 폴리실리콘막(13)도 동시에 제거되기 때문에 폴리실리콘막(13) 제거를 위한 별도의 공정이 요구되지 않는다.Referring to FIG. 1E, the second conductive layer 19 is formed on the entire surface of the substrate to be filled in the contact hole 18. Here, the second conductive film 19 is formed of a polysilicon film. Subsequently, as illustrated in FIG. 1F, the second conductive film 19 is etched by a chemical mechanical polishing (CMP) process so that the second conductive film 19 is separated from each other. A storage node contact 19A is in contact with the base. At this time, since the polysilicon film 13 of the hard mask 100 is also removed at the same time, a separate process for removing the polysilicon film 13 is not required.

상기 실시예에 의하면, 하드 마스크를 폴리실리콘막/질화막의 이중막으로 적용함에 따라, SAC 공정에 의한 콘택홀 식각시 질화막의 손실이 방지될 수 있고 이중막의 하드 마스크 형성 전에 폴리실리콘막 상부에 산화막 또는 질화막을 더 적용하기 때문에 식각시 폴리실리콘막의 손실을 방지하면서 포토레지스트 패턴과의 선 택비 확보가 용이해짐으로써 SAC 패일이 방지된다. 또한, 폴리실리콘막 적용에 의해 하드 마스크 두께를 크게 증가시킬 필요가 없으므로 층간절연막의 증착 특성이 향상될 수 있다.According to the above embodiment, as the hard mask is applied as a double layer of the polysilicon layer / nitride layer, the loss of the nitride layer may be prevented during the contact hole etching by the SAC process, and the oxide layer is formed on the polysilicon layer before the hard mask is formed. Alternatively, since the nitride film is further applied, SAC failure is prevented by securing a selection ratio with the photoresist pattern while preventing loss of the polysilicon film during etching. In addition, since the thickness of the hard mask does not need to be greatly increased by applying the polysilicon film, the deposition characteristics of the interlayer insulating film may be improved.

한편, 상기 실시예에서는 스토리지노드 콘택 형성에 대해서만 한정하여 설명하였지만, 랜딩플러그콘택 형성시에도 게이트 상부에 상기와 같은 이중막의 하드 마스크를 동일하게 적용하여 실시할 수 있다.Meanwhile, in the above embodiment, only the storage node contact is formed. However, in the case of the landing plug contact, the double mask hard mask may be applied to the upper part of the gate in the same manner.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 폴리실리콘막/질화막의 이중막으로 하드 마스크를 형성하여, 하드 마스크 식각시 포토레지스트 패턴과의 충분한 선택비를 확보함과 동시에 SAC 공정에 의한 콘택홀 식각시 하드 마스크의 손실을 방지하여 SAC 패일을 효과적으로 방지함으로써, 소자의 특성 및 신뢰성을 향상시킬 수 있다.According to the present invention, a hard mask is formed of a double layer of a polysilicon film / nitride film, thereby ensuring a sufficient selectivity with a photoresist pattern during hard mask etching, and at the same time, a loss of the hard mask during contact hole etching by SAC process. By preventing the SAC fail effectively, it is possible to improve the characteristics and reliability of the device.

Claims (7)

상부에 제 1 도전막이 형성된 반도체 기판 상에 폴리실리콘막/질화막의 이중막으로 이루어진 하드 마스크를 형성하는 단계;Forming a hard mask made of a double layer of a polysilicon film / nitride film on a semiconductor substrate having a first conductive film formed thereon; 상기 하드 마스크를 이용하여 상기 제 1 도전막을 식각하여 제 1 도전막 패턴을 형성하는 단계; Etching the first conductive layer using the hard mask to form a first conductive layer pattern; 상기 제 1 도전막 패턴 및 하드 마스크를 덮도록 스페이서를 형성하는 단계;Forming a spacer to cover the first conductive layer pattern and the hard mask; 상기 기판 전면 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the entire surface of the substrate; 상기 기판의 일부가 노출되도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;Etching the interlayer insulating layer to expose a portion of the substrate to form a contact hole; 상기 콘택홀에 매립되도록 상기 기판 전면 상에 제 2 도전막을 형성하는 단계; 및 Forming a second conductive film on the entire surface of the substrate to be filled in the contact hole; And 상기 제 2 도전막이 서로 분리되도록 상기 제 2 도전막을 전면식각하는 단계를 포함하는 반도체 소자의 콘택 형성방법.And etching the entire surface of the second conductive layer so that the second conductive layer is separated from each other. 제 1 항에 있어서, The method of claim 1, 상기 하드 마스크를 형성하는 단계는 Forming the hard mask 상기 질화막, 폴리실리콘막 및 희생보호막을 순차적으로 형성하는 단계와, 상기 희생보호막, 폴리실리콘막 및 질화막을 식각하는 단계로 이루어지고, 상기 희 생보호막은 상기 식각시 거의 제거되는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And sequentially forming the nitride film, the polysilicon film, and the sacrificial protective film, and etching the sacrificial protective film, the polysilicon film, and the nitride film, wherein the sacrificial protective film is substantially removed during the etching. Method for forming a contact of the device. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 폴리실리콘막은 금속실리사이드막 또는 금속막으로 대체할 수 있는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.The polysilicon layer may be replaced with a metal silicide layer or a metal layer. 제 2 항에 있어서, The method of claim 2, 상기 희생보호막은 질화막 또는 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And the sacrificial protective film is formed of a nitride film or an oxide film. 제 1 항에 있어서, The method of claim 1, 상기 콘택홀을 형성하는 단계는 자기정렬콘택 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The forming of the contact hole is a method of manufacturing a semiconductor device, characterized in that performed by a self-aligned contact process. 제 1 항에 있어서, The method of claim 1, 상기 제 2 도전막의 전면식각시 상기 폴리실리콘막도 동시에 제거하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And removing the polysilicon layer at the same time when the entire surface of the second conductive layer is etched. 제 1 항에 있어서, The method of claim 1, 상기 제 1 도전막 패턴은 비트라인 또는 게이트인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.And the first conductive layer pattern is a bit line or a gate.
KR1020020086289A 2002-12-30 2002-12-30 Contact formation method of semiconductor device KR100875659B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086289A KR100875659B1 (en) 2002-12-30 2002-12-30 Contact formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086289A KR100875659B1 (en) 2002-12-30 2002-12-30 Contact formation method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040059786A KR20040059786A (en) 2004-07-06
KR100875659B1 true KR100875659B1 (en) 2008-12-26

Family

ID=37351756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086289A KR100875659B1 (en) 2002-12-30 2002-12-30 Contact formation method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100875659B1 (en)

Also Published As

Publication number Publication date
KR20040059786A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
US6602773B2 (en) Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections
KR100635925B1 (en) Metal wiring structure in semiconductor device and method for forming the same
US20080150014A1 (en) Semiconductor Device and Method for Fabricating the Same
KR100875654B1 (en) Storage node contact formation method of semiconductor device
US6576963B2 (en) Semiconductor device having transistor
KR100875659B1 (en) Contact formation method of semiconductor device
KR100314648B1 (en) Method of manufacturing a semiconductor device
KR100477811B1 (en) Semiconductor device manufacturing method
KR100532941B1 (en) Method of manufacturing semiconductor
KR100784074B1 (en) Method of manufacturing bit line in a semiconductor device
KR100879745B1 (en) Method of forming contact for semiconductor device
KR100853477B1 (en) Method for fabricating semiconductor device
KR100321733B1 (en) A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line
KR100506050B1 (en) Contact formation method of semiconductor device
KR100489358B1 (en) Method of forming gate for semiconductor device
KR100923763B1 (en) Method for fabricating contact hole of semiconductor device
KR100570063B1 (en) Method for forming storagenode contact hole in semiconductor device
KR100832018B1 (en) Semiconductor device and method for manufacturing the same
KR20070055880A (en) Method for manufacturing semiconductor device
KR100942981B1 (en) Method for fabricating semiconductor device
KR20080060598A (en) A method for forming a bit line of a semiconductor device
KR20080029605A (en) Method for fabricating semiconductor device
KR20080061850A (en) Semiconductor device and method for fabricating the same
KR20060109053A (en) Method of manufacturing semiconductor device
KR20060055792A (en) Method for forming landing plug of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee