KR100872585B1 - 광도파로와 이를 구비한 패키지 기판 및 그 제조방법 - Google Patents

광도파로와 이를 구비한 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100872585B1
KR100872585B1 KR1020070074972A KR20070074972A KR100872585B1 KR 100872585 B1 KR100872585 B1 KR 100872585B1 KR 1020070074972 A KR1020070074972 A KR 1020070074972A KR 20070074972 A KR20070074972 A KR 20070074972A KR 100872585 B1 KR100872585 B1 KR 100872585B1
Authority
KR
South Korea
Prior art keywords
cladding
bump
reflective
forming
reflective bump
Prior art date
Application number
KR1020070074972A
Other languages
English (en)
Inventor
조한서
유제광
김준성
김상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070074972A priority Critical patent/KR100872585B1/ko
Priority to JP2008100784A priority patent/JP2009031744A/ja
Priority to US12/078,948 priority patent/US7505661B2/en
Application granted granted Critical
Publication of KR100872585B1 publication Critical patent/KR100872585B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/00663—Production of light guides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

광도파로와 이를 구비한 패키지 기판 및 그 제조방법이 개시된다. 제1 클래딩(cladding)의 일면에, 서로 대향하는 면에 각각 경사면이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프 및 제2 반사범프를 형성하는 단계; 제1 반사범프와 제2 반사범프 사이에 코어(core)를 형성하는 단계; 및 제1 클래딩의 일면에 제2 클래딩을 적층하여, 제1 반사범프와 제2 반사범프 및 코어를 커버하는 단계를 포함하는 광도파로 제조방법은, 하부 클래딩에 금속층을 적층한 후, 금속층을 선택적으로 에칭하여 경사면을 형성함으로써, 리드타임(lead time)을 단축할 수 있으며, 높은 설계 자유도를 확보할 수 있다.
광도파로, 반사범프, 에칭

Description

광도파로와 이를 구비한 패키지 기판 및 그 제조방법{Optical wave guide, package board having the same and manufacturing method thereof}
본 발명은 광도파로와 이를 구비한 패키지 기판 및 그 제조방법에 관한 것이다.
최근 컴퓨터와 통신기술의 발전으로 전자기기에서 신호의 전달속도가 중요한 파라미터가 되었으며, 이에 의하여 고주파용 패키지 기판에 있어서의 부품과 배선 간의 임피던스의 정합이 중요하게 고려되고 있다.
이러한 패키지 기판은 신호의 전달 매체로서 구리 등의 전도성 금속을 전기배선으로 이용하기 때문에 초고속 및 대용량의 데이터를 전송하는 데에는 한계가 있었다. 이를 극복하기 위한 방법으로서 실리콘 기판상에 소정 크기의 광도파로를 직접 형성한 후 이를 패키지 기판에 실장한 광 패키지 기판 기술이 개발되었다.
즉, 종래에는 패키지 기판을 제조할 경우, 구리 판에 회로 패턴을 형성(patterning)하여 패키지 기판의 내층(inner Layer)과 외층(outer Layer)을 형성 하는 방법을 이용하였으나, 최근에는 고분자중합체(polymer)와 유리섬유(glass fiber)를 이용하여 빛으로 신호를 송수신할 수 있는 광도파로를 패키지 기판 내에 삽입하는 방법을 이용하고 있는 것이다.
여기서, 광도파로는 코어(core)라 불리는 중심 부근의 굴절률이 높은 부분과, 클래딩(cladding)이라 불리는 주변의 굴절률이 낮은 부분으로 이루어져 광신호를 전송하는 수단을 말한다. 이러한 광도파로에 광신호가 입사되면, 입사된 광신호는 코어와 클래딩의 경계에서 전반사를 되풀이하면서 코어 속을 진행하게 된다.
광섬유의 구성재료로는 유리섬유와 플라스틱섬유가 있으며, 유리섬유도 석영계 유리섬유와 다성분계 유리섬유로 분류된다. 통신용에는 손실이 적은 석영계 유리섬유가 주로 쓰이고 있으며, 플라스틱섬유는 조명장치용이나 장식용으로서 광에너지 전송에 흔히 쓰인다.
광도파로의 일반적인 제조방법으로는, 하부 클래딩층 위에 코어를 형성한 후, 코어를 가공하여 경사면을 형성하고 다시 상부 클래딩층을 형성하는 적층식 방법이 있다.
이러한 방법에 따르면, 광신호의 경로를 변경시켜 주는 경사면을 형성하기 위하여, 별도의 다이싱(dicing) 공정을 수행하여야 하는 문제가 있었다. 또한, 여러 개의 경사면을 형성하는 경우에는, 그 수만큼 다이싱 공정을 수행하여야 하므로 생산효율이 저하되는 문제 또한 있었다.
본 발명은 적층과 에칭과 같이 패키지 기판을 제조하기 위해 일반적으로 사용되는 공정을 통하여 형성되는 광도파로와 이를 구비한 패키지 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 클래딩(cladding)의 일면에, 서로 대향하는 면에 각각 경사면이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프 및 제2 반사범프를 형성하는 단계; 제1 반사범프와 제2 반사범프 사이에 코어(core)를 형성하는 단계; 및 제1 클래딩의 일면에 제2 클래딩을 적층하여, 제1 반사범프와 제2 반사범프 및 코어를 커버하는 단계를 포함하는 광도파로 제조방법을 제공할 수 있다.
제1 반사범프 및 제2 반사범프를 형성하는 단계는, 제1 클래딩의 일면에 금속층을 적층하는 단계; 금속층의 일면에, 제1 반사범프 및 제2 반사범프에 상응하는 에칭 레지스트를 형성하는 단계; 금속층에 에칭액을 제공하여, 금속층을 선택적으로 식각하는 단계; 에칭 레지스트를 제거하는 단계를 통하여 수행될 수 있다.
또한, 코어를 형성하는 단계는, 제1 클래딩의 일면에 폴리머 수지층을 형성하는 단계; 및 폴리머 수지층을 선택적으로 제거하는 단계를 통하여 수행될 수 있다.
한편, 코어를 형성하는 단계 이전에, 제1 반사범프의 표면을 연 마(polishing)하는 단계를 더 수행할 수도 있다. 또한, 연마하는 단계 이전에 제1 클래딩의 일면에 공통전극을 형성하는 단계; 제1 반사범프와 공통전극이 전기적으로 연결되도록 제1 리드를 형성하는 단계; 및 제2 반사범프와 공통전극이 전기적으로 연결되도록 제2 리드를 형성하는 단계를 더 수행할 수도 있다. 이 때, 공통전극은 제1 클래딩의 가장자리를 따라 형성될 수 있다.
본 발명의 다른 측면에 따르면, 제1 클래딩; 제1 클래딩의 일면에 소정 간격 이격되어 배치되며, 서로 대향하는 면에 각각 경사면이 형성되는 제1 반사범프 및 제2 반사범프; 제1 반사범프와 제2 반사범프 사이에 형성되는 코어; 및 제1 클래딩의 일면에 적층되어, 제1 반사범프와 제2 반사범프 및 코어를 커버하는 제2 클래딩을 포함하는 광도파로를 제공할 수 있다.
제1 반사범프는 금속 재질로 이루어질 수 있다.
한편, 제1 클래딩에 형성되는 공통전극과, 제1 반사범프와 공통전극을 전기적으로 연결하는 제1 리드, 및 제2 반사범프와 공통전극을 전기적으로 연결하는 제2 리드를 더 구비할 수 있는데, 이 때 공통전극은 제1 클래딩의 가장자리를 따라 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 제1 클래딩(cladding)의 일면에, 서로 대향하는 면에 각각 경사면이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프 및 제2 반사범프를 형성하는 단계; 제1 반사범프와 제2 반사범프 사이에 코 어(core)를 형성하는 단계; 제1 클래딩의 일면에 제2 클래딩을 적층하여, 제1 반사범프와 제2 반사범프 및 코어를 커버하는 단계; 제2 클래딩의 일면에, 패드 및 제1 회로패턴을 형성하는 단계; 패드에 광소자를 안착시키는 단계를 포함하는 패키지 기판 제조방법을 제공할 수 있다.
제1 반사범프 및 제2 반사범프를 형성하는 단계는, 제1 클래딩의 일면에 금속층을 적층하는 단계; 금속층의 일면에, 제1 반사범프 및 제2 반사범프에 상응하는 에칭 레지스트를 형성하는 단계; 금속층에 에칭액을 제공하는 단계; 및 에칭 레지스트를 제거하는 단계를 통하여 수행될 수 있다.
코어를 형성하는 단계는, 제1 클래딩의 일면에 폴리머 수지층을 형성하는 단계; 및 폴리머 수지층을 선택적으로 제거하는 단계를 통하여 수행될 수 있다.
한편, 코어를 형성하는 단계 이전에, 제1 반사범프의 표면을 연마(polishing)하는 단계를 더 수행할 수도 있다. 또한, 연마하는 단계 이전에 제1 클래딩의 일면에 공통전극을 형성하는 단계; 제1 반사범프와 공통전극이 전기적으로 연결되도록 제1 리드를 형성하는 단계; 및 제2 반사범프와 공통전극이 전기적으로 연결되도록 제2 리드를 형성하는 단계를 더 수행할 수도 있다. 이 때, 공통전극은 제1 클래딩의 가장자리를 따라 형성될 수 있다.
광소자와 제2 클래딩 사이의 공간에는 투명한 재질을 이용하여 언더필(underfill)을 수행할 수도 있으며, 제1 반사범프와 제2 반사범프를 형성하기 전에, 제1 클래딩의 타면에 금속 재질의 캐리어를 적층할 수 있다. 이 후 캐리어를 선택적으로 식각하여 제2 회로패턴을 형성할 수도 있다.
본 발명의 또 다른 측면에 따르면, 제1 클래딩; 제1 클래딩의 일면에 소정 간격 이격되어 배치되며, 서로 대향하는 면에 각각 경사면이 형성되는 제1 반사범프 및 제2 반사범프; 제1 반사범프와 제2 반사범프 사이에 형성되는 코어; 제1 클래딩의 일면에 적층되어, 제1 반사범프와 제2 반사범프 및 코어를 커버하는 제2 클래딩; 제2 클래딩에 형성되는 패드와 제1 회로패턴; 및 패드에 안착되는 광소자를 포함하는 패키지 기판을 제공할 수 있다.
제1 반사범프는 금속 재질로 이루어질 수 있다.
한편, 제1 클래딩에 형성되는 공통전극과, 제1 반사범프와 공통전극을 전기적으로 연결하는 제1 리드, 및 제2 반사범프와 공통전극을 전기적으로 연결하는 제2 리드를 더 구비할 수 있는데, 이 때 공통전극은 제1 클래딩의 가장자리를 따라 형성될 수 있다.
본 발명의 바람직한 실시예에 따르면, 하부 클래딩에 금속층을 적층한 후, 금속층을 선택적으로 에칭하여 경사면을 형성함으로써, 리드타임(lead time)을 단축할 수 있으며, 높은 설계 자유도를 확보할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 광도파로와 이를 구비한 패키지 기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부 여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저 본 발명의 일 측면에 따른 광도파로 제조방법에 대해 설명하도록 한다.
도 1은 본 발명의 일 측면에 따른 광도파로 제조방법의 일 실시예를 나타내는 순서도이고, 도 2a 내지 도 2g는 도 1의 광도파로 제조방법을 나타내는 공정도이다. 도 2a 내지 도 2g를 참조하면, 금속층(10), 제1 반사범프(12), 경사면(12a, 14a), 제2 반사범프(14), 제1 클래딩(20), 에칭 레지스트(30), 코어(40), 제2 클래딩(50)이 도시되어 있다.
먼저, 제1 클래딩(cladding, 20)의 일면에, 서로 대향하는 면에 각각 경사면(12a, 14a)이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프(12) 및 제2 반사범프(14)를 형성한다(S110). 이에 대해 보다 구체적으로 설명하면 다음과 같다.
우선, 제1 클래딩(20)의 일면에 금속층(10)을 적층한다(S111). 도 2a에는 금속층이 도시되어 있으며, 도 2b에는 금속층이 제1 클래딩에 적층되어 있는 모습이 도시되어 있다.
다음으로, 금속층(10)의 일면에, 제1 반사범프(12) 및 제2 반사범프(14)에 상응하는 에칭 레지스트(30)를 형성한다(S112). 이를 위하여 금속층(10)의 상면에 감광성 필름(미도시)과 마스크(미도시)를 이용하여 노광을 수행할 수 있다. 이러한 방법을 통하여 금속층(10)에 에칭 레지스트(30)가 형성된 모습이 도 2c에 도시되어 있다.
다음으로, 금속층(10)에 에칭액을 제공하여, 도 2d에 도시된 바와 같이, 금속층(10)을 선택적으로 식각하고(S113), 에칭 레지스트(30)를 제거한다(S114). 에칭 레지스트(30)가 제거된 모습이 도 2e에 도시되어 있다.
상면에 에칭 레지스트(30)가 형성된 금속층(10)에 에칭액을 제공함으로써, 에칭 레지스트(30)에 의해 커버된 부분을 제외한 나머지 부분을 식각할 수 있게 된다. 이러한 공정을 마치고 나면, 에칭 레지스트(30)에 의해 커버된 부분은 범프 형상을 가질 수 있게 되며, 측면에는 경사면(12a, 14a)이 형성될 수 있다. 본 실시예에서는 이를 반사범프라 칭하도록 한다.
도 2d를 참조하면, 반사범프가 복수로 형성되어 있다. 이들을 구별하기 위하여, 본 실시예에서는 우측의 반사범프를 제1 반사범프(12)라 칭하고, 좌측의 반사범프를 제2 반사범프(14)라 칭하도록 한다.
다음으로, 제1 반사범프(12)와 제2 반사범프(14)의 표면을 연마하는 공정을 수행할 수 있다(S120). 제1 반사범프(12)와 제2 반사범프(14)의 표면은 광신호의 경로를 변환시키는 기능을 수행할 수 있으므로, 표면을 연마함으로써 광신호의 산란을 방지할 수 있도록 하기 위한 것이다. 이를 위하여, 전해연마와 같은 방법을 이용할 수 있다.
이러한 전해연마가 보다 효율적으로 수행될 수 있도록 하기 위하여, 연마를 수행하기 전에, 공통전극(16)과 리드(18)를 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 제1 클래딩(20)의 상면에 공통전극(16)을 형성하고, 각각의 반사범프(12, 14)와 공통전극(16)이 서로 전기적으로 연결될 수 있도록 복수의 리드(18)를 형성 할 수 있는 것이다.
이렇게 공통전극(16)과 리드(18)를 형성한 다음, 공통전극(16)에 전압을 인가하면, 공통전극(16)과 연결된 모든 반사범프(12, 14)에 전압이 인가될 수 있어, 각각의 반사범프(12, 14)에 대한 전해연마를 수월하게 수행할 수 있게 된다.
한편, 전해연마를 수행한 후 상술한 공통전극(16)과 리드(18)를 제거하는 공정을 별도로 수행하지 않도록, 상술한 공통전극(16)과 리드(18)는 제품의 기능에 영향을 미치지 않도록 패터닝 될 수 있다. 일 예로, 도 4에 도시된 바와 같이, 공통전극(16)은 제1 클래딩(20)의 가장자리를 따라 형성될 수 있다.
다음으로, 도 2f에 도시된 바와 같이, 제1 반사범프(12)와 제2 반사범프(14) 사이에 코어(core, 40)를 형성한다(S130). 코어(40)는 광신호가 이동하는 채널로서의 기능을 수행할 수 있다. 코어(40)를 형성하는 방법에 대해 보다 구체적으로 설명하면 다음과 같다.
우선, 제1 클래딩(20)의 일면에 폴리머 수지층(42)을 형성한다(S131). 이를 위하여 폴리이미드 필름(polyimide film)과 같은 폴리머 필름을 제1 클래딩(20)의 상면에 적층하는 방법을 이용할 수 있다. 이러한 방법으로, 제1 클래딩(20)의 상면에 폴리머 수지층(42)이 형성된 모습이 도 5에 도시되어 있다.
다음으로, 폴리머 수지층(42)을 선택적으로 제거한다(S132). 코어(40)가 형성될 부분을 제외한 나머지 부분을 제거함으로써, 제1 반사범프(12)와 제2 반사범프(14) 사이에 코어(40)가 형성될 수 있도록 하는 것이다. 이러한 방법으로 코어(40)가 형성된 모습이 도 6에 도시되어 있다.
다음으로, 도 2g 및 도 7에 도시된 바와 같이, 제1 클래딩(20)의 일면에 제2 클래딩(50)을 적층하여, 제1 반사범프(12)와 제2 반사범프(14) 및 코어(40)를 커버한다(S140). 이를 통하여, 코어(40)는 제1 클래딩(20) 및 제2 클래딩(50)에 의해 커버될 수 있다.
이상에서 설명한 방법을 통하여, 통상의 패키지 기판을 제조하는 공정에서 사용되는 적층, 에칭 등의 방법을 이용하여 광도파로를 제조할 수 있게 된다.
이하에서는, 상술한 방법으로 제조된 광도파로의 구조에 대해, 도 8 및 도 9를 참조하여 설명하도록 한다. 도 8은 도 7의 A-A'에서 바라본 단면도이고, 도 9는 도 7의 B-B'에서 바라본 단면도이다.
코어(40)는 광신호가 전달되는 경로로서, 클래딩(20, 50)에 의해 둘러 싸이게 된다. 코어(40)는 앞서 설명한 바와 같이 폴리머 계열의 수지로 이루어질 수 있다.
클래딩(20, 50)은 코어(40)를 둘러싸며, 효율적인 광신호의 전송이 이루어질 수 있도록 하는 수단이다. 클래딩(20, 50)은 코어(40)와 같이 폴리머 계열의 수지로 이루어질 수 있으며, 다만 광신호의 효율적인 전송을 위하여 코어(40)에 비해 낮은 굴절률을 가질 수 있다.
상술한 광도파로 제조방법의 일 실시예에서는, 이러한 클래딩으로서 코어(40)가 안착되는 제1 클래딩(20)과, 제1 클래딩(20)에 적층되어 코어(40)를 커버하는 제2 클래딩(50)을 제시하였다. 그러나, 코어(40)를 감싸는 클래딩의 구조가 다양하게 변경될 수 있음은 물론이다.
반사범프는 코어(40)의 단부에 인접하도록 형성되어, 광소자 등으로부터 제공되는 광신호 또는 코어(40)를 통해 전달되는 광신호의 경로를 변환시키는 수단이다. 본 실시예에서는 이러한 반사범프로서, 서로 소정간격 이격되어 배치되는 제1 반사범프(12)와 제2 반사범프(14)를 제시하였다.
제1 반사범프(12)와 제2 반사범프(14)의 서로 대향하는 면에는 각각 경사면(12a, 14a)이 형성되어 광신호의 경로를 변경할 수 있다. 이를 통하여, 도 11의 (f)에 도시된 바와 같이 광소자(80a, 80b)가 실장된 경우, 좌측의 광소자(80a)로부터 제공된 광신호가 코어(40)를 거쳐 우측의 광소자(80b)로 전송될 수 있게 된다.
한편, 전해연마가 보다 효율적으로 수행되도록, 공통전극(도 4의 16)과 리드(도 4의 18)가 형성될 수 있음은 앞서 설명한 바와 같다.
다음으로, 본 발명의 다른 측면에 따른 패키지 기판 제조방법에 대해 설명하도록 한다. 도 10은 본 발명의 다른 측면에 따른 패키지 기판 제조방법의 일 실시예를 나타내는 순서도이고, 도 11은 제1 클래딩에 캐리어가 결합된 모습을 나타내는 단면도이며, 도 12a 내지 도 12f는 도 10의 패키지 기판 제조방법을 나타내는 공정도이다. 도 11 내지 도 12f를 참조하면, 금속층(10), 제1 반사범프(12), 경사면(12a, 14a), 제2 반사범프(14), 제1 클래딩(20), 캐리어(22), 제2 회로패턴(24), 에칭 레지스트(30), 코어(40), 폴리머 수지층(42), 제2 클래딩(50), 금속층(60), 제1 회로패턴(62), 솔더 레지스트(70), 광소자(80a, 80b), 언더필부(90)가 도시되어 있다.
본 실시예에 따른 패키지 기판 제조방법은, 앞서 설명한 광도파로 제조방법을 이용한 것으로서, 본 실시예에서는 상술한 광도파로에 광소자(80a, 80b)를 실장하고, 회로패턴을 형성하여 패키지 기판을 제조하는 방법을 제시한다. 따라서, 상술한 광도파로 제조방법에서 제시된 공정과 동일한 공정에 대한 구체적인 설명은 생략하도록 한다.
우선, 제1 클래딩(20)의 타면에 금속 재질의 캐리어(22)를 적층한다(S205). 제1 클래딩(20)으로 얇은 폴리머 필름이 이용되는 경우, 핸들링이 용이하지 않을 수 있기 때문이다. 이후의 공정에서, 캐리어(22)와 결합된 형태의 제1 클래딩(20)을 이용함으로써, 작업효율이 향상될 수 있게 된다. 한편, 추후에 설명할 회로패턴 형성 공정을 고려하여, 캐리어(22)는 금속 재질로 이루어질 수 있다. 제1 클래딩(20)에 캐리어(22)가 적층된 모습이 도 11에 도시되어 있다.
다음으로, 제1 클래딩(20)의 일면에, 서로 대향하는 면에 각각 경사면(12a, 14a)이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프(12) 및 제2 반사범프(14)를 형성한다(S210).
이러한 공정은, 도 1에 나타난 S110과 동일한 방법으로 수행될 수 있다. 즉, 제1 클래딩(20)의 일면에 금속층(10)을 적층하고(S211), 금속층(10)의 일면에, 제1 반사범프(12) 및 제2 반사범프(14)에 상응하는 에칭 레지스트(30)를 형성한 다음(S212), 금속층(10)에 에칭액을 제공하여, 금속층(10)을 선택적으로 식각하고(S213), 에칭 레지스트(30)를 제거함으로써(S214), 제1 반사범프(12)와 제2 반사범프(14)를 형성할 수 있는 것이다.
다음으로, 제1 반사범프(12)와 제2 반사범프(14)의 표면을 연마하는 공정을 수행할 수 있다(S220). 제1 반사범프(12)와 제2 반사범프(14)의 표면은 광신호의 경로를 변환시키는 기능을 수행할 수 있으므로, 표면을 연마함으로써 광신호의 산란을 방지할 수 있도록 하기 위한 것이다. 이를 위하여, 전해연마와 같은 방법을 이용할 수 있으며, 이 때 공통전극(도 4의 16)과 리드(도 4의 18)를 이용할 수 있음은 앞서 설명한 바와 같다.
다음으로, 제1 반사범프(12)와 제2 반사범프(14) 사이에 코어(40)를 형성한다(S230). 이러한 공정은 도 1에 나타난 S130과 동일한 방법으로 수행될 수 있다. 즉, 제1 클래딩(20)의 일면에 폴리머 수지층(42)을 형성하고(S231), 폴리머 수지층(42)을 선택적으로 제거함으로써(S232), 코어(40)를 형성할 수 있는 것이다. 제1 반사범프(12)와 제2 반사범프(14) 사이에 코어(40)가 형성된 모습이 도 12a에 도시되어 있다.
다음으로, 제1 클래딩(20)의 일면에 제2 클래딩(50)을 적층하여, 제1 반사범프(12)와 제2 반사범프(14) 및 코어(40)를 커버한다(S240). 이를 통하여, 코어(40)는 제1 클래딩(20) 및 제2 클래딩(50)에 의해 커버될 수 있다.
다음으로, 제2 클래딩(50)의 일면에 패드(62) 및 제1 회로패턴(미도시)을 형성한다(S250). 코어(40)를 커버하는 제2 클래딩(50)에 패드(62)와 제1 회로패턴(미도시)을 직접 형성함으로써, 광소자(80a, 80b)가 광도파로에 직접 실장되도록 할 수 있으며, 클래딩(20, 50)이 통상의 패키지 기판에서의 절연층으로서의 기능을 수행할 수도 있게 된다.
이를 위하여, 도 12b에 도시된 바와 같이, 제2 클래딩(50)의 상면에 금속층(60)을 적층하고, 도 12c에 도시된 바와 같이 금속층(60)을 선택적으로 식각하는 방법을 이용할 수 있다.
이와 아울러, 제1 클래딩(20)의 하면에 결합된 캐리어(22) 또한 선택적으로 식각함으로써 제1 클래딩(20)의 하면에도 회로패턴(24)을 형성할 수 있다(S255). 본 실시예에서는 제2 클래딩(50)의 상면에 형성된 회로패턴(미도시)과 제1 클래딩(20)의 하면에 형성된 회로패턴(24)을 구별하기 위하여, 전자를 제1 회로패턴, 후자를 제2 회로패턴이라 부르기로 한다.
다음으로, 도 12e에 도시된 바와 같이, 패드(62)에 광소자(80a, 80b)를 안착시킨다(S260). 제2 클래딩(50)의 상면에 제1 회로패턴(미도시)과 패드(62)를 형성한 다음, 패드(62)에 광소자(80a, 80b)를 안착시킴으로써, 광도파로에 광소자(80a, 80b)가 직접 실장되는 구조를 구현할 수 있게 된다. 이를 통하여 광소자(80a, 80b)로부터 코어(40)에 이르는 거리를 최소화할 수 있게 되어, 광신호의 손실을 최소화할 수 있게 된다.
이에 앞서, 도 12d에 도시된 바와 같이 솔더 레지스트(70)를 형성하여, 제2 클래딩(50)의 상면에 형성된 제1 회로패턴(미도시)을 보호할 수 있다.
다음으로, 도 12f에 도시된 바와 같이, 광소자(80a, 80b)와 제2 클래딩(50) 사이의 공간에, 투명한 물질을 이용하여 언더필을 수행한다(S270). 광소자(80a, 80b)와 제2 클래딩(50) 사이의 공간에 언더필을 수행하여 언더필부(90)를 형성함으로써, 광소자(80a, 80b)가 보다 견고하게 광도파로에 실장되도록 할 수 있다. 한 편, 언더필부(90)가 형성되는 위치는 광신호가 이동하는 경로에 해당할 수 있으므로, 광신호의 전송에 장애가 발생하지 않도록, 언더필부(90)는 투명한 재질로 이루어질 수 있다.
이상에서 설명한 방법을 통하여 패키지 기판을 제조할 수 있으며, 이하에서는 상술한 방법을 통하여 제조된 패키지 기판에 대하여 도 12f를 참조하여 설명하도록 한다.
코어(40)는 광신호가 전달되는 경로로서, 클래딩(20, 50)에 의해 둘러 싸이게 된다.
클래딩(20, 50)은 코어(40)를 둘러싸며, 효율적인 광신호의 전송이 이루어질 수 있도록 할 수 있다. 클래딩(20, 50)은 코어(40)와 같이 폴리머 계열의 수지로 이루어질 수 있으며, 광신호의 효율적인 전송을 위하여 코어(40)에 비해 낮은 굴절률을 가질 수 있다.
반사범프는 코어(40)의 단부에 인접하도록 형성되어, 광소자(80a, 80b) 등으로부터 제공되는 광신호 또는 코어(40)를 통해 전달되는 광신호의 경로를 변환시킬 수 있다. 본 실시예에서는 이러한 반사범프로서, 서로 소정간격 이격되어 배치되는 제1 반사범프(12)와 제2 반사범프(14)를 제시하였다.
제1 반사범프(12)와 제2 반사범프(14)의 서로 대향하는 면에는 각각 경사면(12a, 14a)이 형성되어 광신호의 경로를 변경할 수 있다. 이를 통하여, 좌측의 광소자로부터 제공된 광신호가 코어(40)를 거쳐 우측의 광소자로 전송될 수 있다.
한편, 전해연마가 보다 효율적으로 수행되도록, 공통전극(도 4의 16)과 리 드(도 4의 18)가 형성될 수 있음은 앞서 설명한 바와 같다.
제1 클래딩(20)의 하면과 제2 클래딩(50)의 상면에는 각각 회로패턴(24)이 형성될 수 있으며, 이러한 회로패턴(24)에 의해 광신호뿐만 아니라 전기신호 또한 전송될 수 있게 된다.
제2 클래딩(50)의 상면에 형성된 패드(62)에는 광소자(80a, 80b)가 안착될 수 있으며, 이러한 구조를 통하여 광소자(80a, 80b)로부터 코어(40)에 이르는 경로를 최소화 할 수 있어, 광신호의 손실을 줄일 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 광도파로 제조방법의 일 실시예를 나타내는 순서도.
도 2a 내지 도 2g는 도 1의 광도파로 제조방법을 나타내는 공정도.
도 3은 반사범프가 형성된 모습을 나타내는 평면도.
도 4는 공통전극과 리드가 형성된 모습을 나타내는 평면도.
도 5는 폴리머 수지층이 형성된 모습을 나타내는 평면도.
도 6은 코어가 형성된 모습을 나타내는 평면도.
도 7은 제2 클래딩이 형성된 모습을 나타내는 평면도.
도 8은 도 7의 A-A'에서 바라본 단면도.
도 9는 도 7의 B-B'에서 바라본 단면도.
도 10은 본 발명의 다른 측면에 따른 패키지 기판 제조방법의 일 실시예를 나타내는 순서도.
도 11은 제1 클래딩에 캐리어가 결합된 모습을 나타내는 단면도.
도 12a 내지 도 12f는 도 10의 패키지 기판 제조방법을 나타내는 공정도.
<도면의 주요부분에 대한 부호의 설명>
10: 금속층 12: 제1 반사범프
12a: 경사면 14: 제2 반사범프
14a: 경사면 16: 공통전극
18: 리드 20: 제1 클래딩
22: 캐리어 24: 제2 회로패턴
30: 에칭 레지스트 40: 코어
42: 폴리머 수지층 50: 제2 클래딩
60: 금속층 62: 제1 회로패턴
70: 솔더 레지스트 80a, 80b: 광소자
90: 언더필부

Claims (23)

  1. 제1 클래딩(cladding)의 일면에, 서로 대향하는 면에 각각 경사면이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프 및 제2 반사범프를 형성하는 단계;
    상기 제1 반사범프와 상기 제2 반사범프 사이에 코어(core)를 형성하는 단계; 및
    상기 제1 클래딩의 상기 일면에 제2 클래딩을 적층하여, 상기 제1 반사범프와 상기 제2 반사범프 및 상기 코어를 커버하는 단계를 포함하는 광도파로 제조방법.
  2. 제1항에 있어서,
    상기 제1 반사범프 및 상기 제2 반사범프를 형성하는 단계는,
    상기 제1 클래딩의 일면에 금속층을 적층하는 단계;
    상기 금속층의 일면에, 상기 제1 반사범프 및 상기 제2 반사범프에 상응하는 에칭 레지스트를 형성하는 단계;
    상기 금속층에 에칭액을 제공하여, 상기 금속층을 선택적으로 식각하는 단계;
    상기 에칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 광도파로 제조방법.
  3. 제1항에 있어서,
    상기 코어를 형성하는 단계는,
    상기 제1 클래딩의 일면에 폴리머 수지층을 형성하는 단계; 및
    상기 폴리머 수지층을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 광도파로 제조방법.
  4. 제1항에 있어서,
    상기 코어를 형성하는 단계 이전에,
    상기 제1 반사범프의 표면을 연마(polishing)하는 단계를 더 포함하는 광도파로 제조방법.
  5. 제4항에 있어서,
    상기 연마하는 단계 이전에,
    상기 제1 클래딩의 일면에 공통전극을 형성하는 단계;
    상기 제1 반사범프와 상기 공통전극이 전기적으로 연결되도록 제1 리드를 형성하는 단계; 및
    상기 제2 반사범프와 상기 공통전극이 전기적으로 연결되도록 제2 리드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 광도파로 제조방법.
  6. 제5항에 있어서,
    상기 공통전극은 상기 제1 클래딩의 가장자리를 따라 형성되는 것을 특징으로 하는 광도파로 제조방법.
  7. 제1 클래딩;
    상기 제1 클래딩의 일면에 소정 간격 이격되어 배치되며, 서로 대향하는 면에 각각 경사면이 형성되는 제1 반사범프 및 제2 반사범프;
    상기 제1 반사범프와 상기 제2 반사범프 사이에 형성되는 코어; 및
    상기 제1 클래딩의 상기 일면에 적층되어, 상기 제1 반사범프와 상기 제2 반사범프 및 상기 코어를 커버하는 제2 클래딩을 포함하는 광도파로.
  8. 제7항에 있어서,
    상기 제1 반사범프는 금속을 포함하여 이루어지는 것을 특징으로 하는 광도파로.
  9. 제8항에 있어서,
    상기 제1 클래딩에 형성되는 공통전극;
    상기 제1 반사범프와 상기 공통전극을 전기적으로 연결하는 제1 리드; 및
    상기 제2 반사범프와 상기 공통전극을 전기적으로 연결하는 제2 리드를 더 포함하는 광도파로.
  10. 제9항에 있어서,
    상기 공통전극은 상기 제1 클래딩의 가장자리를 따라 형성되는 것을 특징으로 하는 광도파로.
  11. 제1 클래딩(cladding)의 일면에, 서로 대향하는 면에 각각 경사면이 형성되고 소정 간격 이격되어 배치되는 제1 반사범프 및 제2 반사범프를 형성하는 단계;
    상기 제1 반사범프와 상기 제2 반사범프 사이에 코어(core)를 형성하는 단계;
    상기 제1 클래딩의 일면에 제2 클래딩을 적층하여, 상기 제1 반사범프와 상기 제2 반사범프 및 상기 코어를 커버하는 단계;
    상기 제2 클래딩의 일면에, 패드 및 제1 회로패턴을 형성하는 단계;
    상기 패드에 광소자를 안착시키는 단계를 포함하는 패키지 기판 제조방법.
  12. 제11항에 있어서,
    상기 제1 반사범프 및 상기 제2 반사범프를 형성하는 단계는,
    상기 제1 클래딩의 일면에 금속층을 적층하는 단계;
    상기 금속층의 일면에, 상기 제1 반사범프 및 상기 제2 반사범프에 상응하는 에칭 레지스트를 형성하는 단계;
    상기 금속층에 에칭액을 제공하는 단계; 및
    상기 에칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 패키지 기판 제조방법.
  13. 제11항에 있어서,
    상기 코어를 형성하는 단계는,
    상기 제1 클래딩의 일면에 폴리머 수지층을 형성하는 단계; 및
    상기 폴리머 수지층을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 패키지 기판 제조방법.
  14. 제11항에 있어서,
    상기 코어를 형성하는 단계 이전에,
    상기 제1 반사범프의 표면을 연마(polishing)하는 단계를 더 포함하는 패키지 기판 제조방법.
  15. 제14항에 있어서,
    상기 연마하는 단계 이전에,
    상기 제1 클래딩의 일면에 공통전극을 형성하는 단계;
    상기 제1 반사범프와 상기 공통전극이 전기적으로 연결되도록 제1 리드를 형성하는 단계; 및
    상기 제2 반사범프와 상기 공통전극이 전기적으로 연결되도록 제2 리드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판 제조방법.
  16. 제15항에 있어서,
    상기 공통전극은 상기 제1 클래딩의 가장자리를 따라 형성되는 것을 특징으로 하는 패키지 기판 제조방법.
  17. 제11항에 있어서,
    상기 광소자와 상기 제2 클래딩 사이의 공간에, 투명한 재질을 이용하여 언더필(underfill)을 수행하는 단계를 더 포함하는 패키지 기판 제조방법.
  18. 제11항에 있어서,
    상기 제1 반사범프와 상기 제2 반사범프를 형성하기 전에,
    상기 제1 클래딩의 타면에 금속 재질의 캐리어를 적층하는 단계를 더 포함하는 패키지 기판 제조방법.
  19. 제18항에 있어서,
    상기 캐리어를 선택적으로 식각하여 제2 회로패턴을 형성하는 단계를 더 포함하는 패키지 기판 제조방법.
  20. 제1 클래딩;
    상기 제1 클래딩의 일면에 소정 간격 이격되어 배치되며, 서로 대향하는 면에 각각 경사면이 형성되는 제1 반사범프 및 제2 반사범프;
    상기 제1 반사범프와 상기 제2 반사범프 사이에 형성되는 코어;
    상기 제1 클래딩의 상기 일면에 적층되어, 상기 제1 반사범프와 상기 제2 반사범프 및 상기 코어를 커버하는 제2 클래딩;
    상기 제2 클래딩에 형성되는 패드와 제1 회로패턴; 및
    상기 패드에 안착되는 광소자를 포함하는 패키지 기판.
  21. 제20항에 있어서,
    상기 제1 반사범프는 금속을 포함하여 이루어지는 것을 특징으로 하는 패키지 기판.
  22. 제21항에 있어서,
    상기 제1 클래딩에 형성되는 공통전극;
    상기 제1 반사범프와 상기 공통전극을 전기적으로 연결하는 제1 리드; 및
    상기 제2 반사범프와 상기 공통전극을 전기적으로 연결하는 제2 리드를 더 포함하는 패키지 기판.
  23. 제22항에 있어서,
    상기 공통전극은 상기 제1 클래딩의 가장자리를 따라 형성되는 것을 특징으로 하는 패키지 기판.
KR1020070074972A 2007-07-26 2007-07-26 광도파로와 이를 구비한 패키지 기판 및 그 제조방법 KR100872585B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070074972A KR100872585B1 (ko) 2007-07-26 2007-07-26 광도파로와 이를 구비한 패키지 기판 및 그 제조방법
JP2008100784A JP2009031744A (ja) 2007-07-26 2008-04-08 光導波路と、これを備えたパッケージ基板及びその製造方法
US12/078,948 US7505661B2 (en) 2007-07-26 2008-04-08 Optical waveguide, package board having the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074972A KR100872585B1 (ko) 2007-07-26 2007-07-26 광도파로와 이를 구비한 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100872585B1 true KR100872585B1 (ko) 2008-12-08

Family

ID=40295431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074972A KR100872585B1 (ko) 2007-07-26 2007-07-26 광도파로와 이를 구비한 패키지 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US7505661B2 (ko)
JP (1) JP2009031744A (ko)
KR (1) KR100872585B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896522B1 (ko) 2007-09-13 2009-05-08 삼성전기주식회사 광도파로 제조방법 및 패키지 기판 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8781532B2 (en) * 2005-09-19 2014-07-15 Google Inc. Customized data retrieval applications for mobile devices providing interpretation of markup language data

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084203A (ja) 2003-09-05 2005-03-31 Sharp Corp 光配線基板およびそれを用いた光モジュールの製造方法
US7139448B2 (en) 2003-11-20 2006-11-21 Anvik Corporation Photonic-electronic circuit boards

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457681A (en) * 1987-08-27 1989-03-03 Agency Ind Science Techn Photo voltaic power generation device
US5263111A (en) * 1991-04-15 1993-11-16 Raychem Corporation Optical waveguide structures and formation methods
JP3287871B2 (ja) * 1992-04-01 2002-06-04 ソニー株式会社 プリント基板の製造方法
US5387269A (en) * 1993-09-03 1995-02-07 At&T Bell Laboratories Methods for making planar waveguides with removal of a sacrifical member which surrounds the core
JP3762208B2 (ja) * 2000-09-29 2006-04-05 株式会社東芝 光配線基板の製造方法
US6542671B1 (en) * 2001-12-12 2003-04-01 Super Light Wave Corp. Integrated 3-dimensional multi-layer thin-film optical couplers and attenuators
NL1021205C2 (nl) * 2002-08-02 2004-02-18 Framatome Connectors Int Optisch connector samenstel, koppelstuk en werkwijze voor het positioneren van het koppelstuk en een structuur van golfgeleiders.
US7125176B1 (en) * 2003-09-30 2006-10-24 Stafford John W PCB with embedded optical fiber
JP5005168B2 (ja) * 2004-12-06 2012-08-22 ソニー株式会社 光導波装置及びその製造方法、並びに光情報処理装置及び電子機器
JP4810911B2 (ja) * 2005-07-26 2011-11-09 パナソニック電工株式会社 エポキシ樹脂組成物、エポキシ樹脂フィルム、光導波路、光・電気混載配線基板並びに電子デバイス
KR100818622B1 (ko) * 2006-08-14 2008-04-01 삼성전기주식회사 광 인쇄회로기판 및 그 제작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084203A (ja) 2003-09-05 2005-03-31 Sharp Corp 光配線基板およびそれを用いた光モジュールの製造方法
US7139448B2 (en) 2003-11-20 2006-11-21 Anvik Corporation Photonic-electronic circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896522B1 (ko) 2007-09-13 2009-05-08 삼성전기주식회사 광도파로 제조방법 및 패키지 기판 제조방법

Also Published As

Publication number Publication date
US20090028494A1 (en) 2009-01-29
JP2009031744A (ja) 2009-02-12
US7505661B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
JP4690870B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP3882738B2 (ja) 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
US5659648A (en) Polyimide optical waveguide having electrical conductivity
JP4624162B2 (ja) 光電気配線基板
CN103837932A (zh) 光电混载基板及其制造方法
JP5462073B2 (ja) 光導波路装置及びその製造方法
JP5395734B2 (ja) 光電気複合基板の製造方法
JP2002107560A (ja) 実装用基板
JP2002006161A (ja) 光配線基板および光配線モジュール並びにそれらの製造方法
KR100872585B1 (ko) 광도파로와 이를 구비한 패키지 기판 및 그 제조방법
JP2011118163A (ja) 光電気モジュール及びその製造方法並びに光電気モジュール基板
KR100896522B1 (ko) 광도파로 제조방법 및 패키지 기판 제조방법
CN112188731A (zh) 内埋式元件结构及其制造方法
JP5409441B2 (ja) 光伝送基板および光モジュール
JPH0645584A (ja) 光接続集積回路
JP2002131565A (ja) 実装用基板及びそれを用いたデバイスの搭載構造
US20120251037A1 (en) Opto-electric hybrid board and manufacturing method therefor
JP3808804B2 (ja) 光導波路構造及びその製造方法
US20230314738A1 (en) Electronic device
US9111820B2 (en) Embedded package and method for manufacturing the same
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
JP2006052992A (ja) 光導波路配線基板又は光電気混載基板の検査方法
KR101178854B1 (ko) 광전 변환 모듈 제조 방법
JP2000304951A (ja) 電気・光配線基板、電気・光機能デバイス、およびそれらの製造方法、並びにそれらから成る電気・光機能モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee