KR100871358B1 - Method for forming metal interconnection layer of semiconductor device - Google Patents

Method for forming metal interconnection layer of semiconductor device Download PDF

Info

Publication number
KR100871358B1
KR100871358B1 KR1020020037633A KR20020037633A KR100871358B1 KR 100871358 B1 KR100871358 B1 KR 100871358B1 KR 1020020037633 A KR1020020037633 A KR 1020020037633A KR 20020037633 A KR20020037633 A KR 20020037633A KR 100871358 B1 KR100871358 B1 KR 100871358B1
Authority
KR
South Korea
Prior art keywords
film
forming
aluminum
barrier film
barrier
Prior art date
Application number
KR1020020037633A
Other languages
Korean (ko)
Other versions
KR20040002188A (en
Inventor
김운용
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020037633A priority Critical patent/KR100871358B1/en
Publication of KR20040002188A publication Critical patent/KR20040002188A/en
Application granted granted Critical
Publication of KR100871358B1 publication Critical patent/KR100871358B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B63/00—Targets or goals for ball games
    • A63B63/004—Goals of the type used for football, handball, hockey or the like
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B63/00—Targets or goals for ball games
    • A63B2063/002—Targets or goals for ball games variable in size
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B2210/00—Space saving
    • A63B2210/50—Size reducing arrangements for stowing or transport

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는, 3층 구조의 금속배선을 형성함에 있어서의 계면 반응에 의한 결함 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 개시한다. 개시된 본 발명의 금속배선 형성방법은, 소정의 하지층이 형성된 실리콘 기판 상에 콘택플러그를 구비한 층간절연막을 형성하는 단계; 상기 콘택플러그를 포함한 층간절연막 상에 베리어막을 형성하는 단계; 상기 베리어막의 표면을 1차 플라즈마처리하여 상기 베리어막상의 표면에 Ti-O-N층을 형성하는 단계; 표면에 Ti-O-N층을 구비한 상기 베리어막 상에 알루미늄막을 형성하는 단계; 상기 알루미늄막의 표면을 2차 플라즈마처리하여 상기 알루미늄막 상에 Al2O3 박막을 형성하는 단계; 및 상기 Al2O 3 박막 상에 반사방지막을 형성하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wiring of a semiconductor device, and more particularly, to a method of forming metal wiring for a semiconductor device capable of preventing defects caused by an interfacial reaction in forming a metal wiring having a three-layer structure. do. The disclosed method for forming metal wirings includes: forming an interlayer insulating film having a contact plug on a silicon substrate on which a predetermined underlayer is formed; Forming a barrier film on the interlayer insulating film including the contact plug; Firstly treating the surface of the barrier film to form a Ti-ON layer on the surface of the barrier film; Forming an aluminum film on the barrier film having a Ti-ON layer on its surface; Performing a secondary plasma treatment on the surface of the aluminum film to form an Al 2 O 3 thin film on the aluminum film; And forming an anti-reflection film on the Al 2 O 3 thin film.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 도시한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes of forming metal wirings of a semiconductor device in accordance with an embodiment of the present invention.

-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing

1 : 실리콘 기판 2 : 층간절연막1 silicon substrate 2 interlayer insulating film

3 : 콘택플러그 4 : 베리어막3: contact plug 4: barrier film

4a : Ti-O-N층 5 : 알루미늄막4a: Ti-O-N layer 5: aluminum film

6 : Al2O3 박막 7 : 반사방지막6: Al 2 O 3 thin film 7: Anti-reflection film

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는, 3층 구조의 금속배선을 형성함에 있어서의 계면 반응에 의한 결함 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to a method for forming a metal wiring of a semiconductor device that can prevent the occurrence of defects due to the interfacial reaction in forming a metal wiring of a three-layer structure. will be.

주지된 바와 같이, 금속배선의 재료로서는 전기 전도도가 매우 우수한 알루미늄(Al)막 또는 그의 합금이 주로 이용되어 왔다. 그런데, 반도체 소자의 집적도 향상에 기인해서 전기적 연결 통로를 제공하는 콘택홀의 크기 감소에 따라, 알루미늄으로는 미세 크기의 콘택홀을 완전 매립시키는 것이 어렵게 되었고, 심한 경우, 오픈 불량이 발생하기도 한다. As is well known, an aluminum (Al) film or an alloy thereof having excellent electrical conductivity has been mainly used as a material for metal wiring. However, due to the improvement in the degree of integration of semiconductor devices, it is difficult to completely fill contact holes having a fine size with aluminum, and in some cases, open defects may occur due to the decrease in the size of the contact holes providing the electrical connection passages.

따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 종래에는 매립 특성이 우수한 금속막, 예컨데, 텅스텐막으로 콘택홀을 완전 매립시켜, 이것을 텅스텐 플러그로 이용하는 기술, 즉, 하지층과 금속배선간의 전기적 연결 수단으로 이용하는 기술이 수행되고 있다. Therefore, in order to solve the problem of contact hole embedding, conventionally, a contact hole is completely filled with a metal film having excellent embedding characteristics, for example, a tungsten film, and this technique is used as a tungsten plug, that is, the electrical between the underlying layer and the metal wiring. The technique used as a connection means is performed.

이하, 텅스텐 플러그 형성 기술을 이용한 종래의 금속배선 공정을 간략하게 설명하면 다음과 같다. Hereinafter, the conventional metallization process using the tungsten plug forming technology will be briefly described.

먼저, 소정의 하지층이 형성된 실리콘 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 식각하여 하지층을 노출시키는 콘택홀을 형성한다. First, an interlayer insulating film is formed on a silicon substrate on which a predetermined underlayer is formed, and a contact hole for exposing the underlayer is formed by etching the interlayer insulating film.

그런다음, 상기 콘택홀을 매립시키도록 층간절연막 상에 텅스텐막을 증착하고, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 텅스텐막을 연마하여 콘택홀 내에 텅스텐 플러그를 형성한다. Thereafter, a tungsten film is deposited on the interlayer insulating film to fill the contact hole, and the tungsten film is polished by chemical mechanical polishing (CMP) to form a tungsten plug in the contact hole.

이어서, 상기 텅스텐 플러그를 포함한 층간절연막 상에 알루미늄막을 증착한 후, 이를 패터닝하여 알루미늄 금속배선을 형성한다.Subsequently, an aluminum film is deposited on the interlayer insulating film including the tungsten plug, and then patterned to form an aluminum metal wiring.

여기서, 상기 알루미늄 금속배선은 그 형성시의 공정 마진 및 그 신뢰성 확보를 위해, 통상, 알루미늄막의 하부에는 Ti, TiN 또는 Ti/TiN의 베리어막을, 그리고, 알루미늄막의 상부에는 Ti, TiN 또는 Ti/TiN의 반사방지막을 배치시켜 베리어막/알루미늄막/반사방지막의 3층 구조로 형성해준다. Here, the aluminum metal wiring is typically a barrier film of Ti, TiN or Ti / TiN on the lower part of the aluminum film, and Ti, TiN or Ti / TiN on the upper part of the aluminum film in order to secure process margins and reliability thereof. The anti-reflection film is arranged to form a three-layer structure of barrier film, aluminum film, and anti-reflection film.

그러나, 종래 기술에 따라 형성된 베리어막/알루미늄막/반사방지막의 3층 구조로 이루어진 알루미늄 금속배선은 베리어막과 알루미늄막 및 알루미늄막과 반사방지막간의 반응으로 인해 배선 저항이 증가될 뿐만 아니라, 전자 이동(Electro-Migration) 특성이 저하되는 문제점이 있다.However, the aluminum metal wiring formed of the three-layer structure of the barrier film / aluminum film / antireflection film formed according to the prior art not only increases the wiring resistance due to the reaction between the barrier film, the aluminum film, and the aluminum film and the anti-reflection film, but also moves the electrons. (Electro-Migration) There is a problem that deterioration.

자세하게, 상기 3층 구조의 알루미늄 금속배선을 형성함에 있어서, 일반적으로 알루미늄막은 베리어막의 증착 후에 진공의 해제없이 인-시튜(inx-situ)로 증착하며, 반사방지막은 공정 마진 등을 고려하여 진공의 해제후 익스-시튜(ex-situ)로 증착한다. In detail, in forming the aluminum metal wiring of the three-layer structure, in general, the aluminum film is deposited in-situ without releasing the vacuum after the deposition of the barrier film, the anti-reflection film is a vacuum in consideration of the process margin, etc. After release it is deposited ex-situ.

그런데, 이와 같이 베리어막, 알루미늄막 및 반사방지막을 증착하게 되면, 후속 공정에 의한 써멀 버짓(thermal budget)으로 인해 상기 베리어막과 알루미늄막의 계면에서 Al과 TiN 또는 Al과 Ti 사이에서 반응이 일어나 비저항이 높은 금속 화합물(Intermetallic compound)이 형성된다.However, when the barrier film, the aluminum film and the anti-reflection film are deposited in this way, due to a thermal budget by a subsequent process, a reaction occurs between Al and TiN or Al and Ti at the interface between the barrier film and the aluminum film. This high metal compound (Intermetallic compound) is formed.

이렇게 불균일하게 형성된 금속 화합물은 알루미늄막의 비저항을 낮추는 요인이 되기 때문에, 전체 알루미늄 금속배선에서의 배선 저항이 대략 20% 정도 증가될 뿐만 아니라, 이러한 금속 화합물이 국부적으로 형성되는 것과 관련해서, 커런트의 집중(current crowding) 등이 유발되어 전자-이동 특성의 열화가 야기된다.Since the nonuniformly formed metal compound is a factor of lowering the resistivity of the aluminum film, not only the wiring resistance in the entire aluminum metal wiring is increased by about 20%, but also the concentration of current in relation to the local formation of such a metal compound. (current crowding), etc., are caused, leading to deterioration of the electron-transporting properties.

여기서, Al과 TiN 또는 Al과 Ti간의 반응은 알루미늄막과 반사방지막 사이 보다 베리어막과 알루미늄막 사이에서 더 활발히 일어나는데, 이것은 알루미늄막의 증착 후의 진공 해제로 인해 알루미늄막 표면이 산화되어 Ti 반응물과 반응할 수 있는 Al 반응물이 피닝(pining)되어 있기 때문이다.Here, the reaction between Al and TiN or Al and Ti occurs more actively between the barrier film and the aluminum film than between the aluminum film and the anti-reflection film, which causes the surface of the aluminum film to oxidize and react with the Ti reactant due to the vacuum release after the deposition of the aluminum film. This is because the possible Al reactants are pinned.

또한, 상기 Al과 TiN 또는 Al과 Ti간의 반응에 의한 금속 화합물의 형성이 텅스텐 플러그 상에 집중되는 경우, 상기 텅스텐 플러그 내부로의 커런트 집중을 더욱 증가시켜 비아 전자-이동 특성도 열화된다. In addition, when the formation of the metal compound by the reaction between Al and TiN or Al and Ti is concentrated on the tungsten plug, the current concentration into the tungsten plug is further increased to deteriorate the via electron-transfer characteristics.

결국, 상기한 배선 저항 증가 및 전자-이동 특성의 저하 현상은 소자가 미세화됨에 따라 더욱 가속화될 것으로 예상되는 바, 응답시간지연(RC time delay)의 증가에 따른 소자 성능 및 신뢰성 측면에서 치명적인 문제가 될 수 있다. As a result, the increase in wiring resistance and deterioration of electron-moving characteristics are expected to be accelerated as the device becomes finer. Therefore, a fatal problem in terms of device performance and reliability due to an increase in the RC time delay is expected. Can be.

한편, 종래에는 알루미늄막과 반사방지막의 증착 방식과 같이 베리어막과 알루미늄막의 증착을 익스-시튜로 진행하여 상기 베리어막의 표면에 자연 산화막 (native oxide)이 형성되도록 하고, 이를 통해, 베리어막과 알루미늄막간의 계면 반응을 억제시키기도 하지만, 다공성(porous)의 Ti 자연 산화막의 특성상 균일한 생성을 유도할 수 없으며, 이로 인해, 베리어막과 알루미늄막간의 완전한 반응을 억제할 수 없다.Meanwhile, conventionally, the deposition of the barrier film and the aluminum film is carried out ex-situ like the deposition method of the aluminum film and the anti-reflection film so that a native oxide film is formed on the surface of the barrier film. Although the interfacial reaction between the membranes is suppressed, uniform formation cannot be induced due to the nature of the porous Ti natural oxide film, and thus, a complete reaction between the barrier film and the aluminum film cannot be suppressed.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 베리어막과 알루미늄막 및 상기 알루미늄막과 반사방지막간의 계면 반응에 의한 결함 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, to provide a method for forming a metal wiring of a semiconductor device capable of preventing the occurrence of defects due to the interface reaction between the barrier film and the aluminum film and the aluminum film and the anti-reflection film. Has its purpose.

상기와 같은 목적을 달성하기 위한 반도체 소자의 금속배선 형성방법은, 소정의 하지층이 형성된 실리콘 기판 상에 콘택플러그를 구비한 층간절연막을 형성하 는 단계; 상기 콘택플러그를 포함한 층간절연막 상에 베리어막을 형성하는 단계; 상기 베리어막의 표면을 1차 플라즈마처리하여 상기 베리어막상의 표면에 Ti-O-N층을 형성하는 단계; 표면에 Ti-O-N층을 구비한 상기 베리어막 상에 알루미늄막을 형성하는 단계;상기 알루미늄막의 표면을 2차 플라즈마처리하여 상기 알루미늄막 상에 Al2O3 박막을 형성하는 단계; 및 상기 Al2O3 박막 상에 반사방지막을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.In order to achieve the above object, a method of forming a metal wiring of a semiconductor device includes forming an interlayer insulating film having a contact plug on a silicon substrate on which a predetermined underlayer is formed; Forming a barrier film on the interlayer insulating film including the contact plug; Firstly treating the surface of the barrier film to form a Ti-ON layer on the surface of the barrier film; Forming an aluminum film on the barrier film having a Ti-ON layer on a surface thereof; forming an Al 2 O 3 thin film on the aluminum film by performing a secondary plasma treatment on the surface of the aluminum film; And it provides a method for forming a metal wiring of the semiconductor device comprising the step of forming an anti-reflection film on the Al 2 O 3 thin film.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법으로써, 이를 설명하면 다음과 같다.1A to 1D illustrate a metal wiring forming method of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 소정의 하지층이 형성된 실리콘 기판(1) 상에 층간절연막 (2)을 형성한다. 이어서, 상기 층간절연막(2) 상에 콘택홀 영역을 한정하는 감광막 패턴을 형성한후 상기 감광막 패턴을 이용하여 기판이 노출되도록 층간절연막(2)을 식각하여 콘택홀을 형성한다. Referring to FIG. 1A, an interlayer insulating film 2 is formed on a silicon substrate 1 on which a predetermined underlayer is formed. Subsequently, after forming a photoresist pattern defining a contact hole region on the interlayer insulating layer 2, the interlayer insulating layer 2 is etched to expose the substrate using the photoresist pattern to form a contact hole.

다음으로, 상기 감광막 패턴을 제거하고 Ti/TiN의 확산방지막을 콘택홀 및 층간절연막(2) 상에 증착한다. 이어, 상기 콘택홀을 완전히 매립하도록 상기 확산방지막 상에 금속막을 형성하고, 상기 층간절연막이 노출되도록 상기 금속막을 연마하여 텅스텐 플러그(3)를 형성한다.Next, the photoresist layer pattern is removed and a Ti / TiN diffusion barrier layer is deposited on the contact hole and the interlayer dielectric layer 2. Next, a metal film is formed on the diffusion barrier to completely fill the contact hole, and the tungsten plug 3 is formed by grinding the metal film to expose the interlayer insulating film.

다음으로, 상기 콘택플러그(3)를 포함한 층간절연막(2) 상에 Ti, TiN, Ti/T iN 으로 이루어진 베리어막(4)을 형성한다. Next, a barrier film 4 made of Ti, TiN, and Ti / T iN is formed on the interlayer insulating film 2 including the contact plug 3.

도 1b를 참조하면, 상기 베리어막(4)을 인시튜로 Ar, N2, O2 분위기에서 플라즈마처리한다. 여기서, 기판에 바이이어스를 인가하여 인시튜로 플라즈마처리시에 발생하는 이온 충격(Ionbombardment) 효과를 이용하면 상기 베리어막(4)의 표면이 비정질화되어 베리어막(4)과 알루미늄막에서의 반응물의 확산을 방지한다. Referring to FIG. 1B, the barrier film 4 is in-situ plasma treated in an Ar, N 2 and O 2 atmosphere. In this case, when a bias is applied to a substrate and an ion bombardment effect generated during plasma treatment in situ is used, the surface of the barrier film 4 is amorphous to react with the barrier film 4 and the aluminum film. To prevent its spread.

이때, 상기 베리어막(2)상의 표면의 입계를 산소 주입(Oxygen stuffing)으로 처리하여 Ti-O-N층으로 변환한다. 여기서, 상기 Ti-O-N층(4a)은 결합력이 강하고, 열적 분해(Thermal decomposition)가 이루어지지 않을 뿐만 아니라 반응물의 확산을 막는 기능을 가진다.At this time, the grain boundary of the surface on the barrier film 2 is treated by oxygen stuffing to convert the Ti-O-N layer. Here, the Ti-O-N layer 4a has a strong bonding force, thermal decomposition does not occur, and has a function of preventing the diffusion of reactants.

도 1c를 참조하면, 상기 베리어막(4) 상에 알루미늄막(5)을 형성한후 상기 알루미늄막(5)을 인시튜로 Ar, H2, O2 분위기에서 기판에 바이어스를 인가하여 플라즈마 처리하여, 상기 알루미늄막(5) 상에 Al2O3 박막(6)을 20∼50Å, 보다 바람직하게는 30Å 정도의 두께로 형성한다. Referring to FIG. 1C, after the aluminum film 5 is formed on the barrier film 4, the aluminum film 5 is in situ Ar, H 2 , A bias is applied to the substrate in an O 2 atmosphere to perform plasma treatment to form an Al 2 O 3 thin film 6 on the aluminum film 5 in a thickness of 20 to 50 kPa, more preferably about 30 kPa.

여기서, 상기 플라즈마 처리에서, 상기 베리어막(4)에 실행되어진 플라즈마 처리 공정과는 달리, N2 기체를 사용하지 않는데, 이는 알루미늄막(5)에서의 AlN 이 치밀하지 않기 때문이다. Here, in the plasma treatment, unlike the plasma treatment process performed on the barrier film 4, N 2 gas is not used because AlN in the aluminum film 5 is not dense.

도 1d를 참조하면, 상기 Al2O3(6) 박막 상에 TiN, Ti/TiN로 이루어진 반사방지막(7)을 형성한다. 이때, 상기 Al2O3 박막은 알루미늄막과 반사방지막과의 반응을 억제하는 기능을 하므로, 상기 알루미늄막과 반사방지막 사이에는 별도의 절연막의 층착 공정을 필요로 하지 않는다.Referring to FIG. 1D, an antireflection film 7 made of TiN and Ti / TiN is formed on the Al 2 O 3 (6) thin film. At this time, since the Al 2 O 3 thin film functions to suppress the reaction between the aluminum film and the anti-reflection film, a separate insulating layer deposition process is not required between the aluminum film and the anti-reflection film.

전술한 본 발명의 실시예에 있어서, 본 발명은 베리어막에 플라즈마처리를 하여 Ti-O-N층을 형성하고, 알루미늄막 상에 플라즈마처리를 하여 Al2O3 박막을 형성하므로, 배리어막과 알루미늄막 및 알루미늄막과 반사막 계면에서의 반응을 방지한다.In the above-described embodiment of the present invention, the present invention forms a Ti-ON layer by performing a plasma treatment on the barrier film, and forms an Al 2 O 3 thin film by performing a plasma treatment on the aluminum film, thereby forming a barrier film and an aluminum film. And reaction at the interface between the aluminum film and the reflective film.

이상에서와 같이, 본 발명은 베리어막과 알루미늄막 및 알루미늄막과 반사방지막 계면에서의 반응을 억제하므로, 금속배선의 추가적인 저항 증가를 억제 할 수 있고, 금속배선 내에 불균일하게 발생할 수 있는 반응물들의 발생을 방지하여 금속배선의 전자 이동도 특성을 개선 할 수 있다. As described above, the present invention suppresses the reaction at the barrier film, the aluminum film, and the aluminum film and the anti-reflection film interface, thereby suppressing an additional increase in resistance of the metal wiring and generating reactants that may occur unevenly in the metal wiring. It can prevent the electron mobility characteristics of the metal wiring can be improved.

따라서, 본 발명은 응답지연시간(RC Time Delay)를 감소시킬 수 있어 반도체 소자의 동작 속도를 향상시키며 소자의 신뢰성을 향상시킬수 있다. Therefore, the present invention can reduce the response time delay (RC Time Delay) to improve the operating speed of the semiconductor device and improve the reliability of the device.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims (9)

소정의 하지층이 형성된 실리콘 기판 상에 콘택플러그를 구비한 층간절연막을 형성하는 단계;Forming an interlayer insulating film having a contact plug on a silicon substrate on which a predetermined underlayer is formed; 상기 콘택플러그를 포함한 층간절연막 상에 베리어막을 형성하는 단계;Forming a barrier film on the interlayer insulating film including the contact plug; 상기 베리어막의 표면을 1차 플라즈마처리하여 상기 베리어막상의 표면에 Ti-O-N층을 형성하는 단계;Firstly treating the surface of the barrier film to form a Ti-O-N layer on the surface of the barrier film; 표면에 Ti-O-N층을 구비한 상기 베리어막 상에 알루미늄막을 형성하는 단계;Forming an aluminum film on the barrier film having a Ti—O—N layer on its surface; 상기 알루미늄막의 표면을 2차 플라즈마처리하여 상기 알루미늄막 상에 Al2O3 박막을 형성하는 단계; 및Performing a secondary plasma treatment on the surface of the aluminum film to form an Al 2 O 3 thin film on the aluminum film; And 상기 Al2O3 박막 상에 반사방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And forming an anti-reflection film on the Al 2 O 3 thin film. 제 1 항에 있어서, 상기 베리어막의 표면을 플라즈마처리하는 단계에서, 기판에 바이어스를 인가하여 상기 베리어막의 표면을 비정질화 시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The method of claim 1, wherein in the plasma treatment of the surface of the barrier film, a bias is applied to a substrate to amorphize the surface of the barrier film. 제 1 항에 있어서, 상기 알루미늄막의 표면을 플라즈마처리하는 단계에서, 기판에 바이어스를 인가하여 상기 알루미늄막의 표면을 비정질화 시키는 것을 특징 으로 하는 반도체 소자의 금속배선 형성방법.2. The method of claim 1, wherein in the plasma treatment of the surface of the aluminum film, a bias is applied to a substrate to make the surface of the aluminum film amorphous. 제 1 항에 있어서, 상기 Al2O3 박막은 20∼50Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The method of claim 1, wherein the Al 2 O 3 thin film is formed to a thickness of 20 to 50 GPa. 삭제delete 제 1 항에 있어서, 상기 배리어막은 Ti, TiN 및 Ti/TiN으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법. The method of claim 1, wherein the barrier layer is formed of any one selected from the group consisting of Ti, TiN, and Ti / TiN. 제 1 항에 있어서, 상기 1차 플라즈마는 Ar, N2 및 O2 가스로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The method of claim 1, wherein the primary plasma is formed of Ar, N 2, and O 2 gases. 제 1 항에 있어서, 상기 2차 플라즈마는 Ar,O2 및 H2 가스로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법. The method of claim 1, wherein the secondary plasma is made of Ar, O 2, and H 2 gases. 제 1 항에 있어서, 상기 반사방지막은 Ti/TiN으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The method of claim 1, wherein the anti-reflection film is made of Ti / TiN.
KR1020020037633A 2002-06-29 2002-06-29 Method for forming metal interconnection layer of semiconductor device KR100871358B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037633A KR100871358B1 (en) 2002-06-29 2002-06-29 Method for forming metal interconnection layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037633A KR100871358B1 (en) 2002-06-29 2002-06-29 Method for forming metal interconnection layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040002188A KR20040002188A (en) 2004-01-07
KR100871358B1 true KR100871358B1 (en) 2008-12-02

Family

ID=37313894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037633A KR100871358B1 (en) 2002-06-29 2002-06-29 Method for forming metal interconnection layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100871358B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866677B1 (en) * 2006-12-28 2008-11-04 동부일렉트로닉스 주식회사 Semiconductor device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025629A (en) * 1998-10-13 2000-05-06 김영환 Method for manufacturing semiconductor device using aln as diffusion barrier layer and method for forming lower electrode of capacitor using the same
JP2001077193A (en) * 1999-08-31 2001-03-23 Matsushita Electronics Industry Corp Formation of contact
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US20020079588A1 (en) * 2000-12-26 2002-06-27 Nam-Kyeong Kim Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025629A (en) * 1998-10-13 2000-05-06 김영환 Method for manufacturing semiconductor device using aln as diffusion barrier layer and method for forming lower electrode of capacitor using the same
JP2001077193A (en) * 1999-08-31 2001-03-23 Matsushita Electronics Industry Corp Formation of contact
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US20020079588A1 (en) * 2000-12-26 2002-06-27 Nam-Kyeong Kim Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20040002188A (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US10141220B2 (en) Via patterning using multiple photo multiple etch
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US7393780B2 (en) Dual layer barrier film techniques to prevent resist poisoning
KR100475931B1 (en) Method for manufacturing a multi metal line in semiconductor device
US7319071B2 (en) Methods for forming a metallic damascene structure
TW541659B (en) Method of fabricating contact plug
US20050181631A1 (en) Densifying a relatively porous material
JP2006049896A (en) High-performance metallization cap layer
US20050064701A1 (en) Formation of low resistance via contacts in interconnect structures
JP5201326B2 (en) Manufacturing method of multilayer wiring
US20060157764A1 (en) Methods and apparatuses for producing a polymer memory device
KR100871358B1 (en) Method for forming metal interconnection layer of semiconductor device
US7732326B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP2009164175A (en) Method for fabricating semiconductor device
US7572717B2 (en) Method of manufacturing semiconductor device
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
JP2009117673A (en) Semiconductor device and manufacturing method thereof
JP2006049534A (en) Semiconductor device and manufacturing method thereof
KR20030003331A (en) Method for fabricating copper wiring in semiconductor memory device
US7601633B2 (en) Semiconductor device and method for fabricating the same
KR20000048042A (en) Aluminum wiring and semiconductor device and fabrication method of the same
JP2005217352A (en) Semiconductor device and method of manufacturing the same
KR20050064661A (en) Method of forming a metal wiring in a semiconductor device
JP2005340604A (en) Process for fabricating semiconductor device
JP2006156518A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 12