KR100866677B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100866677B1
KR100866677B1 KR1020060136978A KR20060136978A KR100866677B1 KR 100866677 B1 KR100866677 B1 KR 100866677B1 KR 1020060136978 A KR1020060136978 A KR 1020060136978A KR 20060136978 A KR20060136978 A KR 20060136978A KR 100866677 B1 KR100866677 B1 KR 100866677B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
vapor deposition
barrier layer
layer
physical vapor
Prior art date
Application number
KR1020060136978A
Other languages
Korean (ko)
Other versions
KR20080061837A (en
Inventor
김정주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060136978A priority Critical patent/KR100866677B1/en
Publication of KR20080061837A publication Critical patent/KR20080061837A/en
Application granted granted Critical
Publication of KR100866677B1 publication Critical patent/KR100866677B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치 및 그의 제조방법에 관한 것으로서 기판 상에 접착층, 제 1 확산방지층, 도전층 및 제 2 확산방지층으로 구성된 금속 배선을 갖는 반도체장치에 있어서, 상기 접착층은 Ti가 물리기상증착 방법으로 형성되고, 상기 제 1 확산방지층은 상기 접착층 상에 TiN이 유기금속 화학적기상증착 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성되며, 상기 도전층은 Al이 물리기상증착 방법으로 형성되고, 상기 제 2 확산방지층은 TiN이 물리기상증착 방법 또는 유기금속 화학적기상증착 방법으로 형성된다. 따라서, 제 1 확산방지층을 얇게 형성하므로 금속 배선의 두께가 증가되는 것을 방지할 수 있을 뿐만 아니라 도전층은 텍스쳐가 접촉층에 의해 조절되므로 양호한 텍스쳐를 얻을 수 있으므로 EM 및 SM 특성이 저하되는 것을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, wherein the semiconductor device has a metal wiring including an adhesive layer, a first diffusion barrier layer, a conductive layer, and a second diffusion barrier layer on a substrate, wherein the adhesive layer is formed by physical vapor deposition. The first diffusion barrier layer is formed by depositing TiN on the adhesive layer by an organometallic chemical vapor deposition method and N 2 and / or H 2 plasma treatment, wherein the conductive layer is formed of Al by physical vapor deposition. In the second diffusion barrier layer, TiN is formed by physical vapor deposition or organometallic chemical vapor deposition. Therefore, since the first diffusion barrier layer is formed thin, not only the thickness of the metal wiring can be prevented from increasing, but also the conductive layer is controlled by the contact layer, so that a good texture can be obtained, thereby preventing the EM and SM characteristics from deteriorating. can do.

금속 배선, 확산방지층, 물리기상증착, EM, SM Metal wiring, diffusion barrier layer, physical vapor deposition, EM, SM

Description

반도체장치 및 그의 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 종래 기술에 따른 반도체장치의 단면도.1 is a cross-sectional view of a semiconductor device according to the prior art.

도 2는 본 발명의 제1 실시예에 따른 반도체장치의 단면도.2 is a cross-sectional view of a semiconductor device according to the first embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 제1 일실시예에 따른 반도체장치의 제조 공정도.3A to 3C are manufacturing process diagrams of a semiconductor device according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 반도체장치의 단면도.4 is a cross-sectional view of a semiconductor device according to the second embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 반도체장치의 제조 공정도.5A to 5C are manufacturing process diagrams of a semiconductor device according to the second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 기판 13 : 접착층11 substrate 13 adhesive layer

15 : 제 1 확산방지층 17 : 도전층15: first diffusion barrier layer 17: conductive layer

19 : 제 2 확산방지층 21 : 금속 배선19: second diffusion barrier layer 21: metal wiring

본 발명은 반도체장치 및 그의 제조방법에 관한 것으로서, 보다 상세하게는, 확산방지층을 포함하는 금속 배선을 갖는 반도체장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a metal wiring including a diffusion barrier layer, and a manufacturing method thereof.

반도체 장치가 고집적화됨에 따라 금속 배선의 미세화와 금속 배선에 의한 RC 지연 등이 동작 속도를 결정하는 중요한 요인으로 등장하고 있다. 이에 따라, 금속 배선은 Al층을 포함하는 다층 구조, 즉, Ti/Al/TiN 또는 Ti/TiN/Al/TiN 구조가 사용되고 있다.As semiconductor devices have been highly integrated, miniaturization of metal wiring and RC delay due to metal wiring have emerged as important factors for determining the operation speed. Accordingly, the metal wiring has a multilayer structure including an Al layer, that is, a Ti / Al / TiN or Ti / TiN / Al / TiN structure.

도 1은 종래 기술에 따른 반도체장치의 단면도이다.1 is a cross-sectional view of a semiconductor device according to the prior art.

종래 기술에 따른 반도체장치는 기판(11) 상에 Ti로 이루어진 접착층(13), Al로 이루어진 도전층(15) 및 TiN으로 이루어진 확산방지층(17)으로 구성된 금속 배선(19)이 형성된다. 금속 배선(19)은 접착층(13), 도전층(15) 및 확산방지층(17)이 멀티-챔버 내에서 진공 브레이크(break)없이 물리적 기상 증착을 통해 연속 공정으로 증착되고 포토리쏘그래피 방법으로 패터닝하므로써 형성된다.In the semiconductor device according to the related art, a metal wiring 19 including an adhesive layer 13 made of Ti, a conductive layer 15 made of Al, and a diffusion barrier layer 17 made of TiN is formed on the substrate 11. The metallization 19 is formed by a continuous process through the physical vapor deposition of the adhesive layer 13, the conductive layer 15 and the diffusion barrier layer 17 in a multi-chamber without vacuum break and patterning by photolithography method It is formed by.

접착층(13)은 도전층(15)이 양호한 텍스쳐(texture)를 갖도록 하여 EM(Electro Migration) 및 SM(Stress Migration) 특성이 저하되지 않도록 하여 금속 배선(19)의 신뢰성이 저하되는 것을 방지할 수 있다. 그러나, 접착층(13)의 Ti와 도전층(15)의 Al이 반응하여 TiAl3가 생성되어 Al이 돌출하거나 함몰되는 스트레스 보이딩(stress voiding) 현상이 발생되고 시트 저항(sheet resistance)이 증가될 수 있다. The adhesive layer 13 may have a good texture so that the electromigration (EM) and stress migration (SM) characteristics are not deteriorated, thereby preventing the reliability of the metal wiring 19 from being deteriorated. have. However, Ti in the adhesive layer 13 reacts with Al in the conductive layer 15 to form TiAl 3 , which causes stress voiding in which Al protrudes or sinks and increases sheet resistance. Can be.

그러므로, TiAl3의 생성에 따른 부작용을 해소하기 위해 도전층(15)의 두께 를 증가시키거나 IMD(Inter Mediate Dielectric)층을 증착하기 전에 열처리를 실시하고 있다.Therefore, heat treatment is performed before increasing the thickness of the conductive layer 15 or depositing an Inter Mediate Dielectric (IMD) layer in order to solve the side effects caused by the formation of TiAl 3 .

그러나, 도전층(15)의 두께 증가는 금속 배선(19)을 패터닝하는 포토리쏘그래피 공정을 어렵게하고 높은 단차에 의해 IMD(Inter Mediate Dielectric)층 형성시 보이드가 형성될 수 있을 뿐만 아니라도 시트 저항도 조절하기 어렵다는 단점이 있다.However, increasing the thickness of the conductive layer 15 makes the photolithography process of patterning the metal wiring 19 difficult and voids can be formed when forming the Inter Mediate Dielectric (IMD) layer due to the high step, but also sheet resistance. There is a disadvantage that it is difficult to adjust.

그래서, 전술한 구조와 다른 구조의 금속 배선이 개발되어 사용되고 있다. 다른 구조의 금속 배선은 접착층과 도전층 사이에 TiAl3의 생성을 방지하는 TiN으로 이루어진 확산방지층이 개재된다.Therefore, metal wirings having a structure different from the above-described structure have been developed and used. The metal wiring of another structure has a diffusion barrier layer made of TiN which prevents the formation of TiAl 3 between the adhesive layer and the conductive layer.

이와 같이 접착층과 도전층 사이에 확산방지층이 개재된 구조는 확산방지층을 이루는 TiN이 Al으로 이루어진 도전층의 텍스쳐(texture)를 저하시켜 EM 및 SM 특성을 저하시킨다. 또한, 확산방지층과 도전층 사이의 스트레스 증가로 인하여 확산방지층에 크랙이 발생함으로써 국부적으로 Ti와 Al이 반응하여 매우 큰 Al3이 생성될 수도 있다. As such, the structure in which the diffusion barrier layer is interposed between the adhesive layer and the conductive layer reduces the texture of the conductive layer made of Al of TiN, which forms the diffusion barrier layer, thereby deteriorating EM and SM characteristics. In addition, as cracks occur in the diffusion barrier layer due to an increase in stress between the diffusion barrier layer and the conductive layer, very large Al 3 may be generated by locally reacting Ti and Al.

그러므로, 확산방지층을 갖는 구조는 확산방지층과 도전층 사이의 스트레스에 의해 접착 특성이 저하될 뿐만 아니라 스트레스를 완화하기 위해 접착층을 두껍게 형성하며, 또한, Ti와 Al이 반응하는 것을 방지하기 위해 확산방지층도 두껍게 형성하여야 금속 배선의 두께가 증가된다.Therefore, the structure having the diffusion barrier layer not only degrades the adhesive properties by the stress between the diffusion barrier layer and the conductive layer, but also forms a thick adhesive layer to alleviate the stress, and also prevents the diffusion of Ti and Al from reacting. To increase the thickness of the metal wiring to be formed even thicker.

즉, 종래 기술에 있어서 접착층과 도전층이 접촉되는 구조는 금속 배선의 두 께가 증가되므로 포토리쏘그래피 공정이 어렵고 높은 단차에 의해 IMD(Inter Mediate Dielectric)층 형성시 보이드가 형성되는 문제점이 있었다.That is, in the prior art, the structure in which the adhesive layer and the conductive layer contact each other increases the thickness of the metal wiring, so that the photolithography process is difficult and voids are formed when the intermediate dielectric (IMD) layer is formed by the high step.

또한, 접착층과 도전층 사이에 확산방지층이 형성된 구조는 확산방지층이 도전층의 텍스쳐를 저하시켜 EM 및 SM 특성을 저하시킬 뿐만 아니라 접착층과 도전층이 국부적으로 반응하는 것을 방지하기 위해 접착층 및 확산방지층이 두껍게 형성되어야 하므로 금속 배선의 두께가 증가되어 이 구조 또한 포토리쏘그래피 공정이 어렵고 높은 단차에 의해 IMD(Inter Mediate Dielectric)층 형성시 보이드가 형성되는 문제점이 있었다.In addition, the structure in which the diffusion barrier layer is formed between the adhesive layer and the conductive layer may reduce the texture of the conductive layer to reduce EM and SM characteristics, and to prevent the adhesive layer and the conductive layer from reacting locally. Since the thickness of the metal wiring is to be increased, the thickness of the metal wiring is increased, so that the photolithography process is difficult and voids are formed when the intermediate dielectric (IMD) layer is formed by the high step.

그러므로, 본 발명의 목적은 금속 배선의 두께가 증가되는 것을 방지할 수 있는 반도체장치 및 그의 제조방법을 제공하는 것이다.Therefore, it is an object of the present invention to provide a semiconductor device and a method for manufacturing the same, which can prevent the thickness of a metal wiring from increasing.

본 발명의 다른 목적은 도전층이 양호한 텍스쳐를 갖도록 하여 EM 및 SM 특성이 저하되는 것을 방지할 수 있는 반도체장치 및 그의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which can prevent the EM and SM properties from deteriorating by having the conductive layer have a good texture.

전술한 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 반도체장치는 기판 상에 접착층, 제 1 확산방지층, 도전층 및 제 2 확산방지층으로 구성된 금속 배선을 갖는 반도체장치에 있어서, 상기 접착층은 Ti가 물리기상증착 방법으로 형성되고, 상기 제 1 확산방지층은 상기 접착층 상에 TiN이 유기금속 화학적기상증착 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성되며, 상기 도전층은 Al이 물리기상증착 방법으로 형성되고, 상기 제 2 확산방지층은 TiN이 물리기상증착 방법 또는 유기금속 화학적기상증착 방법으로 형성된다.A semiconductor device according to a first embodiment of the present invention for achieving the above object is a semiconductor device having a metal wiring composed of an adhesive layer, a first diffusion barrier layer, a conductive layer and a second diffusion barrier layer on a substrate, wherein the adhesive layer is Ti is formed by a physical vapor deposition method, the first diffusion barrier layer is formed by depositing TiN by an organometallic chemical vapor deposition method on the adhesive layer and N 2 and / or H 2 plasma treatment, the conductive layer is Al It is formed by a physical vapor deposition method, the second diffusion barrier layer TiN is formed by a physical vapor deposition method or an organometallic chemical vapor deposition method.

또한, 전술한 목적들을 달성하기 위한 본 발명의 제1 실시예에 따른 반도체장치의 제조방법은 기판 상에 Ti를 물리기상증착 방법으로 증착하여 접착층을 형성하는 공정과, 상기 접착층 상에 TiN을 유기금속 화학적기상증착 방법으로 증착하고 N2 및/또는 H2 플라즈마 처리하여 제 1 확산방지층을 형성하는 공정과, 상기 제 1 확산방지층 상에 Al을 물리 기상 증착 방법으로 증착하여 도전층을 형성하는 공정과, 상기 도전층 상에 TiN을 유기금속 화학적기상증착 방법 또는 물리 기상 증착 방법으로 증착하여 제 2 확산방지층을 형성하는 공정과, 상기 제 2 확산방지층, 도전층, 제 1 확산방지층 및 접착층을 포토리쏘그래피 방법으로 패터닝하여 금속 배선을 형성하는 공정을 포함한다.In addition, a method of manufacturing a semiconductor device according to a first embodiment of the present invention for achieving the above objects is a process of forming an adhesive layer by depositing Ti on the substrate by a physical vapor deposition method, and the organic layer of TiN on the adhesive layer Depositing by a metal chemical vapor deposition method and N 2 and / or H 2 plasma treatment to form a first diffusion barrier layer, and depositing Al on the first diffusion barrier layer by a physical vapor deposition method to form a conductive layer And forming a second diffusion barrier layer by depositing TiN on the conductive layer by an organometallic chemical vapor deposition method or a physical vapor deposition method, and photographing the second diffusion barrier layer, the conductive layer, the first diffusion barrier layer, and the adhesive layer. Patterning by lithographic method to form metal wiring.

또한, 전술한 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 반도체장치는 반도체 기판 상에 TiN가 유기금속 화학적 기상증착 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성된 제 1 확산방지층과, 상기 제 1 확산방지층 상에 Ti가 물리적 기상증착 방법으로 증착되어 형성된 접착층과, 상기 접착층 상에 Al가 물리적 기상증착 방법으로 증착되어 형성된 도전층과, 상기 도전층 상에 TiN가 물리적 기상증착 방법 또는 유기금속 화학적기상증착 방법으로 형성된 제 2 확산방지층으로 구성된 금속배선을 포함한다.In addition, the semiconductor device according to the second embodiment of the present invention for achieving the above object is a first diffusion formed on the semiconductor substrate by TiN is deposited by an organometallic chemical vapor deposition method and N 2 and / or H 2 plasma treatment A protective layer, an adhesive layer formed by depositing Ti on the first diffusion barrier layer by physical vapor deposition, a conductive layer formed by depositing Al by physical vapor deposition on the adhesive layer, and a TiN on the conductive layer It includes a metal wiring consisting of a second diffusion barrier layer formed by a deposition method or an organometallic chemical vapor deposition method.

또한, 전술한 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 반도체장치의 제조방법은 반도체 기판 상에 TiN을 유기금속 화학적기상증착 방법으로 증착하고 N2 및/또는 H2 플라즈마 처리하여 제 1 확산방지층을 형성하는 공정과, 상기 제 1 확산방지층 상에 Ti를 물리기상증착 방법으로 증착하여 접착층을 형성하는 공정과, 상기 접착층 상에 Al을 물리 기상 증착 방법으로 증착하여 도전층을 형성하는 공정과, 상기 도전층 상에 TiN을 유기금속 화학적기상증착 방법 또는 물리 기상 증착 방법으로 증착하여 제 2 확산방지층을 형성하는 공정과, 상기 제 2 확산방지층, 도전층, 접착층 및 제 1 확산방지층을 포토리쏘그래피 방법으로 패터닝하여 금속 배선을 형성하는 공정을 포함한다.In addition, a method of manufacturing a semiconductor device according to a second embodiment of the present invention for achieving the above object is deposited by depositing TiN on the semiconductor substrate by an organometallic chemical vapor deposition method and N 2 and / or H 2 plasma treatment 1) forming a diffusion barrier layer; depositing Ti on the first diffusion barrier layer by physical vapor deposition; forming an adhesive layer; depositing Al on the adhesion layer by physical vapor deposition; Forming a second diffusion barrier layer by depositing TiN on the conductive layer by an organometallic chemical vapor deposition method or a physical vapor deposition method; and forming the second diffusion barrier layer, the conductive layer, the adhesive layer, and the first diffusion barrier layer. Patterning by photolithography to form a metal wiring.

본 발명의 바람직한 실시예들은 첨부한 도면을 참조하여 다음과 같이 상세하게 설명된다.Preferred embodiments of the present invention are described in detail as follows with reference to the accompanying drawings.

도 2를 참조하면, 본 발명의 제1 일실시예에 따른 반도체장치의 단면도가 도시된다.2, a cross-sectional view of a semiconductor device according to a first embodiment of the present invention is shown.

본 발명에 따른 반도체장치는 금속 배선(31)이 기판(21) 상에 Ti로 이루어진 접착층(23), TiN으로 이루어진 제 1 확산방지층(25), Al로 이루어진 도전층(27) 및 TiN으로 이루어진 제 2 확산방지층(29)으로 구성된다. In the semiconductor device according to the present invention, the metal wiring 31 is formed of an adhesive layer 23 made of Ti, a first diffusion barrier layer 25 made of TiN, a conductive layer 27 made of Al, and TiN formed on the substrate 21. The second diffusion barrier layer 29 is formed.

기판(21)은 반도체기판 상에 형성된 트랜지스터(도시되지 않음)를 덮는 층간절연층일 수도 있다.The substrate 21 may be an interlayer insulating layer covering a transistor (not shown) formed on the semiconductor substrate.

또한, 접착층(23)은 Ti를 스퍼터링 또는 진공증착 등의 물리적 기상증 착(Physical Vapor Deposition : PVD) 방법으로 증착함으로써 형성된다.In addition, the adhesive layer 23 is formed by depositing Ti by a physical vapor deposition (PVD) method such as sputtering or vacuum deposition.

제 1 확산방지층(25)은 접착층(23) 상에 TiN이 유기금속 화학적 기상증착(Metal Organic Chemical Vapor Deposition : MOCVD) 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성된다. 상기 제 1 확산방지층(25)은 40Å ~ 60Å 정도의 매우 얇은 두께로 형성된다.The first diffusion barrier layer 25 is formed by depositing TiN on the adhesive layer 23 by a metal organic chemical vapor deposition (MOCVD) method and N 2 and / or H 2 plasma treatment. The first diffusion barrier layer 25 is formed to a very thin thickness of 40 ~ 60 ~.

도전층(27)은 Al이 스퍼터링 또는 진공 증착 등의 PVD 방법으로 증착되어 형성되며, 제 2 확산방지층(29)은 TiN이 MOCVD 방법으로 또는 PVD 방법으로 증착되어 형성된다.The conductive layer 27 is formed by depositing Al by a PVD method such as sputtering or vacuum deposition, and the second diffusion barrier layer 29 is formed by depositing TiN by MOCVD or PVD.

접착층(23), 제 1 확산방지층(25), 도전층(27) 및 제 2 확산방지층(29)은 한번의 포토리쏘그래피 방법에 의해 패터닝되어 형성된다.The adhesive layer 23, the first diffusion barrier layer 25, the conductive layer 27 and the second diffusion barrier layer 29 are patterned by one photolithography method.

제 1 확산방지층(25)을 이루는 N2 및/또는 H2 플라즈마 처리된 MOCVD TiN은 나노 결정(nano crystal) 구조로 거의 비정질(amorphous) 구조를 갖는다. 그러므로, 제 1 확산방지층(25)은 결정 입계 통로(grain boundary path)가 형성되지 않으므로 40Å ~ 60Å 정도의 매우 얇은 두께로 형성되어도 접착층(23)의 Ti와 도전층(25)의 Al이 확산되어 서로 만나 반응하여 AlTi3가 생성되는 것을 방지하여 시트 저항의 증가 및 스트레스 보이딩(stress voiding) 현상을 방지할 수 있다.The N 2 and / or H 2 plasma treated MOCVD TiN constituting the first diffusion barrier layer 25 is a nano crystal structure and has an almost amorphous structure. Therefore, since the grain boundary path is not formed in the first diffusion barrier layer 25, even though the first diffusion barrier layer 25 has a very thin thickness of about 40 μs to 60 μs, Ti of the adhesive layer 23 and Al of the conductive layer 25 are diffused. It is possible to prevent AlTi 3 from being generated by reacting with each other to prevent an increase in sheet resistance and stress voiding.

도전층(27)을 이루는 Al은 제 1 확산방지층(25)이 아닌 Ti로 이루어진 접촉층(23)에 의해 양호한 텍스쳐를 얻을 수 있어 EM 및 SM 특성이 저하되는 것을 방지할 수 있다. 이는 얇은 두께로 형성된 제 1 확산방지층(25)이 아닌 접촉층(23)에 의해 텍스쳐가 조절되는 것으로, 일반적으로, Ti의 두께가 두꺼우면 Al의 텍스쳐는 바람직한 방향인 (111) 방향(orientation)을 가져 소자의 신뢰성을 향상시킨다.Al constituting the conductive layer 27 can obtain a good texture by the contact layer 23 made of Ti, not the first diffusion barrier layer 25, thereby preventing the EM and SM characteristics from deteriorating. This is because the texture is controlled by the contact layer 23 rather than the first diffusion barrier layer 25 formed in a thin thickness. In general, when the thickness of Ti is thick, the texture of Al is a preferred direction (111). To improve the reliability of the device.

또한, 제 1 확산방지층(25)이 40Å ~ 60Å 정도의 매우 얇은 두께로 형성되므로 금속 배선(31)의 두께를 감소시킬 수 있어 패터닝이 용이하다. 그리고, 금속 배선(31)의 두께 감소에 의해 인접하는 금속 배선과의 종횡비를 감소시켜 이 후에 형성될 IMD층을 형성할 때 갭필(gap fill)을 향상시키므로 보이드가 형성되는 것을 방지할 수 있다.In addition, since the first diffusion barrier layer 25 is formed to have a very thin thickness of about 40 kPa to about 60 kPa, the thickness of the metal wiring 31 can be reduced, so that patterning is easy. By reducing the thickness of the metal wiring 31, the aspect ratio with the adjacent metal wiring is reduced, thereby improving the gap fill when forming the IMD layer to be formed later, thereby preventing voids from being formed.

도 3a 내지 도 3c는 본 발명의 제1 일실시예에 따른 반도체장치의 제조 공정도이다.3A to 3C are diagrams illustrating manufacturing processes of the semiconductor device according to the first embodiment of the present invention.

도 3a를 참조하면, 기판(21) 상에 Ti를 스퍼터링 또는 진공증착 등의 물리적 기상증착(Physical Vapor Deposition : PVD) 방법으로 증착하여 접착층(23)을 형성한다.Referring to FIG. 3A, Ti is deposited on the substrate 21 by physical vapor deposition (PVD), such as sputtering or vacuum deposition, to form an adhesive layer 23.

그리고, 접착층(23) 상에 TiN을 유기금속 화학적 기상증착(Metal Organic Chemical Vapor Deposition : MOCVD) 방법으로 40Å ~ 60Å 정도의 매우 얇은 두께로 증착하고, N2 및/또는 H2 플라즈마 처리하여 제 1 확산방지층(25)을 형성한다. 이 공정에서, 제 1 확산방지층(25)을 이루는 MOCVD 방법에 의해 증착된 TiN은 N2 및/또는 H2 플라즈마 처리하는 것에 의해 나노 결정(nano crystal) 구조로 변화되어 비정질(amorphous) 구조를 가지게 되므로 결정입계통로(grain boundary path)가 형성되지 않는다.Then, TiN is deposited on the adhesive layer 23 in a very thin thickness of about 40 kPa to about 60 kPa by a method of metal organic chemical vapor deposition (MOCVD), and then subjected to N 2 and / or H 2 plasma treatment. The diffusion barrier layer 25 is formed. In this process, the TiN deposited by the MOCVD method forming the first diffusion barrier layer 25 is changed into a nano crystal structure by N 2 and / or H 2 plasma treatment to have an amorphous structure. Therefore, no grain boundary paths are formed.

그 다음, 도 3b에 도시된 바와 같이, 제 1 확산방지층(25) 상에 Al을 스퍼터링 또는 진공 증착 등의 물리적 기상 증착 방법으로 증착하여 도전층(27)을 형성하고, 계속해서, 도전층(27) 상에 TiN을 MOCVD 방법으로 또는 PVD 방법으로 증착하여 제 2 확산방지층(29)을 형성한다.3B, Al is deposited on the first diffusion barrier layer 25 by physical vapor deposition such as sputtering or vacuum deposition to form a conductive layer 27. Subsequently, a conductive layer ( 27) TiN is deposited by MOCVD or PVD to form a second diffusion barrier layer 29.

이 때, 도전층(27)을 이루는 Al은 결정입계통로가 형성되지 않은 제 1 확산방지층(25)에 의해 접착층(23)의 Ti와 반응하여 AlTi3가 생성되는 것이 방지되므로 시트 저항의 증가 및 스트레스 보이딩(stress voiding) 현상을 방지할 수 있다. 또한, 제 1 확산방지층(25)이 매우 얇은 두께로 형성되므로 도전층(27)을 이루는 Al는 제 1 확산방지층(25)이 아닌 Ti로 이루어진 접촉층(23)에 의해 양호한 텍스쳐를 얻을 수 있어 EM 및 SM 특성을 향상시킬 수 있다.At this time, Al forming the conductive layer 27 is prevented from reacting with Ti of the adhesive layer 23 by the first diffusion barrier layer 25 in which the grain boundary path is not formed, thereby preventing the AlTi 3 from being generated. And stress voiding. In addition, since the first diffusion barrier layer 25 is formed to a very thin thickness, Al forming the conductive layer 27 can obtain a good texture by the contact layer 23 made of Ti, not the first diffusion barrier layer 25. EM and SM characteristics can be improved.

그 다음, 도 3c를 참조하면, 제 2 확산방지층(29), 도전층(27), 제 1 확산방지층(25) 및 접착층(23)을 한번의 포토리쏘그래피 방법으로 패터닝하여 금속 배선(31)을 형성한다.Next, referring to FIG. 3C, the second diffusion barrier layer 29, the conductive layer 27, the first diffusion barrier layer 25, and the adhesive layer 23 are patterned by a single photolithography method to form the metal wiring 31. To form.

도 4를 참조하면, 본 발명의 제2 실시예 따른 반도체장치의 단면도가 도시된다.4, a cross-sectional view of a semiconductor device according to a second embodiment of the present invention is shown.

본 발명의 제2 실시예에 따른 반도체장치는 금속 배선(51)이 기판(41) 상에 TiN으로 이루어진 제 1 확산방지층(43), Ti로 이루어진 접착층(45), Al로 이루어진 도전층(47) 및 TiN으로 이루어진 제 2 확산방지층(49)으로 구성된다. In the semiconductor device according to the second embodiment of the present invention, the metal wiring 51 is formed on the substrate 41 by the first diffusion barrier layer 43 made of TiN, the adhesive layer 45 made of Ti, and the conductive layer made of Al. ) And a second diffusion barrier layer 49 made of TiN.

기판(41)은 반도체기판 상에 형성된 트랜지스터(도시되지 않음)를 덮는 층간 절연층으로 FSG로 형성된다.The substrate 41 is formed of FSG as an interlayer insulating layer covering a transistor (not shown) formed on the semiconductor substrate.

제 1 확산방지층(43)은 기판(41) 상에 TiN이 유기금속 화학적 기상증착(MOCVD) 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성된다. 상기 제 1 확산방지층(43)은 50Å ~ 200Å 정도의 두께로 형성된다.The first diffusion barrier layer 43 is formed by depositing TiN on the substrate 41 by an organometallic chemical vapor deposition (MOCVD) method and N 2 and / or H 2 plasma treatment. The first diffusion barrier layer 43 is formed to a thickness of about 50 ~ 200 ~.

또한, 접착층(45)은 Ti를 스퍼터링 또는 진공증착 등의 물리적 기상증착(PVD) 방법으로 0 ~ 100Å 정도의 두께로 증착함으로써 형성된다.In addition, the adhesive layer 45 is formed by depositing Ti to a thickness of about 0 to 100 kPa by a physical vapor deposition (PVD) method such as sputtering or vacuum deposition.

도전층(47)은 Al이 스퍼터링 또는 진공 증착 등의 PVD 방법으로 증착되어 형성되며, 제 2 확산방지층(49)은 TiN이 MOCVD 방법으로 또는 PVD 방법으로 증착되어 형성된다.The conductive layer 47 is formed by Al deposition by PVD method such as sputtering or vacuum deposition, and the second diffusion barrier layer 49 is formed by TiN deposition by MOCVD method or PVD method.

상기 제 1 확산방지층(43), 접착층(45), 도전층(47) 및 제 2 확산방지층(49)은 한번의 포토리쏘그래피 방법에 의해 패터닝되어 형성된다.The first diffusion barrier layer 43, the adhesive layer 45, the conductive layer 47, and the second diffusion barrier layer 49 are patterned by one photolithography method.

제 1 확산방지층(43)을 이루는 N2 및/또는 H2 플라즈마 처리된 MOCVD TiN은 나노 결정구조로 거의 비정질 구조를 갖는다. 그러므로, 제 1 확산방지층(43)은 결정 입계 통로가 형성되지 않으므로 100Å ~ 200Å 정도의 얇은 두께로 형성되어 기판(41)과의 부착력이 양호하며 기판(41)을 이루는 층간절연층 내의 불소(F) 성분이 확산되는 것을 방지할 수 있다.The N 2 and / or H 2 plasma treated MOCVD TiN constituting the first diffusion barrier layer 43 has a nanocrystalline structure and an almost amorphous structure. Therefore, the first diffusion barrier layer 43 is formed with a thin thickness of about 100 GPa to 200 GPa because the crystal grain boundary passage is not formed, and thus has good adhesion to the substrate 41 and the fluorine (F) in the interlayer insulating layer constituting the substrate 41. ) Component can be prevented from spreading.

도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 반도체장치의 제조 공정도이다.5A to 5C are manufacturing process diagrams of a semiconductor device according to a second embodiment of the present invention.

도 5a를 참조하면, 기판(41) 상에 TiN을 유기금속 화학적 기상증착(MOCVD) 방법으로 50Å ~ 200Å 정도의 매우 얇은 두께로 증착하고, N2 및/또는 H2 플라즈마 처리하여 제 1 확산방지층(43)을 형성한다. 상기에서 기판(41)은 반도체기판 상에 형성된 트랜지스터(도시되지 않음)를 덮는 층간절연층으로 FSG로 형성된다.Referring to FIG. 5A, TiN is deposited on a substrate 41 to a very thin thickness of about 50 kPa to about 200 kPa by an organometallic chemical vapor deposition (MOCVD) method, and the first diffusion barrier layer is treated with N 2 and / or H 2 plasma. To form 43. The substrate 41 is formed of FSG as an interlayer insulating layer covering a transistor (not shown) formed on a semiconductor substrate.

이 공정에서, 제 1 확산방지층(43)을 이루는 MOCVD 방법에 의해 증착된 TiN은 N2 및/또는 H2 플라즈마 처리하는 것에 의해 나노 결정구조로 변화되어 비정질구조를 가지게 되므로 결정입계통로가 형성되지 않는다.In this process, the TiN deposited by the MOCVD method for forming the first diffusion barrier layer 43 is changed into a nanocrystalline structure by N 2 and / or H 2 plasma treatment to have an amorphous structure, thereby forming a grain boundary path. It doesn't work.

그 다음, 도 5b에 도시된 바와 같이, 제 1 확산층(43) 상에 Ti를 스퍼터링 또는 진공증착 등의 물리적 기상증착(PVD) 방법으로 0 ~ 100Å 정도의 두께로 증착하여 접착층(45)을 형성한다. Next, as shown in FIG. 5B, the adhesive layer 45 is formed by depositing Ti on the first diffusion layer 43 to a thickness of about 0 to 100 kPa by a physical vapor deposition (PVD) method such as sputtering or vacuum deposition. do.

그리고, 접착층(45) 상에 Al을 스퍼터링 또는 진공 증착 등의 물리적 기상 증착 방법으로 증착하여 도전층(47)을 형성하고, 계속해서, 도전층(47) 상에 TiN을 MOCVD 방법으로 또는 PVD 방법으로 증착하여 제 2 확산방지층(49)을 형성한다.Then, Al is deposited on the adhesive layer 45 by a physical vapor deposition method such as sputtering or vacuum deposition to form a conductive layer 47. Subsequently, TiN is deposited on the conductive layer 47 by a MOCVD method or a PVD method. Deposition to form a second diffusion barrier layer 49.

그 다음, 도 5c를 참조하면, 제 2 확산방지층(49), 도전층(47), 접착층(45)및 제 1 확산방지층(45)을 한번의 포토리쏘그래피 방법으로 패터닝하여 금속 배선(51)을 형성한다.Next, referring to FIG. 5C, the second diffusion barrier layer 49, the conductive layer 47, the adhesive layer 45, and the first diffusion barrier layer 45 are patterned by one photolithography method to form the metal wiring 51. To form.

따라서, 본 발명은 제 1 확산방지층을 얇게 형성하므로 금속 배선의 두께가 증가되는 것을 방지할 수 있을 뿐만 아니라 도전층은 텍스쳐가 접촉층에 의해 조절되므로 양호한 텍스쳐를 얻을 수 있으므로 EM 및 SM 특성이 저하되는 것을 방지할 수 있는 장점이 있다.Therefore, the present invention not only prevents the thickness of the metal wiring from increasing because the first diffusion barrier layer is thinly formed, and the conductive layer has a good texture since the texture is controlled by the contact layer, thereby reducing EM and SM characteristics. There is an advantage that can be prevented.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

Claims (16)

삭제delete 삭제delete 삭제delete 반도체 기판 상에 Ti를 물리적 기상증착 방법을 이용하여 형성한 접착층과,An adhesive layer formed of Ti on a semiconductor substrate using a physical vapor deposition method, 상기 접착층 상에 TiN을 유기금속 화학적 기상증착 방법으로 증착하고 N2 및/또는 H2 플라즈마 처리되어 형성된 나노 결정(nano crystal)을 갖는 비정질(amorphous) 구조의 제 1 확산방지층과,A first diffusion barrier layer having an amorphous structure having nano crystals formed by depositing TiN on the adhesive layer by an organometallic chemical vapor deposition method and N 2 and / or H 2 plasma treatment; Al을 물리적 기상증착 방법으로 형성한 도전층과, A conductive layer formed of Al by physical vapor deposition; TiN을 물리적 기상증착 방법 또는 유기금속 화학적기상증착 방법으로 형성한 제 2 확산방지층으로 구성된 금속배선Metal wiring consisting of a second diffusion barrier layer formed by TiN physical vapor deposition or organometallic chemical vapor deposition 을 포함하는 반도체장치.A semiconductor device comprising a. 삭제delete 삭제delete 반도체 기판 상에 Ti를 물리기상증착 방법으로 증착하여 접착층을 형성하는 공정과,Depositing Ti on a semiconductor substrate by a physical vapor deposition method to form an adhesive layer, 상기 접착층 상에 TiN을 유기금속 화학적기상증착 방법으로 증착하고 N2 및/또는 H2 플라즈마 처리하여 나노 결정을 갖는 비정질 구조의 제 1 확산방지층을 형성하는 공정과,Depositing TiN on the adhesive layer by an organometallic chemical vapor deposition method and forming a first diffusion barrier layer having an amorphous structure by N 2 and / or H 2 plasma treatment; 상기 제 1 확산방지층 상에 Al을 물리기상증착 방법으로 증착하여 도전층을 형성하는 공정과,Depositing Al on the first diffusion barrier layer by a physical vapor deposition method to form a conductive layer; 상기 도전층 상에 TiN을 유기금속 화학적기상증착 방법 또는 물리기상증착 방법으로 증착하여 제 2 확산방지층을 형성하는 공정과,Depositing TiN on the conductive layer by an organometallic chemical vapor deposition method or a physical vapor deposition method to form a second diffusion barrier layer; 상기 제 2 확산방지층, 도전층, 제 1 확산방지층 및 접착층을 포토리쏘그래피 방법으로 패터닝하여 금속 배선을 형성하는 공정Forming a metal wiring by patterning the second diffusion barrier layer, the conductive layer, the first diffusion barrier layer, and the adhesive layer by a photolithography method. 을 포함하는 반도체장치의 제조방법.Method for manufacturing a semiconductor device comprising a. 삭제delete 삭제delete 삭제delete 반도체 기판 상에 TiN가 유기금속 화학적 기상증착 방법으로 증착되고 N2 및/또는 H2 플라즈마 처리되어 형성된 나노 결정을 갖는 비정질 구조의 제 1 확산방지층과,A first diffusion barrier layer having an amorphous structure having nanocrystals formed by depositing TiN on a semiconductor substrate by an organometallic chemical vapor deposition method and being treated with N 2 and / or H 2 plasma; 상기 제 1 확산방지층 상에 Ti가 물리적 기상증착 방법으로 증착되어 형성된 접착층과,An adhesive layer formed by depositing Ti on the first diffusion barrier layer by physical vapor deposition; 상기 접착층 상에 Al가 물리적 기상증착 방법으로 증착되어 형성된 도전층과, A conductive layer formed by depositing Al on the adhesive layer by physical vapor deposition; 상기 도전층 상에 TiN가 물리적 기상증착 방법 또는 유기금속 화학적기상증착 방법으로 형성된 제 2 확산방지층으로 구성된 금속배선Metal wiring comprising a second diffusion barrier layer formed on the conductive layer by a physical vapor deposition method or an organic metal chemical vapor deposition method 을 포함하는 반도체장치.A semiconductor device comprising a. 삭제delete 삭제delete 삭제delete 반도체 기판 상에 TiN을 유기금속 화학적기상증착 방법으로 증착하고 N2 및/또는 H2 플라즈마 처리하여 나노 결정을 갖는 비정질 구조의 제 1 확산방지층을 형성하는 공정과,Depositing TiN on a semiconductor substrate by an organometallic chemical vapor deposition method and treating N 2 and / or H 2 plasma to form a first diffusion barrier layer having an amorphous structure with nanocrystals; 상기 제 1 확산방지층 상에 Ti를 물리기상증착 방법으로 증착하여 접착층을 형성하는 공정과,Depositing Ti on the first diffusion barrier layer by physical vapor deposition to form an adhesive layer; 상기 접착층 상에 Al을 물리기상증착 방법으로 증착하여 도전층을 형성하는 공정과,Depositing Al on the adhesive layer by a physical vapor deposition method to form a conductive layer; 상기 도전층 상에 TiN을 유기금속 화학적기상증착 방법 또는 물리기상증착 방법으로 증착하여 제 2 확산방지층을 형성하는 공정과,Depositing TiN on the conductive layer by an organometallic chemical vapor deposition method or a physical vapor deposition method to form a second diffusion barrier layer; 상기 제 2 확산방지층, 도전층, 접착층 및 제 1 확산방지층을 포토리쏘그래피 방법으로 패터닝하여 금속 배선을 형성하는 공정Forming a metal wiring by patterning the second diffusion barrier layer, the conductive layer, the adhesive layer, and the first diffusion barrier layer by a photolithography method. 을 포함하는 반도체장치의 제조방법.Method for manufacturing a semiconductor device comprising a. 삭제delete
KR1020060136978A 2006-12-28 2006-12-28 Semiconductor device and manufacturing method thereof KR100866677B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136978A KR100866677B1 (en) 2006-12-28 2006-12-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136978A KR100866677B1 (en) 2006-12-28 2006-12-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080061837A KR20080061837A (en) 2008-07-03
KR100866677B1 true KR100866677B1 (en) 2008-11-04

Family

ID=39814040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136978A KR100866677B1 (en) 2006-12-28 2006-12-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100866677B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002188A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for forming metal interconnection layer of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002188A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for forming metal interconnection layer of semiconductor device

Also Published As

Publication number Publication date
KR20080061837A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP2811131B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
KR101126850B1 (en) Dual liner capping layer interconnect structure
KR20080047383A (en) Metal interconnect structure for a microelectronic element
KR100596794B1 (en) Method for forming metal line in semiconductor device
KR100866677B1 (en) Semiconductor device and manufacturing method thereof
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
JP4657571B2 (en) Method for forming metal wiring of semiconductor element
KR100652317B1 (en) Method for manufacturing metal pad of the semiconductor device
US20080073788A1 (en) Semiconductor device and method of fabricating the same
KR100633685B1 (en) Metalizing method of semiconductor device
KR100399066B1 (en) Method for aluminium-alloy in semiconductor device
KR100649029B1 (en) Method for forming metal line of semiconductor device
KR100642917B1 (en) Method of forming a metal line in semiconductor device
KR20060079461A (en) Metalizing method of semiconductor device
KR100324020B1 (en) Metal wiring formation method of semiconductor device
KR100220936B1 (en) Process for forming metal interconnector of semicondctor device
US6777328B2 (en) Method of forming multilayered conductive layers for semiconductor device
KR100410690B1 (en) Method for fabricating contact of semiconductor device
KR20050106916A (en) Method for manufacturing semiconductor device with diffusion barrier
KR20070046376A (en) Method of forming a copper wiring in a semiconductor device
KR100248620B1 (en) Method for manufacturing wiring of semiconductor device
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR940000505B1 (en) Multilayer tungsten-silicide and method of the same
KR101005739B1 (en) Method for forming metal wires in a semiconductor device
KR20040059918A (en) Method of forming interconnection line for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee