KR100862886B1 - Diplexer - Google Patents

Diplexer Download PDF

Info

Publication number
KR100862886B1
KR100862886B1 KR1020070050872A KR20070050872A KR100862886B1 KR 100862886 B1 KR100862886 B1 KR 100862886B1 KR 1020070050872 A KR1020070050872 A KR 1020070050872A KR 20070050872 A KR20070050872 A KR 20070050872A KR 100862886 B1 KR100862886 B1 KR 100862886B1
Authority
KR
South Korea
Prior art keywords
band
pass filter
inductor
duplexer
layer
Prior art date
Application number
KR1020070050872A
Other languages
Korean (ko)
Inventor
유찬세
박세훈
이우성
김준철
강남기
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070050872A priority Critical patent/KR100862886B1/en
Application granted granted Critical
Publication of KR100862886B1 publication Critical patent/KR100862886B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2088—Integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00—Delay lines of the waveguide type
    • H01P9/02—Helical lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers

Abstract

A diplexer is provided to reduce parasitic capacitance by forming an inductor pattern on a low dielectric constant organic substrate and to reduce a size by forming a capacitor pattern on a high dielectric constant organic substrate. A diplexer includes a low pass filter(300) and a high pass filter(310). The low pass filter is positioned between an antenna terminal(ANT) and a first band duplexer. The high pass filter is positioned between the antenna terminal and a second band duplexer. The low pass filter has a matching inductor(L11) and a first series resonator(302). The matching inductor is connected between the antenna terminal and the first band duplexer to pass a low band signal. The first series resonator is connected between a connection point of the first band duplexer and the matching inductor and a ground. The high pass filter has a matching capacitor(C12) and a second series resonator(312). The matching capacitor is connected between the antenna terminal and the second band duplexer to pass a high band signal. The second series resonator is connected between a connection point of the second band duplexer and the matching capacitor and a ground.

Description

다이플렉서{Diplexer}Diplexer

도 1은 일반적인 다이플렉서의 구성을 보인 회로도,1 is a circuit diagram showing the configuration of a general diplexer,

도 2는 일반적인 다이플렉서의 동작특성을 측정하여 보인 그래프,2 is a graph showing the operation characteristics of a general diplexer,

도 3은 본 발명의 다이플렉서의 구성을 보인 회로도,3 is a circuit diagram showing a configuration of a diplexer of the present invention;

도 4는 본 발명의 다이플렉서의 동작특성을 측정하여 보인 그래프,4 is a graph showing the operation characteristics of the diplexer of the present invention,

도 5는 일반적인 인덕터의 등가회로도,5 is an equivalent circuit diagram of a typical inductor;

도 6은 본 발명의 다이플렉서를 유기기판에 구현하여 적층한 상태를 보인 측면도,6 is a side view showing a state in which a diplexer of the present invention is implemented and stacked on an organic substrate;

도 7a 내지 도 7d는 본 발명의 다이플렉서를 구현하기 위하여 제 1 층 내지 제 3 층 유기기판들의 표면에 형성된 패턴과, 제 3 층 유기기판의 저면에 형성된 접지패턴을 보인 평면도,7A to 7D are plan views illustrating patterns formed on surfaces of first to third layer organic substrates and ground patterns formed on bottom surfaces of third layer organic substrates to implement a diplexer of the present invention;

도 8은 본 발명의 다이플렉서를 하나의 칩으로 구현하기 위하여 제 1 층 내지 제 3 층 유기기판들에 형성된 패턴들의 연결 상태를 보인 도면, 및8 is a view showing a connection state of patterns formed on the first to third layer organic substrates to implement the diplexer of the present invention as a single chip, and

도 9는 본 발명의 다이플렉서를 하나의 칩으로 구현한 후 동작특성을 측정하여 보인 그래프이다.9 is a graph showing the operation characteristics after implementing the diplexer of the present invention in one chip.

본 발명은 하나의 안테나를 통해 송신 및 수신되는 제 1 밴드의 신호와 제 2 밴드의 신호를 상호간에 분리하는 다이플렉서에 관한 것이다.The present invention relates to a diplexer for separating the signals of the first band and the signals of the second band transmitted and received through one antenna.

대한민국에서 사용하고 있는 이동통신 단말기는 824∼894㎒의 주파수 대역을 사용하는 CDMA(Code Division Multiple Access)와, 1750∼1880㎒의 주파수 대역을 사용하는 PCS(Personal Communication Services)로 구분할 수 있다. 그리고 미국에서 사용하고 있는 이동통신 단말기는 824∼894㎒의 주파수 대역을 사용하는 CDMA와, 1850∼1990㎒의 주파수 대역을 사용하는 USPCS (United State PCS)로 구분할 수 있다.The mobile communication terminals used in the Republic of Korea can be classified into Code Division Multiple Access (CDMA) using a frequency band of 824 to 894 MHz and Personal Communication Services (PCS) using a frequency band of 1750 to 1880 MHz. The mobile communication terminals used in the United States can be classified into CDMA using a frequency band of 824 to 894 MHz and United States PCS (USPCS) using a frequency band of 1850 to 1990 MHz.

듀얼밴드 단말기는 상기한 바와 같이 주파수 대역이 서로 상이한 2가지의 신호를 함께 처리할 수 있는 것이다. 상기 듀얼밴드 단말기가 서로 상이한 2가지 주파수 대역의 신호를 하나의 안테나를 통해 송신 및 수신하고, 이를 분리 및 결합할 수 있는 다이플렉서를 구비하고 있다.As described above, the dual band terminal can process two signals having different frequency bands together. The dual band terminal includes a diplexer capable of transmitting and receiving signals of two different frequency bands through one antenna, and separating and combining the signals.

도 1은 일반적인 다이플렉서의 구성을 보인 회로도이다. 여기서, 부호 100은 저역통과필터이고, 부호 110은 고역통과필터이다.1 is a circuit diagram showing the configuration of a general diplexer. Here, reference numeral 100 denotes a low pass filter, and reference numeral 110 denotes a high pass filter.

상기 저역통과필터(100)는 안테나 단자(ANT)와 제 1 밴드 듀플렉서의 사이에 인덕터(L1) 및 커패시터(C1)가 병렬 연결된 병렬공진기(102)가 접속되고, 그 병렬 공진기(102) 및 제 1 밴드 듀플렉서의 접속점과 접지의 사이에 매칭용 커패시터(C2)가 접속된다.The low pass filter 100 has a parallel resonator 102 connected in parallel with the inductor L1 and the capacitor C1 between the antenna terminal ANT and the first band duplexer, and the parallel resonator 102 and the first The matching capacitor C2 is connected between the connection point of the one-band duplexer and ground.

그리고 상기 고역통과필터(110)는 안테나 단자(ANT)와 제 2 밴드 듀플렉서의 사이에 커패시터(C3, C4)가 직렬 접속되고, 커패시터(C3, C4)의 접속점과 접지의 사이에, 인덕터(L2) 및 커패시터(C5)가 직렬 연결된 직렬 공진기(112)가 접속된다.In the high pass filter 110, capacitors C3 and C4 are connected in series between the antenna terminal ANT and the second band duplexer, and an inductor L2 is connected between the connection point of the capacitors C3 and C4 and ground. ) And a series resonator 112 to which a capacitor C5 is connected in series are connected.

이와 같이 구성된 다이플렉서는 제 1 밴드 듀플렉서에서 출력되는 제 1 밴드의 신호가 저역통과필터(100)를 통해 안테나 단자(ANT)로 출력되어 송신되고, 안테나 단자(ANT)를 통해 수신되는 제 1 밴드의 신호가 저역통과필터(100)를 통해 제 1 밴드 듀플렉서로 입력된다. 이 때, 상기 안테나 단자(ANT)를 통해 송수신되는 제 2 밴드의 신호는 저역통과필터(100)에 구비되어 있는 병렬공진기(102)에 의해 차단되어 제 1 밴드 듀플렉서로 입력되지 않게 된다.The diplexer configured as described above is a first band signal output from the first band duplexer to be output through the low pass filter 100 to the antenna terminal ANT, and is transmitted through the antenna terminal ANT. The signal of the band is input to the first band duplexer through the low pass filter 100. At this time, the signal of the second band transmitted and received through the antenna terminal ANT is blocked by the parallel resonator 102 provided in the low pass filter 100 is not input to the first band duplexer.

그리고 제 2 밴드 듀플렉서에서 출력되는 제 2 밴드의 신호는 고역통과필터(110)를 통해 안테나 단자(ANT)로 출력되어 송신되고, 안테나 단자(ANT)를 통해 수신되는 제 2 밴드의 신호가 고역통과필터(110)를 통해 제 2 밴드 듀플렉서로 입력된다. 이 때, 상기 안테나 단자(ANT)를 통해 송수신되는 제 1 밴드의 신호는 고역통과필터(110)에 구비되어 있는 직렬공진기(112)에 의해 차단되어 제 2 밴드 듀플렉서로 입력되지 않게 된다.The signal of the second band output from the second band duplexer is output to the antenna terminal ANT through the high pass filter 110, and the signal of the second band received through the antenna terminal ANT is high pass. The filter 110 is input to the second band duplexer. At this time, the signal of the first band transmitted and received through the antenna terminal ANT is blocked by the series resonator 112 provided in the high pass filter 110 is not input to the second band duplexer.

도 2는 도 1의 듀플렉서의 동작특성을 보인 그래프이다. 도 2를 참조하면, 저역통과필터(100) 및 고역통과필터(110)들 각각은 병렬공진회로(102) 및 직렬공진회로(112)에 의해 고역신호 및 저역신호를 차단시키는 노치(notch)(200)(210)를 가지게 된다.FIG. 2 is a graph illustrating an operation characteristic of the duplexer of FIG. 1. Referring to FIG. 2, each of the low pass filter 100 and the high pass filter 110 is a notch that blocks the high pass signal and the low pass signal by the parallel resonant circuit 102 and the series resonant circuit 112. 200) 210.

그러나 상기한 다이플렉서는 저역통과필터(100)에 구비되어 있는 매칭용 커패시터(C2)에 의해 고역통과필터(110)가 영향을 받아 높은 주파수 대역(220)에서 삽입손실이 증가하게 되는 문제점이 있었다. 즉, 고역통과필터(110)가 대역통과필터와 같이 통과대역(230)을 갖게 되어 실제로 구현할 경우에 고역통과필터(110)의 통과대역을 정확하게 조절해야 된다.However, the diplexer has a problem in that the insertion loss is increased in the high frequency band 220 due to the high pass filter 110 being affected by the matching capacitor C2 provided in the low pass filter 100. there was. That is, when the high pass filter 110 has a pass band 230 like the band pass filter, the pass band of the high pass filter 110 should be accurately adjusted.

그리고 상기한 높은 주파수 대역(220)에서의 삽입손실은 다이플렉서를 하나의 칩으로 제작할 경우에 공정 오차(tolerance) 등에 의해 급격하게 증가하게 되는 등의 문제점이 있었다.In addition, the insertion loss in the high frequency band 220 has a problem such that when the diplexer is manufactured as one chip, the insertion loss is rapidly increased due to a process error (tolerance).

상기 다이플렉서를 하나의 칩으로 구현할 경우에 통상적으로 LTCC(Low Temperature Cofired Ceramic) 기반의 세라믹 기술을 사용하게 된다. 그러나 세라믹 적층 공정에서 유전율이 다른 여러 가지의 기판들을 적층하는 것이 쉽지 않다. 이는 유전율이 다른 재료들을 열 소성할 경우에 상이한 수축률을 나타내어 기판이 휘어지거나 깨지는 문제점이 있다.When the diplexer is implemented as one chip, a ceramic technology based on low temperature cofired ceramic (LTCC) is generally used. However, in the ceramic lamination process, it is difficult to stack various substrates having different dielectric constants. This causes a problem that the substrate bends or breaks due to different shrinkage rates when thermally firing materials having different dielectric constants.

본 발명의 목적은 고역통과필터가 높은 주파수 대역에서도 삽입손실이 발생 하지 않는 다이플렉서를 제공하는데 있다.An object of the present invention is to provide a diplexer in which a high pass filter does not generate insertion loss even in a high frequency band.

본 발명의 다른 목적은 유기기판을 이용하여 하나의 칩으로 간단히 적층할 수 있는 다이플렉서를 제공하는데 있다.Another object of the present invention is to provide a diplexer that can be simply stacked on one chip using an organic substrate.

본 발명의 또 다른 목적은 커패시터의 두 패턴의 사이에는 고유전율의 유기기판을 사용하고, 인덕터는 저유전율의 유기기판을 사용하여 인덕터의 패턴들 사이에서 발생하는 기생 커패시턴스를 감소시키는 다이플렉서를 제공하는데 있다.It is still another object of the present invention to use a high dielectric constant organic substrate between two patterns of a capacitor, and an inductor using a low dielectric constant organic substrate to reduce the parasitic capacitance generated between the patterns of the inductor. To provide.

이러한 목적을 가지는 본 발명의 다이플렉서에 따르면, 저역통과필터 및 고역통과필터에 각기 매칭용 인덕터 및 매칭용 커패시터를 구비하여 저역신호 및 고역신호를 통과시키게 함과 아울러 그 저역통과필터 및 고역통과필터에 각기 제 1 및 제 2 직렬공진기를 구비하여 상대 대역의 신호를 차단하게 구성한다.According to the diplexer of the present invention having the above object, the low pass filter and the high pass filter are provided with a matching inductor and a matching capacitor, respectively, to pass the low pass signal and the high pass signal, and the low pass filter and the high pass signal. The filter is provided with first and second series resonators, respectively, to block signals in the relative band.

그리고 본 발명의 다이플렉서를 하나의 칩으로 구현할 경우에 저유전율의 유기기판과 고유전율의 유기기판을 함께 사용한다. 상기 저유전율의 유기기판에는 인덕터의 패턴을 형성하여 인덕터의 패턴들 사이에서 발생하는 기생 커패시턴스의 값을 최소로 하고, 커패시터의 전극들 사이에는 고유전율의 유기기판을 위치시켜 커패시터의 전극들의 크기를 줄이고, 칩을 소형화할 수 있도록 한다.When the diplexer of the present invention is implemented as one chip, an organic substrate having a low dielectric constant and an organic substrate having a high dielectric constant are used together. The inductor pattern is formed on the low dielectric constant organic substrate to minimize the value of parasitic capacitance generated between the inductor patterns, and the high dielectric constant organic substrate is positioned between the electrodes of the capacitor to reduce the size of the electrodes of the capacitor. Reduce the size and chip size.

그러므로 본 발명의 다이플렉서는, 안테나 단자와 제 1 밴드의 듀플렉서의 사이에 위치하는 저역통과필터와 상기 안테나 단자와 제 2 밴드의 듀플렉서의 사이 에 위치하는 고역통과필터로 이루어지고, 상기 저역통과필터 및 고역통과필터들 각각은 상대 대역의 신호를 차단하기 위한 제 1 및 제 2 직렬공진기를 각기 포함하는 것을 특징으로 한다.Therefore, the diplexer of the present invention comprises a low pass filter positioned between the antenna terminal and the duplexer of the first band and a high pass filter positioned between the antenna terminal and the duplexer of the second band. Each of the filter and the high pass filter is characterized in that it comprises a first and a second series resonator respectively for blocking the signal of the relative band.

상기 저역통과필터는 상기 안테나 단자와 상기 제 1 밴드의 듀플렉서의 사이에 연결되어 저역신호를 통과시키는 매칭용 인덕터와 상기 제 1 밴드의 듀플렉서 및 상기 매칭용 인덕터의 접속점과 접지의 사이에 연결되는 제 1 직렬공진기를 포함하고, 상기 고역통과필터는 상기 안테나 단자와 상기 제 2 밴드의 듀플렉서의 사이에 연결되어 고역 신호를 통과시키는 매칭용 커패시터와 상기 제 2 밴드의 듀플렉서 및 상기 매칭용 커패시터의 접속점과 접지의 사이에 연결되는 제 2 직렬공진기를 포함하는 것을 특징으로 한다.The low pass filter is connected between the antenna terminal and the duplexer of the first band to pass a low pass signal, and the coupling between the connection point of the duplexer of the first band and the matching inductor and ground. And a series resonator, wherein the high pass filter is connected between the antenna terminal and the duplexer of the second band to pass a high frequency signal, and a connection point of the duplexer of the second band and the matching capacitor; And a second series resonator connected between grounds.

상기 매칭용 인덕터의 패턴과, 상기 제 1 및 제 2 직렬공진기에 구비되어 있는 인덕터의 패턴은 제 1 층 및 제 3 층 기판에 형성되고, 상기 매칭용 커패시터의 제 1 및 제 2 전극 패턴과, 상기 제 1 및 제 2 직렬공진기에 구비되어 있는 커패시터의 제 1 및 제 2 전극 패턴은 제 2 층 기판을 사이에 두고 형성되며, 상기 제 3 층 기판의 저면에는 접지패턴이 형성되어 상기 제 1 층 내지 제 3 층 기판은 순차적으로 적층되는 것을 특징으로 한다.The pattern of the matching inductor, the patterns of the inductors provided in the first and second series resonators are formed on a first layer and a third layer substrate, the first and second electrode patterns of the matching capacitor, The first and second electrode patterns of the capacitors provided in the first and second series resonators are formed with a second layer substrate interposed therebetween, and a ground pattern is formed on a bottom surface of the third layer substrate to form the first layer. The third to third layer substrates are sequentially stacked.

상기 제 2 층 기판의 유전율은 상기 제 1 층 및 제 3 층 기판의 유전율보다 높은 고유전율을 갖는 것으로서 상기 제 1 층 및 제 3 층 기판의 유전율은 4이고, 상기 제 2 층 기판의 유전율은 40인 것을 특징으로 한다.The dielectric constant of the second layer substrate has a higher dielectric constant than that of the first and third layer substrates, and the dielectric constant of the first and third layer substrates is 4, and the dielectric constant of the second layer substrate is 40. It is characterized by that.

상기 제 1 층 내지 제 3 층 기판은 유기기판인 것을 특징으로 한다.The first to third layer substrates may be organic substrates.

이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다. 따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.The following detailed description is only illustrative, and merely illustrates embodiments of the present invention. In addition, the principles and concepts of the present invention are provided for the purpose of explanation and most useful. Accordingly, various forms that can be implemented by those of ordinary skill in the art, as well as not intended to provide a detailed structure beyond the basic understanding of the present invention through the drawings.

도 3은 본 발명의 다이플렉서의 구성을 보인 회로도이다. 여기서, 부호 300은 저역통과필터이고, 부호 310은 고역통과필터이다. 상기 저역통과필터(300)는 안테나 단자(ANT)와 제 1 밴드 듀플렉서의 사이에 매칭용 인덕터(L11)가 접속되고, 그 매칭용 인덕터(L11) 및 제 1 밴드 듀플렉서의 접속점과 접지의 사이에 커패시터(C11) 및 인덕터(L12)가 직렬 연결된 직렬공진기(302)가 접속된다.3 is a circuit diagram showing the configuration of the diplexer of the present invention. Here, reference numeral 300 denotes a low pass filter, and reference numeral 310 denotes a high pass filter. The low pass filter 300 has a matching inductor L11 connected between the antenna terminal ANT and the first band duplexer, and is connected between a connection point of the matching inductor L11 and the first band duplexer and ground. The series resonator 302 to which the capacitor C11 and the inductor L12 are connected in series is connected.

그리고 상기 고역통과필터(310)는 안테나 단자(ANT)와 제 2 밴드 듀플렉서의 사이에 매칭용 커패시터(C12)가 접속되고, 그 매칭용 커패시터(C12) 및 제 2 밴드 듀플렉서의 접속점과 접지의 사이에 커패시터(C13) 및 인덕터(L13)가 직렬 연결된 직렬공진기(312)가 접속된다.The high pass filter 310 has a matching capacitor C12 connected between the antenna terminal ANT and the second band duplexer, and is connected between the connection point of the matching capacitor C12 and the second band duplexer and the ground. The series resonator 312 to which the capacitor C13 and the inductor L13 are connected in series is connected.

이와 같이 구성된 본 발명의 다이플렉서는 종래와 마찬가지로 제 1 밴드 듀플렉서에서 출력되는 제 1 밴드의 신호가 저역통과필터(300)를 통해 안테나 단자(ANT)로 출력되어 송신되고, 안테나 단자(ANT)를 통해 수신되는 제 1 밴드의 신 호가 저역통과필터(300)를 통해 제 1 밴드 듀플렉서로 입력된다. 이 때, 상기 안테나 단자(ANT)를 통해 송수신되는 제 2 밴드의 신호는 저역통과필터(300)에 구비되어 있는 병렬공진기(302)에 의해 차단되어 제 1 밴드 듀플렉서로 입력되지 않게 된다.As described above, the diplexer of the present invention configured as described above outputs the signal of the first band output from the first band duplexer to the antenna terminal ANT through the low pass filter 300, and is then transmitted to the antenna terminal ANT. The signal of the first band received through the low pass filter 300 is input to the first band duplexer. At this time, the signal of the second band transmitted and received through the antenna terminal ANT is blocked by the parallel resonator 302 provided in the low pass filter 300 is not input to the first band duplexer.

그리고 제 2 밴드 듀플렉서에서 출력되는 제 2 밴드의 신호는 고역통과필터(310)를 통해 안테나 단자(ANT)로 출력되어 송신되고, 안테나 단자(ANT)를 통해 수신되는 제 2 밴드의 신호가 고역통과필터(310)를 통해 제 2 밴드 듀플렉서로 입력된다. 이 때, 상기 안테나 단자(ANT)를 통해 송수신되는 제 1 밴드의 신호는 고역통과필터(310)에 구비되어 있는 직렬공진기(312)에 의해 차단되어 제 2 밴드 듀플렉서로 입력되지 않게 된다.The signal of the second band output from the second band duplexer is output to the antenna terminal ANT through the high pass filter 310, and the signal of the second band received through the antenna terminal ANT is high pass. The filter 310 is input to the second band duplexer. At this time, the signal of the first band transmitted and received through the antenna terminal ANT is blocked by the series resonator 312 provided in the high pass filter 310 is not input to the second band duplexer.

이러한 본 발명의 다이플렉서는 저역통과필터(300) 및 고역통과필터(310)가 모두 직렬공진기(302)(312)를 구비하여 상대 대역의 신호를 차단하게 된다. 즉, 저역통과필터(300)는 직렬공진기(302)가 제 2 밴드의 신호를 차단하고, 고역통과필터(310)는 직렬공진기(312)가 제 1 밴드의 신호를 차단하게 된다.The diplexer of the present invention includes both the low pass filter 300 and the high pass filter 310 with series resonators 302 and 312 to block signals in the relative band. That is, in the low pass filter 300, the series resonator 302 blocks the signal of the second band, and the high pass filter 310 causes the series resonator 312 to block the signal of the first band.

이와 같이 저역통과필터(300) 및 고역통과필터(310)가 모두 직렬공진기(302)(312)를 구비하고 있으므로 별도의 매칭용 커패시터를 구비하지 않아도 되고, 이로 인하여 고역통과필터(310)는 높은 주파수 대역에서 삽입손실이 증가하지 않게 된다.As such, since both the low pass filter 300 and the high pass filter 310 are provided with the series resonators 302 and 312, there is no need to provide a separate matching capacitor, so that the high pass filter 310 is high. The insertion loss does not increase in the frequency band.

도 4는 본 발명의 다이플렉서의 동작특성을 보인 그래프이다. 도 4를 참조하면, 저역통과필터(300) 및 고역통과필터(310)는 직렬공진기(302)(312)에 의해 노치를 가지게 되면서 저역신호 및 고역신호를 각기 통과시킨다.4 is a graph showing the operating characteristics of the diplexer of the present invention. Referring to FIG. 4, the low pass filter 300 and the high pass filter 310 have notches by the series resonators 302 and 312, and pass the low pass signal and the high pass signal, respectively.

그리고 별도의 매칭용 커패시터를 구비하지 않으므로 고역통과필터(310)는 주파수가 높아도 삽입손실이 거의 발생하지 않는다.In addition, since a separate matching capacitor is not provided, the high pass filter 310 hardly generates an insertion loss even at a high frequency.

그러므로 다이플렉서에서 고역통과필터(310)를 설계할 경우에 정확하게 통과대역을 설계할 필요가 없고, 컷오프(cut-off) 주파수(430)만을 정확하게 조절하여도 안정된 특성을 나타내게 되어 회로의 설계 및 구현이 간단하다.Therefore, when designing the high pass filter 310 in the diplexer, it is not necessary to design the passband accurately, and it shows stable characteristics even if only the cut-off frequency 430 is precisely adjusted. The implementation is simple.

이러한 본 발명의 다이플렉서를 구현함에 있어서, 유전율이 다른 유기기판에 적층하는 기술을 적용하였다. 유기기판을 적층할 경우에 소성 과정을 수행하지 않고, 접착제를 이용하여 층간을 접착시키므로 유기기판을 적층할 때 휨 현상 등이 발생하지 않는다.In implementing the diplexer of the present invention, a technique of laminating on an organic substrate having a different dielectric constant was applied. In the case of laminating the organic substrate, the lamination process is not performed, and the interlayer is bonded using an adhesive, so that the bending phenomenon does not occur when the organic substrate is laminated.

그리고 본 발명에서는 예를 들면 유전율이 4 이하인 저유전율의 유기기판과, 유전율이 40 이상인 고유전율의 함께 사용한다. 상기 저유전율의 유기기판에는 인덕터의 패턴을 형성하여 인덕터의 패턴들 사이에서 발생하는 기생 커패시턴스의 값을 감소시킨다.In the present invention, for example, a low dielectric constant organic substrate having a dielectric constant of 4 or less and a high dielectric constant of 40 or more are used together. An inductor pattern is formed on the low dielectric constant organic substrate to reduce the value of parasitic capacitance generated between the inductor patterns.

도 5는 일반적인 인덕터의 등가회로도이다. 도 5를 참조하면, 일반적으로 인덕터의 등가회로는 인덕턴스(L), 커패시턴스(C) 및 저항(R)이 병렬 연결되고, 양 단자와 접지의 사이에 기생 커패시턴스(Ca, Cb)를 가지게 된다. 상기 인덕턴스(L)의 값은 유기기판의 유전율에 의한 영향을 크게 받지 않는다. 그러나 인덕터의 패턴들 사이에서 발생되는 상기 기생 커패시턴스(Ca, Cb)의 값은 유기기판의 유전율이 증가할 경우에 함께 증가하여 인덕터의 자기공진 주파수(Self Resonance Frequency)를 낮추게 된다. 인덕터가 자기공진 주파수 이하에서만 인덕터로 동작하는 것을 감안할 경우에 기생 커패시턴스(Ca, Cb)의 값의 증가는 인덕터의 사용영역이 감소하는 것을 의미한다.5 is an equivalent circuit diagram of a general inductor. Referring to FIG. 5, in general, an equivalent circuit of an inductor has an inductance L, a capacitance C, and a resistor R connected in parallel and has parasitic capacitances Ca and Cb between both terminals and ground. The value of the inductance L is not significantly affected by the dielectric constant of the organic substrate. However, the values of the parasitic capacitances Ca and Cb generated between the patterns of the inductor increase with increasing dielectric constant of the organic substrate, thereby lowering the self resonance frequency of the inductor. Considering that the inductor operates as the inductor only at or below the magnetic resonance frequency, an increase in the value of the parasitic capacitances Ca and Cb means that the inductor usage area is reduced.

그러므로 본 발명에서는 저유전율의 유기기판에 인덕터(L11∼L13)의 패턴을 형성하여 기생 커패시턴스(Ca, Cb)의 값을 줄이고, 자기공진 주파수를 높인다.Therefore, in the present invention, the patterns of the inductors L11 to L13 are formed on the organic substrate of low dielectric constant to reduce the values of the parasitic capacitances Ca and Cb and to increase the magnetic resonance frequency.

그리고 커패시터(C11∼C13)는 유기기판의 유전율이 높을수록 단위면적당 커패시턴스의 값을 증가시킬 수 있으므로 동일한 커패시턴스의 값을 갖는 커패시터의 패턴을 작게 형성할 수 있다. 그러므로 본 발명에서는 커패시터(C11∼C13)의 패턴을 고유전율의 유기기판에 형성하여 다이플렉서의 크기를 소형화할 수 있다.In addition, the capacitors C11 to C13 can increase the capacitance value per unit area as the dielectric constant of the organic substrate increases, so that a pattern of capacitors having the same capacitance value can be formed small. Therefore, in the present invention, the pattern of the capacitors C11 to C13 is formed on the organic substrate having a high dielectric constant to reduce the size of the diplexer.

도 6은 본 발명의 다이플렉서를 유기기판에 구현한 상태를 보인 사시도로서 본 발명의 다이플렉서는 3층의 유기기판(600, 610, 620)으로 이루어진다. 상기 제 1 층의 유기기판(600)은 예를 들면, 유전율이 4인 저유전율의 유기기판이고, 제 2 층의 유기기판(610)은 예를 들면, 고유전율의 유기기판이며, 제 3 층의 유기기판(620)은 상기 제 1 층의 유기기판(600)과 마찬가지로 유전율이 4인 저유전율의 유기기판이다.6 is a perspective view showing a state in which the diplexer of the present invention is implemented on an organic substrate, and the diplexer of the present invention is composed of three layers of organic substrates 600, 610, and 620. The organic substrate 600 of the first layer is, for example, a low dielectric constant organic substrate having a dielectric constant of 4, and the organic substrate 610 of the second layer is, for example, an organic substrate having a high dielectric constant. The organic substrate 620 is a low dielectric constant organic substrate having a dielectric constant of 4, similar to the organic substrate 600 of the first layer.

상기 제 1 층 내지 제 3 층의 유기기판(600, 610, 620)의 표면에는 상술한 바와 같이 본 발명의 다이플렉서를 구성하는 인덕터(L11∼L13) 및 커패시터(C11∼C13)의 패턴들이 형성되고, 제 3 층의 유기기판(620)의 저면에는 접지패턴(630)이 형성된다.As described above, patterns of the inductors L11 to L13 and the capacitors C11 to C13 constituting the diplexer of the present invention are formed on the surfaces of the organic substrates 600, 610, and 620 of the first to third layers. The ground pattern 630 is formed on the bottom of the organic substrate 620 of the third layer.

도 7a 내지 도 7d는 본 발명의 다이플렉서를 구현하기 위하여 제 1 층 내지 제 3 층 유기기판들의 표면에 형성된 패턴과, 제 3 층 유기기판의 저면에 형성된 접지패턴을 보인 평면도이다. 도 7a를 참조하면, 저유전율의 제 1 층 유기기판(600)의 표면에는 안테나 연결단자의 패턴(700)과, 제 1 밴드 듀플렉서 연결단자의 패턴(702)과, 제 2 밴드 듀플렉서 연결단자의 패턴(704)과, 인덕터(L11)의 1/2 패턴(706)과, 인덕터(L12)의 패턴(708)과, 인덕터(L13)의 1/2 패턴(710)이 형성된다.7A to 7D are plan views illustrating patterns formed on surfaces of first to third layer organic substrates and ground patterns formed on bottom surfaces of third layer organic substrates to implement the diplexer of the present invention. Referring to FIG. 7A, the pattern 700 of the antenna connection terminal, the pattern 702 of the first band duplexer connection terminal, and the second band duplexer connection terminal may be formed on the surface of the low dielectric constant first layer organic substrate 600. A pattern 704, a half pattern 706 of the inductor L11, a pattern 708 of the inductor L12, and a half pattern 710 of the inductor L13 are formed.

도 7b를 참조하면, 고유전율의 제 2 층 유기기판(610)에는 커패시터(C11∼C13)의 제 1 전극 패턴(712, 714, 716)과, 인덕터(L11)의 1/2 패턴(718)이 형성된다.Referring to FIG. 7B, the second layer organic substrate 610 having a high dielectric constant includes the first electrode patterns 712, 714, and 716 of the capacitors C11 to C13, and the 1/2 pattern 718 of the inductor L11. Is formed.

도 7c를 참조하면, 저유전율의 제 3 층 유기기판(620)에는 커패시터(C11∼C13)의 제 2 전극 패턴(720, 722, 724)과, 인덕터(L13)의 1/2 패턴(726)이 형성된다.Referring to FIG. 7C, the second dielectric layer 620 having the low dielectric constant includes the second electrode patterns 720, 722, and 724 of the capacitors C11 to C13, and the half pattern 726 of the inductor L13. Is formed.

그리고 7d를 참조하면, 접지패턴(630)에는 후술하는 비아 홀(700, 752, 754, 758, 760, 762)을 그 접지패턴(630)과 분리하기 위한 복수의 분리패턴(728, 730, 732, 734, 736, 738)이 형성된다.7D, the ground patterns 630 include a plurality of separation patterns 728, 730, and 732 for separating the via holes 700, 752, 754, 758, 760, and 762 described later from the ground patterns 630. , 734, 736, and 738 are formed.

이와 같이 패턴이 형성된 제 1 층 내지 제 3 층의 유기기판(600, 610, 620)들은 접착제 등을 사용하여 순차적으로 적층되어 본 발명의 다이플렉서를 구성하게 된다.As described above, the organic substrates 600, 610, and 620 of the first to third layers having the pattern are sequentially stacked by using an adhesive or the like to constitute the diplexer of the present invention.

상기 적층된 본 발명의 다이플렉서는 도 8에 도시된 바와 같이 제 1 층 유기기판(600)의 표면에 형성된 안테나 연결단자의 패턴(700)이 인덕터(L11)의 1/2 패턴(706)의 일측단자에 연결되고, 인덕터(L11)의 1/2 패턴(706)의 타측단자는 비아 홀(750)을 통해 제 2 층 유기기판(610)의 인덕터(L11)의 1/2 패턴(718)의 일측단자와 연결된다.As shown in FIG. 8, the stacked diplexer of the present invention has a pattern 700 of antenna connection terminals formed on the surface of the first layer organic substrate 600 having a half pattern 706 of the inductor L11. The other terminal of the 1/2 pattern 706 of the inductor L11 is connected to one terminal of the second pattern 718 of the inductor L11 of the second layer organic substrate 610 through the via hole 750. It is connected to one terminal of).

상기 제 2 층 유기기판(610)의 인덕터(L11)의 1/2 패턴(718)의 타측단자는 비아 홀(752)를 통해 제 1 층 유기기판(600)의 제 1 밴드 듀플렉서 연결단자의 패턴(702)과 연결되고, 또한 상기 제 2 층 유기기판(610)의 인덕터(L11)의 1/2 패턴(718)의 타측단자는 커패시터(C11)의 제 1 전극 패턴(712)과 연결된다.The other terminal of the 1/2 pattern 718 of the inductor L11 of the second layer organic substrate 610 is connected to the first band duplexer connection terminal of the first layer organic substrate 600 through the via hole 752. The other terminal of the 1/2 pattern 718 of the inductor L11 of the second layer organic substrate 610 is connected to the first electrode pattern 712 of the capacitor C11.

제 3 층 유기기판(620)에 형성된 커패시터(C11)의 제 2 전극 패턴(720)은 비아 홀(754)을 통해 제 1 층 유기기판(600)에 형성되어 있는 인덕터(L12)의 패턴(708)의 일측단자에 연결되고, 인덕터(L12)의 패턴(708)의 타측단자는 비아 홀(756)을 통해 접지패턴(756)과 연결된다.The second electrode pattern 720 of the capacitor C11 formed on the third layer organic substrate 620 is a pattern 708 of the inductor L12 formed in the first layer organic substrate 600 through the via hole 754. The other terminal of the pattern 708 of the inductor L12 is connected to the ground pattern 756 through the via hole 756.

또한 제 1 층 유기기판(600)의 표면에 형성된 안테나 연결단자의 패턴(700)이 비아 홀(758)을 통해 제 3 층 유기기판(620)의 커패시터(C12)의 제 2 전극 패턴(722)에 연결되고, 제 2 층 유기기판(610)의 커패시터(C12)의 제 1 전극 패턴(714)이 비아 홀(760)을 통해 제 1 층 유기기판(600)의 제 2 밴드 듀플렉서 연결단자의 패턴(704)과 연결되며, 또한 제 2 층 유기기판(610)의 커패시터(C12)의 제 1 전극 패턴(714)이 제 2 층 유기기판(610)의 커패시터(C13)의 제 1 전극 패턴(716)과 연결된다.In addition, the pattern 700 of the antenna connection terminal formed on the surface of the first layer organic substrate 600 is connected to the second electrode pattern 722 of the capacitor C12 of the third layer organic substrate 620 through the via hole 758. The first electrode pattern 714 of the capacitor C12 of the second layer organic substrate 610 is connected to the pattern of the second band duplexer connector of the first layer organic substrate 600 through the via hole 760. 704, and the first electrode pattern 714 of the capacitor C12 of the second layer organic substrate 610 is connected to the first electrode pattern 716 of the capacitor C13 of the second layer organic substrate 610. ).

제 3 층 유기기판(620)의 커패시터(C13)의 제 2 전극 패턴(724)은 인덕터(L13)의 1/2 패턴(726)의 일측단자에 연결되고, 인덕터(L13)의 1/2 패턴(726)의 타측단자가 비아 홀(762)을 통해 제 1 층 유기기판(600)의 인덕터(L13)의 1/2 패턴(710)의 일측단자에 연결되며, 인덕터(L13)의 1/2 패턴(710)의 타측단자는 비아 홀(756)을 통해 접지패턴(630)에 연결된다.The second electrode pattern 724 of the capacitor C13 of the third layer organic substrate 620 is connected to one terminal of the half pattern 726 of the inductor L13 and the half pattern of the inductor L13. The other terminal of 726 is connected to one terminal of the 1/2 pattern 710 of the inductor L13 of the first layer organic substrate 600 through the via hole 762, and the half of the inductor L13. The other terminal of the pattern 710 is connected to the ground pattern 630 through the via hole 756.

이와 같이 구현된 본 발명의 다이플렉서는 고유전율의 제 2 층 기판(610)을 사이에 두고, 커패시터(C11∼C13)의 제 1 전극 패턴(712, 714, 716)과 제 1 전극 패턴(720, 722, 724)을 형성하였다. 그러므로 제 1 전극 패턴(712, 714, 716)과 제 1 전극 패턴(720, 722, 724)의 크기를 작게 형성하여도 충분한 커패시턴스를 얻을 수 있어 칩의 크기를 소형화할 수 있다.The diplexer of the present invention implemented as described above has the high dielectric constant second layer substrate 610 interposed therebetween, and the first electrode patterns 712, 714, and 716 and the first electrode pattern of the capacitors C11 to C13 ( 720, 722, 724). Therefore, even if the sizes of the first electrode patterns 712, 714, 716 and the first electrode patterns 720, 722, 724 are made small, sufficient capacitance can be obtained, thereby miniaturizing the size of the chip.

또한 저유전율의 제 1 층 유기기판(600)을 사이에 두고, 인덕터(L11)의 1/2 패턴(706, 718)을 형성하며, 저유전율의 제 1 층 유기기판(600)과 고유전율의 제 2 층 유기기판(610)을 사이에 두고, 인덕터(L13)의 1/2 패턴(710, 726)을 형성하였으므로 인덕터(L11)의 1/2 패턴(706, 718)의 사이에 형성되는 기생 커패시턴스와 인덕터(L13)의 1/2 패턴(710, 726)들 사이에서 형성되는 기생 커패시턴스의 값은 무시할 수 있을 정도로 작아 다이플렉서의 동작에 거의 영향을 주지 못하게 된다.In addition, a half-pattern 706 and 718 of the inductor L11 are formed with the first dielectric layer 600 having a low dielectric constant therebetween, and the first dielectric layer 600 having a low dielectric constant and the high dielectric constant Since the second patterns 710 and 726 of the inductor L13 are formed with the second layer organic substrate 610 interposed therebetween, parasitics formed between the half patterns 706 and 718 of the inductor L11. The value of the parasitic capacitance formed between the capacitance and the half patterns 710 and 726 of the inductor L13 is negligible so that it hardly affects the operation of the diplexer.

도 9는 본 발명의 다이플렉서를 하나의 칩으로 구현한 후 동작특성을 측정하여 보인 그래프이다. 도 9를 참조하면, 본 발명의 다이플렉서에서 고역통과필터(3310)는 주파수가 증가하여도 삽입손실이 증가하지 않고, 거의 일정하게 유지되었음이 확인되었다.9 is a graph showing the operation characteristics after implementing the diplexer of the present invention in one chip. Referring to FIG. 9, it was confirmed that the high pass filter 3310 of the diplexer of the present invention remained almost constant without increasing the insertion loss even when the frequency was increased.

이는 도 3의 다이플렉서 회로를 도 6, 도 7a 내지 도7d 및 도 8에서 설명한 바와 같이 구현하였을 경우에 다이플렉서 회로의 특성이 그대로 실현되었음을 의미한다.This means that the characteristics of the diplexer circuit are realized when the diplexer circuit of FIG. 3 is implemented as described with reference to FIGS. 6, 7A, 7D, and 8.

이상에서 상세히 설명한 바와 같이 본 발명은 저역통과필터 및 고역통과필터가 각기 직렬공진기를 구비하여 제 1 밴드 및 제 2 밴드의 신호를 상호간에 분리하는 것으로서 저역통과필터에 별도의 매칭용 커패시터를 구비하지 않아도 되어 고역통과필터에서의 고역특성을 개선할 수 있다.As described in detail above, in the present invention, the low pass filter and the high pass filter each have a series resonator to separate signals of the first band and the second band from each other, and thus the low pass filter does not include a separate matching capacitor. It is possible to improve the high pass characteristics in the high pass filter.

그리고 본 발명의 다이플렉서를 하나의 칩으로 구현할 경우에 인덕터의 패턴은 저유전율의 유기기판에 형성하여 기생 커패시턴스의 값을 줄이고, 커패시터의 패턴은 고유전율의 유기기판에 형성하여 적층함으로써 다이플렉서의 특성을 개선하 고, 칩의 크기를 소형화할 수 있는 등의 효과가 있다.When the diplexer of the present invention is implemented as one chip, the inductor pattern is formed on an organic substrate having a low dielectric constant to reduce parasitic capacitance, and the capacitor pattern is formed on an organic substrate having a high dielectric constant and laminated. It can improve the characteristics of the lexer and reduce the size of the chip.

이상에서는 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.The present invention has been described in detail with reference to exemplary embodiments, but those skilled in the art to which the present invention pertains can make various modifications without departing from the scope of the present invention. Will understand.

그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.

Claims (6)

안테나 단자와 제 1 밴드의 듀플렉서의 사이에 위치하는 저역통과필터; 및A low pass filter positioned between the antenna terminal and the duplexer of the first band; And 상기 안테나 단자와 제 2 밴드의 듀플렉서의 사이에 위치하는 고역통과필터로 이루어지고,A high pass filter positioned between the antenna terminal and the duplexer of the second band, 상기 저역통과필터는;The low pass filter is; 상기 안테나 단자와 상기 제 1 밴드의 듀플렉서의 사이에 연결되어 저역신호를 통과시키는 매칭용 인덕터; 및A matching inductor connected between the antenna terminal and the duplexer of the first band to pass a low pass signal; And 상기 제 1 밴드의 듀플렉서 및 상기 매칭용 인덕터의 접속점과 접지의 사이에 연결되는 제 1 직렬공진기를 포함하고,A first series resonator connected between a connection point of the duplexer and the matching inductor of the first band and ground; 상기 고역통과필터는;The high pass filter is; 상기 안테나 단자와 상기 제 2 밴드의 듀플렉서의 사이에 연결되어 고역 신호를 통과시키는 매칭용 커패시터; 및A matching capacitor connected between the antenna terminal and the duplexer of the second band to pass a high frequency signal; And 상기 제 2 밴드의 듀플렉서 및 상기 매칭용 커패시터의 접속점과 접지의 사이에 연결되는 제 2 직렬공진기를 포함하여 구성된 다이플렉서.And a second series resonator connected between the duplexer of the second band and the connection point of the matching capacitor and ground. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 매칭용 인덕터의 패턴과, 상기 제 1 및 제 2 직렬공진기에 구비되어 있는 인덕터의 패턴은 제 1 층 및 제 3 층 기판에 형성되고,The pattern of the matching inductor and the patterns of the inductors provided in the first and second series resonators are formed on the first and third layer substrates, 상기 매칭용 커패시터의 제 1 및 제 2 전극 패턴과, 상기 제 1 및 제 2 직렬공진기에 구비되어 있는 커패시터의 제 1 및 제 2 전극 패턴은 제 2 층 기판을 사이에 두고 형성되며;First and second electrode patterns of the matching capacitor and first and second electrode patterns of the capacitors provided in the first and second series resonators are formed with a second layer substrate therebetween; 상기 제 3 층 기판의 저면에는 접지패턴이 형성되어 상기 제 1 층 내지 제 3 층 기판은 순차적으로 적층되는 것을 특징으로 하는 다이플렉서.A grounding pattern is formed on a bottom surface of the third layer substrate so that the first to third layer substrates are sequentially stacked. 제 3 항에 있어서, 상기 제 2 층 기판의 유전율은;The method of claim 3, wherein the dielectric constant of the second layer substrate; 상기 제 1 층 및 제 3 층 기판의 유전율보다 높은 고유전율을 갖는 것을 특징으로 하는 다이플렉서.And a high dielectric constant higher than that of the first and third layer substrates. 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 제 1 층 및 제 3 층 기판의 유전율은 4이고, 상기 제 2 층 기판의 유전율은 40인 것을 특징으로 하는 다이플렉서.The dielectric constant of the first layer and the third layer substrate is 4, the dielectric constant of the second layer substrate is 40. 제 3 항 또는 제 4 항에 있어서, 상기 제 1 층 내지 제 3 층 기판은;The method of claim 3 or 4, wherein the first layer to the third layer substrate; 유기기판인 것을 특징으로 하는 다이플렉서.Diplexer characterized in that the organic substrate.
KR1020070050872A 2007-05-25 2007-05-25 Diplexer KR100862886B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070050872A KR100862886B1 (en) 2007-05-25 2007-05-25 Diplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050872A KR100862886B1 (en) 2007-05-25 2007-05-25 Diplexer

Publications (1)

Publication Number Publication Date
KR100862886B1 true KR100862886B1 (en) 2008-10-13

Family

ID=40153165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050872A KR100862886B1 (en) 2007-05-25 2007-05-25 Diplexer

Country Status (1)

Country Link
KR (1) KR100862886B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044502A1 (en) * 2008-10-16 2010-04-22 Samyoung Electronics Co., Ltd. Dual band pass filter
KR20160016097A (en) * 2014-08-04 2016-02-15 엘지이노텍 주식회사 Printed diplexer
KR20180000641U (en) * 2016-08-25 2018-03-07 윌신 테크놀로지 코포레이션 Micro-diplexer with enhanced isolation and loss
KR20180064054A (en) * 2016-12-05 2018-06-14 순천향대학교 산학협력단 Wideband and combiner to improve pimd performace
US11095322B2 (en) * 2017-02-28 2021-08-17 Vivo Mobile Communication Co., Ltd. Multiplexed antenna and method for multiplexing antenna

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332889B1 (en) 2000-09-01 2002-04-15 이형도 One chip diplexer of dual phone and method for producting one chip diplexer
JP2003209454A (en) * 2001-11-12 2003-07-25 Matsushita Electric Ind Co Ltd Diplexer, and high-frequency switch and antenna duplexer using the same
KR20040025469A (en) * 2002-09-19 2004-03-24 엘지전자 주식회사 Diplexer circuit for dual band terminal
US20050230812A1 (en) 2002-06-25 2005-10-20 Andreas Przadka Electronic component comprising a multilayer substrate and corresponding method of production
JP2006211272A (en) 2005-01-27 2006-08-10 Kyocera Corp Diplexer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332889B1 (en) 2000-09-01 2002-04-15 이형도 One chip diplexer of dual phone and method for producting one chip diplexer
JP2003209454A (en) * 2001-11-12 2003-07-25 Matsushita Electric Ind Co Ltd Diplexer, and high-frequency switch and antenna duplexer using the same
US20050230812A1 (en) 2002-06-25 2005-10-20 Andreas Przadka Electronic component comprising a multilayer substrate and corresponding method of production
KR20040025469A (en) * 2002-09-19 2004-03-24 엘지전자 주식회사 Diplexer circuit for dual band terminal
JP2006211272A (en) 2005-01-27 2006-08-10 Kyocera Corp Diplexer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044502A1 (en) * 2008-10-16 2010-04-22 Samyoung Electronics Co., Ltd. Dual band pass filter
KR20160016097A (en) * 2014-08-04 2016-02-15 엘지이노텍 주식회사 Printed diplexer
KR102224290B1 (en) 2014-08-04 2021-03-08 엘지이노텍 주식회사 Printed diplexer
KR20180000641U (en) * 2016-08-25 2018-03-07 윌신 테크놀로지 코포레이션 Micro-diplexer with enhanced isolation and loss
KR20180064054A (en) * 2016-12-05 2018-06-14 순천향대학교 산학협력단 Wideband and combiner to improve pimd performace
US11095322B2 (en) * 2017-02-28 2021-08-17 Vivo Mobile Communication Co., Ltd. Multiplexed antenna and method for multiplexing antenna

Similar Documents

Publication Publication Date Title
US7616079B2 (en) Bulk acoustic wave resonator and circuit comprising same
US6982612B2 (en) Duplexer and communication apparatus with a matching circuit including a trap circuit for harmonic suppression
JP6183456B2 (en) High frequency module
KR100809172B1 (en) Baw duplexer without phase shifter
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
JP6249020B2 (en) High frequency module
KR101610212B1 (en) Band-pass filter, high-frequency part, and communication device
CN111226393B (en) RF filter and method of designing RF filter
US7825748B2 (en) Integrable tunable filter circuit comprising a set of BAW resonators
JPH0758506A (en) Lc type dielectric filter and antenna multicoupler using it
KR100456262B1 (en) LC filter circuit, multilayered LC complex component, multiplexer and wireless communication apparatus
CN111164889A (en) Hybrid filter device and multi-channel modulator
GB2380879A (en) Laminated LC low-pass filter with trap circuit
KR100862886B1 (en) Diplexer
JPH10290108A (en) Directional coupler
EP0998036B1 (en) Multiplexer/branching filter
JP5804076B2 (en) LC filter circuit and high frequency module
CN101138129A (en) Delay line
US6504452B2 (en) Low-pass filter and mobile communication device using the same
JP4635302B2 (en) Multilayer LC high-pass filter, frequency demultiplexing circuit and front-end module for mobile communications
KR100969766B1 (en) Improved lumped components band pass filter into the substrate
KR100784411B1 (en) Front-end module for dual-band terminal
JP4678570B2 (en) Demultiplexer and high frequency composite parts using the same
US20220294413A1 (en) Hybrid signal filter
KR100909001B1 (en) Duplexer for redistributiing frequency of wireless relay system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee