JP5804076B2 - LC filter circuit and high frequency module - Google Patents

LC filter circuit and high frequency module Download PDF

Info

Publication number
JP5804076B2
JP5804076B2 JP2013542933A JP2013542933A JP5804076B2 JP 5804076 B2 JP5804076 B2 JP 5804076B2 JP 2013542933 A JP2013542933 A JP 2013542933A JP 2013542933 A JP2013542933 A JP 2013542933A JP 5804076 B2 JP5804076 B2 JP 5804076B2
Authority
JP
Japan
Prior art keywords
inductor
capacitor
circuit
filter circuit
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013542933A
Other languages
Japanese (ja)
Other versions
JPWO2013069498A1 (en
Inventor
岸本 健
健 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013542933A priority Critical patent/JP5804076B2/en
Publication of JPWO2013069498A1 publication Critical patent/JPWO2013069498A1/en
Application granted granted Critical
Publication of JP5804076B2 publication Critical patent/JP5804076B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance

Description

本発明は、LC並列共振回路を備えたLCフィルタ回路及び高周波モジュールに関する。   The present invention relates to an LC filter circuit and a high frequency module including an LC parallel resonant circuit.

携帯電話機等の移動体通信機器には、小型で低損失かつ量産性に優れた積層型のフィルタ回路が用いられている(例えば、特許文献1参照)。図1は、特許文献1に用いられるLCフィルタ回路の回路図である。   For mobile communication devices such as mobile phones, a multilayer filter circuit having a small size, low loss, and excellent mass productivity is used (for example, see Patent Document 1). FIG. 1 is a circuit diagram of an LC filter circuit used in Patent Document 1.

図1に示す回路は、第1入出力端子P1及び第2入出力端子P2を接続する信号ラインとグランドとの間に、インダクタL11とキャパシタC11で構成されたLC並列共振回路が挿入されている。LC並列共振回路は、当該共振回路の共振周波数において回路インピーダンスが最大(無限大)となるインピーダンス特性を有しているので、これを利用して、当該共振周波数を含む周波数帯域の信号を通過させることができる。   In the circuit shown in FIG. 1, an LC parallel resonant circuit composed of an inductor L11 and a capacitor C11 is inserted between a signal line connecting the first input / output terminal P1 and the second input / output terminal P2 and the ground. . The LC parallel resonant circuit has an impedance characteristic in which the circuit impedance is maximum (infinite) at the resonance frequency of the resonance circuit, and this is used to pass a signal in a frequency band including the resonance frequency. be able to.

特開2003−258587号公報JP 2003-2558587 A

上述のように、特定の周波数帯域を通過させるフィルタ回路を形成する場合、特定周波数帯域(通過帯域)の端で急峻な減衰が得られるような特性(以下、このような特性を急峻な減衰特性と称する。)を実現することで、通過帯域幅が不要に広くなることを防止する。このような特性を実現することで、例えば、通過させたい通信信号と減衰させたい通信信号の帯域が近接していても、通過させたい通信信号のみを通過させることができる。   As described above, when forming a filter circuit that allows passage of a specific frequency band, characteristics that allow steep attenuation at the end of the specific frequency band (pass band) (hereinafter, such characteristics are referred to as steep attenuation characteristics). To prevent the passband from becoming unnecessarily wide. By realizing such characteristics, for example, even if the band of the communication signal to be passed and the band of the communication signal to be attenuated are close to each other, only the communication signal to be passed can be passed.

ところで、図1のようなLC並列共振回路を含むフィルタ回路を用いた場合、キャパシタC11のキャパシタンスを高くすることで減衰特性を急峻にできるが、通過帯域の減衰量も増え、挿入損失が大きくなる。一方、インダクタL11のインダクタンスを高くすることで挿入損失を小さくすることができるが、この場合、減衰特性が緩やかになってしまい、3dB帯域幅が広くなってしまう。このため、図1に示すような従来のフィルタ回路では、使用帯域が近接する通信信号同士を確実に分離できるフィルタを実現することができない。   By the way, when the filter circuit including the LC parallel resonance circuit as shown in FIG. 1 is used, the attenuation characteristic can be sharpened by increasing the capacitance of the capacitor C11. However, the amount of attenuation in the passband increases and the insertion loss increases. . On the other hand, the insertion loss can be reduced by increasing the inductance of the inductor L11. However, in this case, the attenuation characteristic becomes gradual and the 3 dB bandwidth becomes wide. For this reason, the conventional filter circuit as shown in FIG. 1 cannot realize a filter that can reliably separate communication signals in close proximity to each other.

さらに、インダクタL11のインダクタンスを高くするためには、インダクタL11の導体の巻き回数を多くする等、設計変更する必要があり、必然的に回路サイズも大きくなる傾向にあった。このため、インダクタンスに上限がある場合、回路サイズ上、挿入損失をある程度犠牲にしなければならない。   Furthermore, in order to increase the inductance of the inductor L11, it is necessary to change the design, for example, by increasing the number of windings of the conductor of the inductor L11, and the circuit size tends to increase. For this reason, if there is an upper limit in inductance, insertion loss must be sacrificed to some extent in terms of circuit size.

斯かる問題に鑑みて、本発明の目的は、挿入損失が低く、急峻な減衰特性を得ることができる小型のLCフィルタ回路及び高周波モジュールを提供することにある。   In view of such a problem, an object of the present invention is to provide a small LC filter circuit and a high-frequency module that have low insertion loss and can obtain steep attenuation characteristics.

この発明のLCフィルタ回路は、第1入出力端子と第2入出力端子とを結ぶ信号ラインに対して、第1端部が接続する第1インダクタと、第2インダクタおよび該第2インダクタに並列接続するキャパシタからなる第1LC並列回路と、を有する第1の回路を備える。LCフィルタ回路は、信号ラインに対して、第1端部が接続する第3インダクタと、第4インダクタおよび該第4インダクタに並列接続するキャパシタからなる第2のLC並列回路と、を有する第2の回路を備える。第1インダクタと第2インダクタは磁界結合するように配置されている。第3インダクタと第4インダクタは磁界結合するように配置されている。第1のLC並列回路の第2インダクタとキャパシタとの一方の接続点、および、第2LC並列回路の第4インダクタとキャパシタとの一方の接続点は、接地用のキャパシタを介して接地されている。第1のLC並列回路のキャパシタは、第2インダクタによる寄生キャパシタで形成され、第2のLC並列回路のキャパシタは、第4インダクタによる寄生キャパシタで形成されている。 In the LC filter circuit of the present invention, a first inductor connected at a first end to a signal line connecting the first input / output terminal and the second input / output terminal, a second inductor, and the second inductor are connected in parallel. It comprises a first LC parallel circuit of the capacitor connected, the first circuit having. The LC filter circuit has a second inductor having a first inductor connected to the signal line, and a second LC parallel circuit including a fourth inductor and a capacitor connected in parallel to the fourth inductor. The circuit is provided. The first inductor and the second inductor are arranged to be magnetically coupled. The third inductor and the fourth inductor are arranged so as to be magnetically coupled. One connection point between the second inductor and the capacitor of the first LC parallel circuit, and the fourth one of the connection point between the inductor and the capacitor of the second LC parallel circuit, via the Capacity data for grounding the ground Has been. The capacitor of the first LC parallel circuit is formed by a parasitic capacitor by a second inductor, and the capacitor of the second LC parallel circuit is formed by a parasitic capacitor by a fourth inductor.

この構成では、第1インダクタと、LC並列回路を構成する第2インダクタとが、磁界結合することで、相互インダクタが形成される。これにより、第1インダクタ、第2インダクタ、およびキャパシタの三個の回路素子だけで、第1インダクタ、第2インダクタ、相互インダクタ、およびキャパシタの四個の回路素子からなるフィルタ回路が構成される。したがって、実際に積層体に形成する回路素子数を増加させることなく、1個のインダクタと1個のLC並列回路の組合せだけでは実現できない減衰特性や減衰極を実現できる。   In this configuration, the first inductor and the second inductor constituting the LC parallel circuit are magnetically coupled to form a mutual inductor. As a result, a filter circuit including four circuit elements of the first inductor, the second inductor, the mutual inductor, and the capacitor is configured by only the three circuit elements of the first inductor, the second inductor, and the capacitor. Therefore, it is possible to realize an attenuation characteristic and an attenuation pole that cannot be realized only by a combination of one inductor and one LC parallel circuit, without actually increasing the number of circuit elements formed in the multilayer body.

また、この発明のLCフィルタ回路では、第1インダクタの第1端部と反対側の第2端部は、接地あるいはキャパシタ、インダクタ等の素子を介して接地されていることが好ましい。   In the LC filter circuit of the present invention, it is preferable that the second end opposite to the first end of the first inductor is grounded or grounded via an element such as a capacitor or an inductor.

この構成では、具体的なLCフィルタ回路の一例を示している。この構成では、信号ラインとグランドとの間に、第1インダクタが接続され、この第1インダクタにLC並列回路の第2インダクタが磁界結合する回路構成となる。このような回路構成により、特定の周波数帯域を通過帯域とし、当該通過帯域よりも高周波数側および低周波数側が減衰帯域となるフィルタを構成できる。そして、後述のように、各回路素子を適宜設定することで、低周波数側の減衰特性を急傾斜にし、通過帯域の高周波数側に減衰極を有する特性を実現できる。すなわち、通過帯域幅が不要に広くなることを防止し、通過帯域の両端での減衰量を稼ぐことができるフィルタ回路を実現できる。   In this configuration, an example of a specific LC filter circuit is shown. In this configuration, the first inductor is connected between the signal line and the ground, and the second inductor of the LC parallel circuit is magnetically coupled to the first inductor. With such a circuit configuration, it is possible to configure a filter having a specific frequency band as a pass band and an attenuation band on the higher frequency side and the lower frequency side than the pass band. As will be described later, by appropriately setting each circuit element, the attenuation characteristic on the low frequency side can be steeply inclined, and the characteristic having the attenuation pole on the high frequency side of the pass band can be realized. That is, it is possible to realize a filter circuit that can prevent the passband width from becoming unnecessarily wide and can increase the attenuation at both ends of the passband.

また、この発明のLCフィルタ回路では、第2インダクタのインダクタンスは、第1インダクタのインダクタンスよりも大きいことが好ましい。   In the LC filter circuit of the present invention, it is preferable that the inductance of the second inductor is larger than the inductance of the first inductor.

この構成では、上述の特性をより効果的に実現することができる。   With this configuration, the above-described characteristics can be realized more effectively.

また、この発明のLCフィルタ回路のキャパシタは、第2インダクタの寄生キャパシタであることが好ましい。   The capacitor of the LC filter circuit of the present invention is preferably a parasitic capacitor of the second inductor.

この構成では、さらにキャパシタも、積層体に実際に形成することなく、回路上に実現できる。これにより、さらなる小型化が可能になる。   In this configuration, a capacitor can also be realized on the circuit without actually being formed in the multilayer body. Thereby, further downsizing becomes possible.

また、この発明の高周波モジュールは、LCフィルタ回路の構成からなる。高周波モジュールは、複数の誘電体層が積層された積層体と、誘電体層に設けられ第1インダクタ、第2インダクタ及びキャパシタを形成する導電パターンとを備える。第1インダクタを形成する導電パターンと第2インダクタを形成する導電パターンは、積層体の積層方向に沿って、少なくとも一部が対向していることが好ましい。   The high frequency module of the present invention has a configuration of an LC filter circuit. The high-frequency module includes a laminate in which a plurality of dielectric layers are laminated, and a conductive pattern that is provided on the dielectric layer and forms a first inductor, a second inductor, and a capacitor. It is preferable that at least a part of the conductive pattern forming the first inductor and the conductive pattern forming the second inductor face each other along the stacking direction of the stacked body.

この構成では、上述のLCフィルタ回路を形づくる高周波モジュールの具体的構造例を示している。   In this configuration, a specific structural example of the high-frequency module forming the above-described LC filter circuit is shown.

また、この発明の高周波モジュールは、LCフィルタ回路の構成を複数有する。高周波モジュールは、複数の誘電体層が積層された積層体と、誘電体層に設けられ第1インダクタ、第2インダクタ及びキャパシタを形成する導電パターンと、を備える。第1インダクタを形成する導電パターンと第2インダクタを形成する導電パターンは、複数のLCフィルタ回路毎に、積層体の積層方向に沿って、少なくとも一部が対向していることが好ましい。   The high-frequency module of the present invention has a plurality of LC filter circuit configurations. The high-frequency module includes a laminate in which a plurality of dielectric layers are laminated, and a conductive pattern that is provided on the dielectric layer and forms a first inductor, a second inductor, and a capacitor. It is preferable that at least a part of the conductive pattern forming the first inductor and the conductive pattern forming the second inductor face each other in the stacking direction of the stacked body for each of the plurality of LC filter circuits.

この構成では、上述のLCフィルタ回路を複数形づくる高周波モジュールの具体的構造例を示している。   This configuration shows a specific structural example of a high-frequency module in which a plurality of the above-described LC filter circuits are formed.

この発明によれば、挿入損失が低く、急峻な減衰特性を得ることができるLCフィルタ回路を簡素な回路構成で且つ小型に形成することができる。   According to the present invention, an LC filter circuit that has a low insertion loss and can obtain steep attenuation characteristics can be formed with a simple circuit configuration and a small size.

特許文献1に用いられるLCフィルタ回路の回路図である。FIG. 11 is a circuit diagram of an LC filter circuit used in Patent Document 1. 第1の実施形態に係るLCフィルタ回路1の回路図である。1 is a circuit diagram of an LC filter circuit 1 according to a first embodiment. 第1の実施形態に係るLCフィルタ回路1および従来のLCフィルタ回路の伝送特性図である。It is a transmission characteristic figure of LC filter circuit 1 concerning a 1st embodiment, and the conventional LC filter circuit. 第1の実施形態に係るLCフィルタ回路10の相互インダクタンスMを考慮した等価回路図である。It is an equivalent circuit diagram in consideration of mutual inductance M of LC filter circuit 10 concerning a 1st embodiment. 第2の実施形態に係るLCフィルタ回路1Aの回路図である。FIG. 5 is a circuit diagram of an LC filter circuit 1A according to a second embodiment. 第2の実施形態に係るLCフィルタ回路1Aの伝送特性図である。It is a transmission characteristic figure of LC filter circuit 1A concerning a 2nd embodiment. 第2の実施形態に係るLCフィルタ回路1Aを備えた高周波モジュールの一部の積み図である。It is a partial stacking figure of the high frequency module provided with 1 A of LC filter circuits which concern on 2nd Embodiment. 第2の実施形態に係るLCフィルタ回路1Aを備えた高周波モジュールの一部の積み図である。It is a partial stacking figure of the high frequency module provided with 1 A of LC filter circuits which concern on 2nd Embodiment. 第2の実施形態に係るLCフィルタ回路1Aを備えた高周波モジュールの一部の積み図である。It is a partial stacking figure of the high frequency module provided with 1 A of LC filter circuits which concern on 2nd Embodiment.

本発明の第1の実施形態に係るフィルタ回路について、図を参照して説明する。図2は、第1の実施形態に係るLCフィルタ回路1の回路図である。   A filter circuit according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a circuit diagram of the LC filter circuit 1 according to the first embodiment.

LCフィルタ回路1は、第1入出力端子P1と第2入出力端子P2とを備える。第1入出力端子P1と第2入出力端子P2は信号ライン100で接続されている。第1インダクタ101は、第1端が信号ライン100に接続し、第1端と反対側の第2端がグランドに接続されている(接地されている)。第1インダクタ101のインダクタンスはL1である。   The LC filter circuit 1 includes a first input / output terminal P1 and a second input / output terminal P2. The first input / output terminal P1 and the second input / output terminal P2 are connected by a signal line 100. The first inductor 101 has a first end connected to the signal line 100 and a second end opposite to the first end connected to the ground (grounded). The inductance of the first inductor 101 is L1.

第2インダクタ102の第1端とキャパシタ103の第1端は接続されており、第2インダクタ102の第2端とキャパシタ103の第2端は接続されている。これにより、第2インダクタ102とキャパシタ103とによるLC並列回路10が構成される。LC並列回路10の第2インダクタ102とキャパシタ103の第2端同士の接続点は、グランドに接続されている。第2インダクタ102のインダクタンスはL2であり、キャパシタ103のキャパシタンスはC1である。   The first end of the second inductor 102 and the first end of the capacitor 103 are connected, and the second end of the second inductor 102 and the second end of the capacitor 103 are connected. Thereby, the LC parallel circuit 10 including the second inductor 102 and the capacitor 103 is configured. The connection point between the second inductor 102 of the LC parallel circuit 10 and the second ends of the capacitor 103 is connected to the ground. The inductance of the second inductor 102 is L2, and the capacitance of the capacitor 103 is C1.

第1インダクタ101と第2インダクタ102とは、後述する積層体内の構造によって、磁界結合するように配置されている。これにより、第1インダクタ101と第2インダクタ102との間に、相互インダクタンスMが発生する。この際、第1インダクタ101と第2インダクタ102は、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−Mで作用するように、配置されている。   The first inductor 101 and the second inductor 102 are arranged so as to be magnetically coupled by a structure in a laminated body to be described later. As a result, a mutual inductance M is generated between the first inductor 101 and the second inductor 102. At this time, the first inductor 101 and the second inductor 102 are arranged so that mutual inductance acts on each inductor at −M by magnetic field coupling.

このような構成からなるLCフィルタ回路1は、次に示すような伝送特性(通過特性(S(2,1)および反射特性S(1,1))を有する。図3(A)は第1の実施形態に係るLCフィルタ回路1の伝送特性図であり、図3(B)は図2に示した従来のLCフィルタ回路の伝送特性図である。なお、図3(A),図3(B)はシミュレーション結果であり、2.5GHzが通過帯域の中心周波数となるように、設定されている。   The LC filter circuit 1 having such a configuration has the following transmission characteristics (transmission characteristics (S (2,1) and reflection characteristics S (1,1)). FIG. Fig. 3B is a transmission characteristic diagram of the LC filter circuit 1 according to the embodiment, and Fig. 3B is a transmission characteristic diagram of the conventional LC filter circuit shown in Fig. 2. Note that Figs. B) is a simulation result, and is set so that 2.5 GHz becomes the center frequency of the pass band.

具体的な素子値の設定としては、次のような設定が用いられている。
図3(A)は第1、第2入出力端子P1,P2が50Ω終端に設定されており、第1インダクタ101のインダクタンスL1は1.0nH、第2インダクタ102のインダクタンスL2は8.0nHに設定されており、第1、第2インダクタ101,102の内部抵抗は10Ωに設定されている。また、キャパシタ103のキャパシタンスC1は0.5pFに設定されており、インダクタ102とキャパシタ103とから構成される並列回路の内部抵抗は10Ωに設定されている。また、図3(B)は、インダクタンスは1nHに設定されており、キャパシタンスは6.0pFに設定されている。
As specific element value settings, the following settings are used.
In FIG. 3A, the first and second input / output terminals P1 and P2 are set to 50Ω termination, the inductance L1 of the first inductor 101 is 1.0 nH, and the inductance L2 of the second inductor 102 is 8.0 nH. The internal resistances of the first and second inductors 101 and 102 are set to 10Ω. Further, the capacitance C1 of the capacitor 103 is set to 0.5 pF, and the internal resistance of the parallel circuit composed of the inductor 102 and the capacitor 103 is set to 10Ω. In FIG. 3B, the inductance is set to 1 nH and the capacitance is set to 6.0 pF.

本実施形態の構成を用いれば、図3(A)に示すように、通過帯域の周波数幅を狭くでき、通過帯域の低周波数側と高周波数側とで急峻な減衰特性を実現することができる。特に、高周波側には、減衰極を形成することができる。そして、この構成では、3dB帯域幅は640MHzである。ここで、3dB帯域幅とは、通過損失が最も小さな周波数の減衰量を基準として、−3dBの減衰量となる周波数範囲を示す。また、挿入損失ILは0.56dBである。   If the configuration of this embodiment is used, as shown in FIG. 3A, the frequency width of the pass band can be narrowed, and steep attenuation characteristics can be realized on the low frequency side and the high frequency side of the pass band. . In particular, an attenuation pole can be formed on the high frequency side. And in this configuration, the 3 dB bandwidth is 640 MHz. Here, the 3 dB bandwidth indicates a frequency range in which the attenuation amount is −3 dB with reference to the attenuation amount of the frequency with the smallest pass loss. The insertion loss IL is 0.56 dB.

一方、従来の構成を用いた場合、図3(B)に示すように、通過帯域の周波数幅が広くなり、通過帯域の低周波数側と高周波数側との両方が緩やかな減衰特性となる。そして、この従来構成では、3dB帯域幅は1980MHzであり、挿入損失は1.53dBである。   On the other hand, when the conventional configuration is used, as shown in FIG. 3B, the frequency width of the pass band is widened, and both the low frequency side and the high frequency side of the pass band have gentle attenuation characteristics. In this conventional configuration, the 3 dB bandwidth is 1980 MHz, and the insertion loss is 1.53 dB.

このように、本実施形態の構成を用いれば、通過帯域を狭帯域として通過帯域の低周波数側と高周波数側とで急峻な減衰特性が得られ、且つ、挿入損失の小さなLCフィルタ回路を実現することができる。すなわち、伝送特性に優れたLCフィルタ回路を実現することができる。特に、高周波数側の減衰極を、当該LCフィルタ回路が実装される通信モジュールで送受信する、隣接周波数を利用する他の通信信号の周波数帯域と略一致するように設定すれば、2種の通信信号を送受信する送受信回路間でのアイソレーションも十分に確保することができる。   As described above, by using the configuration of the present embodiment, a narrow pass band can be obtained, and a steep attenuation characteristic can be obtained on the low frequency side and the high frequency side of the pass band, and an LC filter circuit with small insertion loss can be realized can do. That is, an LC filter circuit having excellent transmission characteristics can be realized. In particular, if the attenuation pole on the high frequency side is set so as to substantially match the frequency band of other communication signals using adjacent frequencies that are transmitted and received by the communication module in which the LC filter circuit is mounted, two types of communication Sufficient isolation can be ensured between transmission / reception circuits that transmit and receive signals.

これは、本実施形態のLCフィルタ回路1が次に示す等価回路と同等の回路構成になることから実現できるものと考えられる。LCフィルタ回路1は、第1インダクタ101と第2インダクタ102との電磁界結合により、図4に示す等価回路のように見なすことができる。図4は、第1の実施形態に係るLCフィルタ回路1の相互インダクタンスMを考慮した等価回路図である。   This can be realized because the LC filter circuit 1 of the present embodiment has a circuit configuration equivalent to the following equivalent circuit. The LC filter circuit 1 can be regarded as an equivalent circuit shown in FIG. 4 due to electromagnetic coupling between the first inductor 101 and the second inductor 102. FIG. 4 is an equivalent circuit diagram in consideration of the mutual inductance M of the LC filter circuit 1 according to the first embodiment.

等価回路としてのLCフィルタ回路1は、信号ラインに、インダクタンス(L1−M)からなるインダクタ111の第1端が接続される。このインダクタ111の第2端には、インダクタンスMからなるインダクタ113の第1端と、インダクタンス(L2−M)からなるインダクタ112の第1端が接続されている。インダクタ112の第2端には、キャパシタンスC1からなるキャパシタ103の第1端が接続されている。インダクタ113の第2端と、キャパシタ103の第2端とは、グランドに接続されている。これにより、インダクタンス(L2−M)のインダクタ112およびキャパシタ103のLC直列回路と、インダクタンスMのインダクタ113との並列回路が構成される。   In the LC filter circuit 1 as an equivalent circuit, a first end of an inductor 111 made of an inductance (L1-M) is connected to a signal line. The second end of the inductor 111 is connected to the first end of an inductor 113 made of an inductance M and the first end of an inductor 112 made of an inductance (L2-M). The second end of the inductor 112 is connected to the first end of a capacitor 103 made of a capacitance C1. The second end of the inductor 113 and the second end of the capacitor 103 are connected to the ground. As a result, a parallel circuit of the LC series circuit of the inductor 112 having the inductance (L2-M) and the capacitor 103 and the inductor 113 having the inductance M is configured.

このような回路構成では、通過帯域の低周波数側では、第1インダクタ101と第2インダクタ102との磁界結合が弱く、信号ラインに直接接続する第1インダクタが、LCフィルタ回路1の伝送特性に大きく寄与する。そして、低周波数であること、第1インダクタンスL1が第2インダクタンスL2よりも小さく、且つ小さい値であることから、信号ライン100から第1インダクタ101を介してグランドへ接続される回路のインピーダンスも比較的小さい。このため、信号ライン100を伝送される信号が、第1インダクタ101を介してグランドへ流れやすい特性となる。これにより、通過帯域の低周波数側に所定の減衰量および減衰特性を有する減衰域が形成される。   In such a circuit configuration, on the low frequency side of the pass band, the magnetic coupling between the first inductor 101 and the second inductor 102 is weak, and the first inductor directly connected to the signal line has the transmission characteristics of the LC filter circuit 1. A big contribution. The impedance of the circuit connected from the signal line 100 to the ground via the first inductor 101 is also compared because the frequency is low and the first inductance L1 is smaller and smaller than the second inductance L2. Small. For this reason, the signal transmitted through the signal line 100 easily flows to the ground via the first inductor 101. Thereby, an attenuation region having a predetermined attenuation amount and attenuation characteristic is formed on the low frequency side of the pass band.

次に、通過帯域では、相互インダクタンスMの存在を考慮する必要があり、相互インダクタンスMのインダクタ113と、インダクタンス(L2−M)のインダクタンス112およびキャパシタンスC1のキャパシタ103の並列共振回路が、LCフィルタ回路1の伝送特性に大きく寄与する。並列共振回路の共振周波数では、並列回路のインピーダンスは最大となる。このため、通過帯域では、信号ライン100からグランド側を見ると、インダクタンス(L1−M)のインダクタ111と大きなインピーダンスを有する並列共振回路とが接続されていると見なすことができる。これにより、通過帯域では、この共振周波数に応じた周波数帯域で、信号ライン100からグランド側に大きなインピーダンスが接続されていると見なせ、通信信号は、減衰されることなく第1、第2入出力端子間で伝送される。さらに、相互インダクタンスMは、導体損失がないので、並列共振回路のQ値が非常に高い。したがって、狭帯域かつ通過帯域内の減衰が少ないフィルタの実現が可能になる。   Next, in the pass band, it is necessary to consider the existence of the mutual inductance M, and the parallel resonance circuit of the inductor 113 having the mutual inductance M, the inductance 112 having the inductance (L2-M), and the capacitor 103 having the capacitance C1 is an LC filter. This greatly contributes to the transmission characteristics of the circuit 1. At the resonant frequency of the parallel resonant circuit, the impedance of the parallel circuit is maximized. For this reason, in the pass band, when the ground side is viewed from the signal line 100, it can be considered that the inductor 111 having the inductance (L1-M) and the parallel resonant circuit having a large impedance are connected. As a result, in the pass band, it can be considered that a large impedance is connected from the signal line 100 to the ground side in the frequency band corresponding to the resonance frequency, and the communication signal is not attenuated without being attenuated. Transmitted between output terminals. Furthermore, since the mutual inductance M has no conductor loss, the Q value of the parallel resonant circuit is very high. Therefore, it is possible to realize a filter having a narrow band and little attenuation in the pass band.

次に、通過帯域よりも高周波数側では、相互インダクタンスMの存在を考慮する必要があり、インダクタンス(L1−M)のインダクタ111、インダクタンス(L2−M)のインダクタ112、およびキャパシタンスC1のキャパシタからなる直列共振回路が、LCフィルタ回路1の伝送特性に大きく寄与する。直列共振回路の共振周波数では、インピーダンスが最小となり、共振周波数では、通信信号はグランドへ殆ど流れることになる。したがって、第1、第2入出力端子間では、通信信号は殆ど伝送されない。この共振周波数を、通過帯域の高周波数側の近傍、特に、隣接する他の通信信号の周波数と略一致するように設定することで、高周波数側の減衰特性を向上させることができる。   Next, on the higher frequency side than the passband, it is necessary to consider the existence of the mutual inductance M. From the inductor 111 having the inductance (L1-M), the inductor 112 having the inductance (L2-M), and the capacitor having the capacitance C1. This series resonance circuit greatly contributes to the transmission characteristics of the LC filter circuit 1. At the resonance frequency of the series resonance circuit, the impedance is minimum, and at the resonance frequency, the communication signal almost flows to the ground. Therefore, the communication signal is hardly transmitted between the first and second input / output terminals. By setting the resonance frequency so as to be substantially the same as the vicinity of the high frequency side of the pass band, in particular, the frequency of another adjacent communication signal, the attenuation characteristic on the high frequency side can be improved.

そして、このように、LCフィルタ回路1を、上述のような回路構成で実現することで、第1インダクタ101、第2インダクタ102、キャパシタ103の三個の回路素子から、インダクタ111、インダクタ112,113、キャパシタ103の四個の回路素子による回路を実現することができる。すなわち、積層体に三個の回路素子を形成するだけで、四個の回路素子で構成されるLCフィルタ回路10を実現することができる。これにより、四個の回路素子を積層体に形成する場合よりも、小型化が可能である。   Thus, by realizing the LC filter circuit 1 with the circuit configuration as described above, the inductor 111, the inductor 112, the inductor 112, the inductor 112, 113 and a circuit with four circuit elements of the capacitor 103 can be realized. That is, the LC filter circuit 10 composed of four circuit elements can be realized simply by forming three circuit elements in the laminate. Thereby, the size can be reduced as compared with the case where four circuit elements are formed in the laminate.

以上のように、本実施形態の構成を用いることで、通過帯域が狭く、減衰特性に優れ、挿入損失の低い、LCフィルタ回路を、小型に実現することができる。   As described above, by using the configuration of this embodiment, an LC filter circuit having a narrow passband, excellent attenuation characteristics, and low insertion loss can be realized in a small size.

次に、本発明の第2の実施形態に係るLCフィルタ回路について、図を参照して説明する。図5は、第2の実施形態のLCフィルタ回路1Aの回路図である。本実施形態のLCフィルタ回路1Aは、第1の実施形態に示した、相互インダクタンスを利用したLCフィルタ回路1を2個備えた構成からなる。   Next, an LC filter circuit according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a circuit diagram of the LC filter circuit 1A of the second embodiment. The LC filter circuit 1A of the present embodiment has a configuration including two LC filter circuits 1 using mutual inductances as shown in the first embodiment.

第1入出力端子P1と第2入出力端子P2との間には、第1入出力端子P1側から、キャパシタ105、インダクタ104、キャパシタ106が直列接続されている。   A capacitor 105, an inductor 104, and a capacitor 106 are connected in series from the first input / output terminal P1 side between the first input / output terminal P1 and the second input / output terminal P2.

キャパシタ105とインダクタ104との接続点は、インダクタ101A、キャパシタ200を介してグランドに接続されている。インダクタ102Aは、インダクタ101Aと磁界結合して相互インダクタンスM1を生じるように形成、配置されている。この際、インダクタ101Aとインダクタ102Aは、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−M1で作用するように、配置されている。キャパシタ103Aの第1端は、インダクタ102Aの第1端に接続し、キャパシタ103Aの第2端は、インダクタ102Aの第2端に接続している。これにより、インダクタ102Aとキャパシタ103Aとの並列回路が構成される。インダクタ102Aおよびキャパシタ103Aの各第2端は、キャパシタ200を介してグランドに接続されている。   A connection point between the capacitor 105 and the inductor 104 is connected to the ground via the inductor 101A and the capacitor 200. The inductor 102A is formed and arranged so as to generate a mutual inductance M1 by magnetic coupling with the inductor 101A. At this time, the inductor 101A and the inductor 102A are arranged so that mutual inductance acts on each inductor at −M1 by magnetic field coupling. The first end of the capacitor 103A is connected to the first end of the inductor 102A, and the second end of the capacitor 103A is connected to the second end of the inductor 102A. Thereby, a parallel circuit of the inductor 102A and the capacitor 103A is configured. The second ends of the inductor 102A and the capacitor 103A are connected to the ground via the capacitor 200.

インダクタ104とキャパシタ106との接続点は、インダクタ101B、キャパシタ200を介してグランドに接続されている。インダクタ102Bは、インダクタ101Bと磁界結合して相互インダクタンスM2を生じるように形成、配置されている。この際、インダクタ101Bとインダクタ102Bは、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−M2で作用するように、配置されている。キャパシタ103Bの第1端は、インダクタ102Bの第1端に接続し、キャパシタ103Bの第2端は、インダクタ102Bの第2端に接続している。これにより、インダクタ102Bとキャパシタ103Bとの並列回路が構成される。インダクタ102Bおよびキャパシタ103Bの各第2端は、キャパシタ200を介してグランドに接続されている。   A connection point between the inductor 104 and the capacitor 106 is connected to the ground via the inductor 101B and the capacitor 200. The inductor 102B is formed and arranged so as to generate a mutual inductance M2 by magnetic coupling with the inductor 101B. At this time, the inductor 101B and the inductor 102B are arranged so that mutual inductance acts on each inductor at −M2 by magnetic field coupling. The first end of the capacitor 103B is connected to the first end of the inductor 102B, and the second end of the capacitor 103B is connected to the second end of the inductor 102B. Thereby, a parallel circuit of the inductor 102B and the capacitor 103B is configured. The second ends of the inductor 102B and the capacitor 103B are connected to the ground via the capacitor 200.

ここで、インダクタ101A,101Bが上述の第1インダクタに相当し、インダクタ102A,102Bが上述の第2インダクタに相当する。   Here, the inductors 101A and 101B correspond to the first inductor described above, and the inductors 102A and 102B correspond to the second inductor described above.

このような構成からなるLCフィルタ回路1Aは、次に示すような伝送特性(通過特性(S(2,1)および反射特性S(1,1))を有する。図6は第2の実施形態に係るLCフィルタ回路1Aの伝送特性図である。なお、図6は実験結果であり、2.4GHz付近が通過帯域の中心周波数となるように、設定されている。   The LC filter circuit 1A having such a configuration has the following transmission characteristics (transmission characteristics (S (2,1) and reflection characteristics S (1,1)). FIG. 6 shows the second embodiment. 6 is a transmission characteristic diagram of the LC filter circuit 1A according to Fig. 6. Fig. 6 is an experimental result, and is set so that the vicinity of 2.4 GHz is the center frequency of the passband.

図6に示すように、本実施形態の構成からなるLCフィルタ回路1Aを用いることで、挿入損失を悪化させることなく、減衰帯域の減衰量が大きなLCフィルタ回路を実現することができる。特に、図5のような回路構成にすることで、通過帯域の低周波数側と高周波数側の双方に減衰極が形成される。したがって、当該減衰極を、利用周波数帯域が隣接する複数の通信信号の周波数帯域に略一致するように設定すれば、複数の通信信号の回路間のアイソレーションをより高く確保できる高周波フロントエンド回路を実現できる。   As shown in FIG. 6, by using the LC filter circuit 1A having the configuration of the present embodiment, an LC filter circuit having a large attenuation band attenuation amount can be realized without deteriorating the insertion loss. In particular, with the circuit configuration as shown in FIG. 5, attenuation poles are formed on both the low frequency side and the high frequency side of the passband. Accordingly, if the attenuation pole is set so that the use frequency band substantially matches the frequency band of a plurality of adjacent communication signals, a high-frequency front-end circuit that can secure higher isolation between the circuits of the plurality of communication signals is provided. realizable.

このようなLCフィルタ回路1Aを備える高周波モジュールは、上述のように積層体によって実現することができ、各インダクタおよびキャパシタは次に示すような形状で形成するとよい。   A high-frequency module including such an LC filter circuit 1A can be realized by a laminated body as described above, and each inductor and capacitor may be formed in the following shape.

図7、図8、図9は、第2の実施形態に係るLCフィルタ回路1Aを備えた高周波モジュールの一部の積み図である。図7及び図8では、図5に示すインダクタ101A,101B,102A,102Bのみ示している。図9では、図5に示すキャパシタ200のみを示している。   FIG. 7, FIG. 8, and FIG. 9 are partial stacking diagrams of a high-frequency module including the LC filter circuit 1A according to the second embodiment. 7 and 8, only the inductors 101A, 101B, 102A, and 102B shown in FIG. 5 are shown. FIG. 9 shows only the capacitor 200 shown in FIG.

図7(A)から図7(D)に示す各誘電体層では、インダクタ101A,101Bを構成する開ループ状の電極パターンは、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。各層の電極パターンは、これらをビア電極で積層方向に接続することで、積層方向を軸方向とするスパイラル形状になるように、形成されている。インダクタ101A,101Bは、図7(D)に示す誘電体層から図9に示すキャパシタ200の電極パターンを介してグランド電位に接続されている。   In each dielectric layer shown in FIGS. 7A to 7D, the open-loop electrode patterns constituting the inductors 101A and 101B are formed so that the electrode patterns overlap at least partially in the stacking direction. Has been. The electrode pattern of each layer is formed so as to have a spiral shape with the stacking direction as the axial direction by connecting them in the stacking direction with via electrodes. The inductors 101A and 101B are connected to the ground potential from the dielectric layer shown in FIG. 7D through the electrode pattern of the capacitor 200 shown in FIG.

図8(A)から図8(D)に示す各誘電体層では、インダクタ102A,102Bを構成する開ループ状の電極パターンは、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。各層の電極パターンは、これらをビア電極で積層方向に接続することで、積層方向を軸方向とするスパイラル形状になるように、形成されている。インダクタ102A,102Bは、図8(D)に示す誘電体層から図9に示すキャパシタ200の電極パターンを介してグランド電位に接続されている。   In each dielectric layer shown in FIGS. 8A to 8D, the open loop electrode patterns constituting the inductors 102A and 102B are formed such that the electrode patterns overlap at least partially in the stacking direction. Has been. The electrode pattern of each layer is formed so as to have a spiral shape with the stacking direction as the axial direction by connecting them in the stacking direction with via electrodes. The inductors 102A and 102B are connected to the ground potential from the dielectric layer shown in FIG. 8D through the electrode pattern of the capacitor 200 shown in FIG.

図9に示す各誘電体層には、平面状の電極パターン200Aと内層グランド電極GNDとが対向するように形成されている。この構成によって、キャパシタ200が形成される。   In each dielectric layer shown in FIG. 9, a planar electrode pattern 200A and an inner ground electrode GND are formed so as to face each other. With this configuration, the capacitor 200 is formed.

この際、インダクタ101Aを構成する電極パターンは、インダクタ102Aを構成する電極パターンに対して、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。インダクタ101Aを構成する電極パターンとインダクタ102Aを構成する電極パターンとの重なる面積、および電極パターン間の積層方向の距離を変えることで、インダクタ101Aとインダクタ102A間で生ずる相互インダクタM1の値を適宜に調整でき、必要に応じてLCフィルタ1Aの特性を調整できる。   At this time, the electrode pattern constituting the inductor 101A is formed such that the electrode patterns overlap at least partially in the stacking direction with respect to the electrode pattern constituting the inductor 102A. By changing the overlapping area of the electrode pattern constituting the inductor 101A and the electrode pattern constituting the inductor 102A and the distance in the stacking direction between the electrode patterns, the value of the mutual inductor M1 generated between the inductor 101A and the inductor 102A is appropriately set. The characteristics of the LC filter 1A can be adjusted as necessary.

同様に、インダクタ101Bを構成する電極パターンは、インダクタ102Bを構成する電極パターンに対して、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。インダクタ101Bを構成する電極パターンとインダクタ102Bを構成する電極パターンとの重なる面積、および電極パターン間の積層方向の距離を変えることで、インダクタ101Bとインダクタ102B間で生ずる相互インダクタM1の値を適宜に調整でき、必要に応じてLCフィルタ1Aの特性を調整できる。   Similarly, the electrode pattern constituting the inductor 101B is formed such that the electrode patterns overlap at least partially in the stacking direction with respect to the electrode pattern constituting the inductor 102B. By changing the overlapping area of the electrode pattern constituting the inductor 101B and the electrode pattern constituting the inductor 102B and the distance in the stacking direction between the electrode patterns, the value of the mutual inductor M1 generated between the inductor 101B and the inductor 102B is appropriately set. The characteristics of the LC filter 1A can be adjusted as necessary.

さらに、図5に示すキャパシタ103Aは、インダクタ102Aの電極パターンと、キャパシタ200の電極パターン200Aとが積層方向に沿って重なっていることによって生じる寄生キャパシタによって実現される。また、図5に示すキャパシタ103Bは、インダクタ102Bの電極パターンと、キャパシタ200の電極パターン200Aとが積層方向に沿って重なっていることによって生じる寄生キャパシタによって実現される。この重ね合わせる面積と、重ね合わさる電極間の誘電体層の層数によって、LCフィルタ回路1Aとして必要なキャパシタンスを得ることができる。   Further, the capacitor 103A shown in FIG. 5 is realized by a parasitic capacitor generated by the electrode pattern of the inductor 102A and the electrode pattern 200A of the capacitor 200 overlapping in the stacking direction. 5 is realized by a parasitic capacitor that is generated when the electrode pattern of the inductor 102B and the electrode pattern 200A of the capacitor 200 overlap in the stacking direction. The capacitance required for the LC filter circuit 1A can be obtained by the overlapping area and the number of dielectric layers between the overlapping electrodes.

ここで、上述のように、キャパシタンスが大きいと挿入損失が大きくなるため、本実施形態のLCフィルタ回路1Aでは、必要最小限で所定範囲のキャパシタンスが得られればよい。したがって、図7、図8、図9に示す電極パターンの構成を用いて、インダクタ102A,102Bとキャパシタ200との間に生じる寄生キャパシタでキャパシタ103A,103Bを実現すれば、キャパシタ103A,103Bのキャパシタンスを必要最小限にし、且つ、挿入損失改善用にインダクタ102A,102Bのインダクタンスを大きくするという、本実施形態の構成に必要な電極構造を、小型に実現することができる。   Here, as described above, if the capacitance is large, the insertion loss increases. Therefore, in the LC filter circuit 1A of the present embodiment, it is only necessary to obtain a capacitance within a predetermined range with the minimum necessary. Therefore, if the capacitors 103A and 103B are realized by the parasitic capacitors generated between the inductors 102A and 102B and the capacitor 200 using the electrode pattern configurations shown in FIGS. 7, 8, and 9, the capacitances of the capacitors 103A and 103B are realized. The electrode structure necessary for the configuration of the present embodiment can be realized in a small size so that the inductance of the inductors 102A and 102B is increased in order to improve the insertion loss.

また、上述の説明に示すように、本実施形態のLCフィルタ回路を備えた高周波モジュールは、LTCC(Low Temperature Co-fired Ceramics)に内層することができるため、同じ狭帯域の通過特性が実現可能なSAWフィルタを別体で備え、当該SAWフィルタを積層体の天面に実装する形状の高周波モジュールよりも小型化することができる。   In addition, as shown in the above description, the high-frequency module including the LC filter circuit according to the present embodiment can be layered in LTCC (Low Temperature Co-fired Ceramics), so that the same narrow band pass characteristics can be realized. The SAW filter can be made smaller than a high-frequency module having a separate SAW filter and mounting the SAW filter on the top surface of the laminate.

なお、上述の第2の実施形態では、第1の実施形態に示したLCフィルタ回路を2個備えた例を示したが、三個以上であってもよい。   In the second embodiment described above, an example in which two LC filter circuits shown in the first embodiment are provided is shown, but three or more LC filter circuits may be provided.

また、上述の実施形態に示したインダクタンスやキャパシタンスは、本実施形態の構成を実現するための一例であり、LCフィルタ回路として上述のような本願発明に特徴的な特性が得られるように、インダクタンスやキャパシタンスを他の値に適宜設定することも可能である。   Further, the inductance and capacitance shown in the above embodiment are examples for realizing the configuration of this embodiment, and the inductance is used so that the characteristic characteristic of the present invention as described above can be obtained as the LC filter circuit. It is also possible to set the capacitance to other values as appropriate.

1,1A:LCフィルタ回路、10、10A,10B:LC並列回路、100:信号ライン、
101:第1インダクタ、102:第2インダクタ、103,103A,103B,200:キャパシタ、
101A,101B,102A,102B,104:インダクタ、
1, 1A: LC filter circuit, 10, 10A, 10B: LC parallel circuit, 100: signal line,
101: first inductor, 102: second inductor, 103, 103A, 103B, 200: capacitor
101A, 101B, 102A, 102B, 104: inductor,

Claims (5)

第1入出力端子と第2入出力端子とを結ぶ信号ラインに対して、第1端部が接続する第1インダクタと、第2インダクタおよび該第2インダクタに並列接続するキャパシタからなる第1のLC並列回路と、を有する第1の回路と、
前記信号ラインに対して、第1端部が接続する第3インダクタと、第4インダクタおよび該第4インダクタに並列接続するキャパシタからなる第2のLC並列回路と、を有する第2の回路、とを備え、
前記第1インダクタと前記第2インダクタは磁界結合し、前記第3インダクタと前記第4インダクタは磁界結合するように配置され、
前記第1LC並列回路の第2インダクタとキャパシタとの一方の接続点、および、前記第2LC並列回路の第4インダクタとキャパシタとの一方の接続点は、接地用のキャパシタを介して接地されており、
前記第1のLC並列回路のキャパシタは、前記第2インダクタによる寄生キャパシタで形成され、
前記第2のLC並列回路のキャパシタは、前記第4インダクタによる寄生キャパシタで形成されている、
Cフィルタ回路。
A first inductor comprising a first inductor connected to a first end of a signal line connecting the first input / output terminal and the second input / output terminal, a second inductor and a capacitor connected in parallel to the second inductor. A first circuit having an LC parallel circuit;
A second circuit having a third inductor connected to the first end with respect to the signal line, and a second LC parallel circuit including a fourth inductor and a capacitor connected in parallel to the fourth inductor; With
The first inductor and the second inductor are magnetically coupled, and the third inductor and the fourth inductor are magnetically coupled,
The second one connection point between the inductor and the capacitor of the first LC parallel circuit, and the fourth one of the connection point between the inductor and the capacitor of the second LC parallel circuit, via the Capacity data for grounding is grounded Te,
The capacitor of the first LC parallel circuit is formed of a parasitic capacitor by the second inductor,
The capacitor of the second LC parallel circuit is formed of a parasitic capacitor by the fourth inductor,
LC filter circuit.
前記第1インダクタ及び前記第3インダクタの前記第1端部と反対側の第2端部は、接地用のキャパシタを介して接地されている、請求項1に記載のLCフィルタ回路。 The second end of the first inductor and a side opposite to the first end of the third inductor, through the Capacity data for grounding is grounded, LC filter circuit according to claim 1. 前記第2インダクタのインダクタンスは、前記第1のインダクタンスよりも大きく、
前記第4インダクタのインダクタンスは、前記第3のインダクタンスよりも大きい、請求項1または請求項2に記載のLCフィルタ回路。
The inductance of the second inductor is greater than the first inductance,
The LC filter circuit according to claim 1 or 2, wherein an inductance of the fourth inductor is larger than the third inductance.
前記第1のLC並列回路のキャパシタは、前記第2インダクタと前記接地用のキャパシタとによる寄生キャパシタであり、
前記第2のLC並列回路のキャパシタは、前記第4インダクタと前記接地用のキャパシタとによる寄生キャパシタで形成されている、請求項1乃至請求項3のいずれかに記載のLCフィルタ回路。
Capacitor of the first LC parallel circuit, Ri parasitic capacitor der by said second inductor and capacitor for the ground,
The capacitor of the second LC parallel circuit, the fourth that have been formed in the parasitic capacitor due to the inductor and the capacitor for the ground, LC filter circuit according to any one of claims 1 to 3.
請求項1乃至請求項4のいずれかに記載のLCフィルタ回路の構成からなり、
複数の誘電体層が積層された積層体と、
前記誘電体層に設けられ、前記第1インダクタ、前記第2インダクタ及び前記キャパシタと、前記第3インダクタ、前記第4インダクタ及び前記キャパシタと、を備え、
前記第1インダクタを形成する導電パターンと前記第2インダクタを形成する導電パターンは、前記積層体の積層方向に沿って、少なくとも一部が対向し、
前記第3インダクタを構成する導電パターンと前記第4インダクタを形成する導電パターンは、前記積層体の積層方向に沿って、少なくとも一部が対向している、高周波モジュール。
The LC filter circuit according to any one of claims 1 to 4, comprising:
A laminate in which a plurality of dielectric layers are laminated;
Provided in the dielectric layer, comprising: the first inductor, the second inductor and the capacitor; the third inductor, the fourth inductor and the capacitor;
The conductive pattern forming the first inductor and the conductive pattern forming the second inductor are at least partially opposed in the stacking direction of the stacked body,
The conductive pattern forming the third inductor and the conductive pattern forming the fourth inductor are at least partially opposed in the stacking direction of the stacked body.
JP2013542933A 2011-11-08 2012-10-30 LC filter circuit and high frequency module Active JP5804076B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013542933A JP5804076B2 (en) 2011-11-08 2012-10-30 LC filter circuit and high frequency module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011244044 2011-11-08
JP2011244044 2011-11-08
JP2013542933A JP5804076B2 (en) 2011-11-08 2012-10-30 LC filter circuit and high frequency module
PCT/JP2012/077933 WO2013069498A1 (en) 2011-11-08 2012-10-30 Lc filter circuit and high-frequency module

Publications (2)

Publication Number Publication Date
JPWO2013069498A1 JPWO2013069498A1 (en) 2015-04-02
JP5804076B2 true JP5804076B2 (en) 2015-11-04

Family

ID=48289876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542933A Active JP5804076B2 (en) 2011-11-08 2012-10-30 LC filter circuit and high frequency module

Country Status (4)

Country Link
JP (1) JP5804076B2 (en)
CN (1) CN204244192U (en)
TW (1) TWI517570B (en)
WO (1) WO2013069498A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5874718B2 (en) * 2013-12-06 2016-03-02 株式会社村田製作所 Frequency variable resonance circuit and frequency variable filter
CN104735908A (en) * 2013-12-18 2015-06-24 深圳富泰宏精密工业有限公司 Printed circuit board
CN107431467B (en) * 2015-04-17 2021-02-19 株式会社村田制作所 Resonance circuit, band elimination filter and band pass filter
CN110366821B (en) * 2017-03-29 2023-02-17 株式会社村田制作所 Notch filter and filter circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4847240A (en) * 1971-10-18 1973-07-05
JPS607849B2 (en) * 1979-02-26 1985-02-27 マスプロ電工株式会社 Interference rejection filter
JPS6029231Y2 (en) * 1980-01-21 1985-09-04 デイエツクスアンテナ株式会社 filter
JPS57162509A (en) * 1981-03-31 1982-10-06 Tohoku Metal Ind Ltd Trap
JP2542842Y2 (en) * 1991-12-24 1997-07-30 太陽誘電株式会社 Laminated composite parts
JP3612118B2 (en) * 1995-08-03 2005-01-19 株式会社ソキア SMA LC filter
JP2008147709A (en) * 2005-02-25 2008-06-26 Murata Mfg Co Ltd Lc filter
JP2006246123A (en) * 2005-03-04 2006-09-14 Kyocera Corp Laminated noise filter
TW200908430A (en) * 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
JP5540912B2 (en) * 2009-08-12 2014-07-02 株式会社村田製作所 Multilayer filter
WO2011114851A1 (en) * 2010-03-18 2011-09-22 株式会社村田製作所 High-frequency laminated component and laminated type high-frequency filter

Also Published As

Publication number Publication date
JPWO2013069498A1 (en) 2015-04-02
WO2013069498A1 (en) 2013-05-16
TWI517570B (en) 2016-01-11
CN204244192U (en) 2015-04-01
TW201320591A (en) 2013-05-16

Similar Documents

Publication Publication Date Title
JP5817795B2 (en) High frequency module
US9077061B2 (en) Directional coupler
JP6183456B2 (en) High frequency module
JP4579198B2 (en) Multilayer bandpass filter
JP6249020B2 (en) High frequency module
US6765458B2 (en) LC high-pass filter circuit device, laminated LC high-pass filter device, multiplexer, and radio communication apparatus
JP6183461B2 (en) High frequency module
JP5310768B2 (en) Multilayer bandpass filter
JP6183462B2 (en) High frequency module
US10530322B2 (en) Resonant circuit, band elimination filter, and band pass filter
WO2016042990A1 (en) High frequency component
US7262675B2 (en) Laminated filter with improved stop band attenuation
US7432786B2 (en) High frequency filter
WO2015022839A1 (en) Power divider
JP6760515B2 (en) Matching circuit and communication equipment
JP2008113432A (en) Multi-layered band pass filter
JP5804076B2 (en) LC filter circuit and high frequency module
US8120446B2 (en) Electronic component
US8018305B2 (en) Electronic component
US8723615B2 (en) Non-reciprocal circuit device and radio communication terminal device
JP3207413U (en) Low-pass filter with stopband noise suppression
JP2004328569A (en) Multilayer bandpass filter
US9350061B2 (en) Resonance device and filter including the same
JPH11112265A (en) Filter
JP2012034219A (en) Bandpass filter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150817

R150 Certificate of patent or registration of utility model

Ref document number: 5804076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150